DE4204101C1

DE4204101C1 - Phase detector measuring relative phase of periodic electrical signals - uses threshold switches receiving detector output coupled via switching device to switching logic controlling multivibrator output

Info

Publication number: DE4204101C1
Application number: DE19924204101
Authority: DE
Inventors: Jozsef Molnar
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 1992-02-12
Filing date: 1992-02-12
Publication date: 1993-10-21
Anticipated expiration: 2012-02-13

Abstract

The phase detector has bistable multivibrator (2) receiving the two output signals, coupled to a low-pass filter, providing a detector output, fed to a pair of threshold switches (14,15). The latter control a switching device (17) associated with a switching logic (6) allowing the signal fed to the setting input(s) of the bistable multivibrator to be switched to an inverted input signal. Pref. the switching device uses a JK flip-flop with the output coupled to the switching logic fed back to its J or K input, its clock input coupled to the outputs of the threshold switches via a NAND gate (16). ADVANTAGE - Extended linear measuring range and increased measuring accuracy.

Description

Die Erfindung betrifft einen Phasendetektor zur Messung der Phasenverschiebung zwischen periodischen elektrischen Signalen mit einer bistabilen Kippschaltung, der die Signale ein gangsseitig zugeführt sind, und mit einem Tiefpaß, an dessen Ausgang das Detektoraus gangssignal zur Verfügung steht.The invention relates to a phase detector for measuring the phase shift between periodic electrical signals with a bistable multivibrator, which switches the signals are supplied on the output side, and with a low pass, at the output of which the detector is off output signal is available.

Zur Messung der Phasenverschiebung Δϕ zwischen periodischen Signalen, beispielsweise zwischen zwei Spannungen U₁ und U₂, sind eine Reihe von Phasendetektoren bekannt ge worden (U.Tietze, Ch. Schenk /Halbleiterschaltungstechnik., Springer-Verlag, 1991, S. 956ff).To measure the phase shift Δ bekannt between periodic signals, for example between two voltages U ₁ and U ₂ , a number of phase detectors have become known (U.Tietze, Ch. Schenk / Semiconductor circuit technology., Springer-Verlag, 1991, p. 956ff).

So ist es bekannt, als Phasendetektor eine bistabile Kippschaltung, zum Beispiel ein RS-Flip- Flop, zu verwenden, der ein Tiefpaß nachgeschaltet ist. Die in ihrer Phasenlage zu verglei chenden Signale U₁ (ϕ₁) und U₂(ϕ₂) werden dabei der Kippschaltung eingangsseitig zuge führt, wobei das Signal U₁ (ϕ₁) die Kippschaltung in den einen und das Signal U₂(ϕ₂) die Kippschaltung in den anderen stabilen Zustand versetzt. Die Ausgangsimpulsbreite der Kippschaltung ist dann ein Maß für die Phasendifferenz Δϕ = ϕ₁-ϕ₂. Der nachgeschaltete Tiefpaß liefert schließlich ein entsprechendes Analogsignal. Nachteilig ist die Begrenzung des Meßbereiches auf eine Periode von 360° und die Tatsache, daß das Ausgangssignal nicht über den gesamten Meßbereich in einem linearen Abhängigkeitsverhältnis zur Pha sendifferenz steht. Mit zunehmender Frequenz nimmt die Linearität ab. It is known to use a bistable flip-flop, for example an RS flip-flop, as the phase detector, which is followed by a low-pass filter. The signals to be compared in their phasing U ₁ (ϕ ₁ ) and U ₂ (ϕ ₂ ) are fed to the flip-flop on the input side, the signal U ₁ (ϕ ₁ ) the flip-flop in one and the signal U ₂ (ϕ ₂ ) the toggle switch is placed in the other stable state. The output pulse width of the flip-flop is then a measure of the phase difference Δϕ = ϕ ₁ -ϕ ₂ . The downstream low-pass filter finally delivers a corresponding analog signal. Disadvantages are the limitation of the measuring range to a period of 360 ° and the fact that the output signal is not in a linear relationship to the phase difference over the entire measuring range. The linearity decreases with increasing frequency.

Eine Erweiterung des Meßbereiches wird durch Kaskadierung erreicht, indem eines der bei den miteinander zu vergleichenden Signale in der Phase um einen festen Betrag verschoben wird. Durch Optimierung dieser Phasenverschiebung anhand der Detektorkennlinie läßt sich der lineare Teil des Meßbereiches in gewissen Grenzen vergrößern. Das Kaskadieren von zwei oder mehreren Detektoren geht jedoch mit einer Verringerung der Meßgenauigkeit ein her, da die Detektoren unterschiedliches Langzeitverhalten zeigen, beispielsweise durch Temperatureffekte. Der mit einem RS-Flip-Flop aufgebaute Phasendetektor ist darüber hin aus mit dem Nachteil behaftet, bei einem Phasenwinkel von 180° einen unempfindlichen Be reich zu haben. Dieser Nachteil fällt insbesondere bei höheren Frequenzen ins Gewicht.An expansion of the measuring range is achieved by cascading, by one of the at the signals to be compared are shifted in phase by a fixed amount becomes. By optimizing this phase shift on the basis of the detector characteristic enlarge the linear part of the measuring range within certain limits. The cascading of However, two or more detectors reduce the accuracy of measurement forth, since the detectors show different long-term behavior, for example by Temperature effects. The phase detector constructed with an RS flip-flop is beyond that with the disadvantage of being insensitive to a phase angle of 180 ° to have rich. This disadvantage is particularly significant at higher frequencies.

Zur Erweiterung des Meßbereiches über eine Periode von 2π hinaus ist es auch bekannt, mit einem dem Tiefpaß vorgeschalteten koinzidenzunempfindlichen Vorwärts-Rückwärtszähler zu arbeiten (U. Tietze, Ch. Schenk "Halbleiterschaltungstechnik", Springer-Verlag, 1991, S. 964f). Ein derartig aufgebauter Phasendetektor hat jedoch bei einer Phasenverschiebung von Δϕ=0° einen unempfindlichen Bereich. Dieser unempfindliche Bereich entsteht da durch, daß das Ausgangssignal des Subtrahierers, in dem die Differenz der in getrennten Zählern abgezählten Vorwärts- und Rückwärtszählimpulse gebildet wird, eine Anstiegszeit von größer 5 ns hat. Das heißt, während dieser Zeit folgt das Detektorausgangssignal nicht proportional einer Änderung der Phasenverschiebung. Bei einer Frequenz von 10 MHz ent sprechen 5 ns jedoch immerhin einer Phasenänderung von 18°.To extend the measuring range beyond a period of 2π, it is also known to use a coincidence-insensitive up-down counter preceding the low-pass filter to work (U. Tietze, Ch. Schenk "semiconductor circuit technology", Springer-Verlag, 1991, p. 964f). However, a phase detector constructed in this way has a phase shift an insensitive range of Δϕ = 0 °. This insensitive area arises there through that the output signal of the subtractor, in which the difference of in separated Counters counted up and down counts is formed, a rise time of greater than 5 ns. That is, the detector output does not follow during this time proportional to a change in phase shift. At a frequency of 10 MHz speak 5 ns but at least a phase change of 18 °.

Es ist auch ein Phasenkomparator bekannt, der eine Einrichtung zum Erzeugen eines Säge zahnsignals mit einem Kondensator, einer den Kondensator ladenden Stromquelle und ei nem Schalter, mit dessen Hilfe der Kondensator entladen wird, sowie eine Einrichtung zum Abtasten des Sägezahnsignals mit Hilfe von Abtastimpulsen enthält, mit denen der Phasen vergleich stattfindet (DE 35 12 216 C2). Hierbei wird das Signal eines Oszillators einem den Schalter steuernden monostabilen Multivibrator zugeführt und zwar abhängig von der Schalterstellung eines Umschalters entweder direkt oder über einen Inverter. Der Umschalter wird dabei über ein UND-Glied und ein Flip-Flop gesteuert, wobei immer dann umgeschaltet wird, wenn der Abtastimpuls in die Entladeperiode des Kondensators fällt. Die Umschaltung bewirkt eine Verschiebung des Sägezahnimpulses um eine Halbperiode. A phase comparator is also known which has a device for producing a saw tooth signal with a capacitor, a current source charging the capacitor and egg nem switch, with the aid of which the capacitor is discharged, and a device for Sampling the sawtooth signal with the aid of sampling pulses containing those of the phases comparison takes place (DE 35 12 216 C2). Here, the signal from an oscillator is one Switch controlling monostable multivibrator supplied, depending on the Switch position of a changeover switch either directly or via an inverter. The Switch is controlled by an AND gate and a flip-flop, always then is switched when the sampling pulse falls in the discharge period of the capacitor. The Switching causes a shift of the sawtooth pulse by half a period.

Der Phasenkomparator ist insbesondere mit dem Nachteil behaftet, daß der Kondensator in jeder Periode entladen werden muß und in dieser Zeit eine Phasenmessung unmöglich ist.The phase comparator is particularly disadvantageous in that the capacitor in must be discharged every period and phase measurement is impossible during this time.

Es ist ferner ein Detektor bekannt, der ein Ausgangssignal abgibt, wenn ein Eingangssignal mit einer bestimmten Frequenz vorliegt (US-PS 4,467,277). Der Detektor weist dabei an sei nem Eingang einen Inverter sowie zwei Umschalter auf, über die das Eingangssignal in Ab hängigkeit von der Schalterstellung direkt oder invertiert an die Eingänge von Tiefpässen gelangt. An die Tiefpässe ist ausgangsseitig ein Phasen- und Frequenzfehler ermittelnder Detektor angeschlossen, dessen Ausgangssignal wiederum über einen programmierbaren Teiler die Ansteuerung der Umschalter beeinflußt.A detector is also known which emits an output signal when an input signal with a certain frequency (US Pat. No. 4,467,277). The detector instructs be an input as well as two change-over switches via which the input signal in Ab Dependence on the switch position directly or inverted on the inputs of low-pass filters reached. A phase and frequency error is determined on the output side at the low-pass filters Detector connected, the output signal in turn via a programmable Divider affects the control of the switch.

Dadurch, daß das Eingangssignal hierbei in jeder Periode umgeschaltet bzw. invertiert wird, entsteht ein hoher Störpegel, der die Messung sehr beeinträchtigt. Außerdem müssen die Tiefpaßfilter die gleiche Phasenverschiebung aufweisen, ansonsten entsteht ein zusätzlicher Phasenfehler. Darüber hinaus wird durch die Zeitkonstante sowohl des Phasen- und Fre quenzfehler ermittelnden Detektors als auch des Teilers die Meßfrequenz begrenzt. Nachtei lig wirkt sich bei dieser Schaltung auch aus, daß die Umschaltung nicht gleichzeitig erfolgt.Because the input signal is switched or inverted in each period, there is a high noise level, which affects the measurement very much. They also have to Low-pass filters have the same phase shift, otherwise an additional one is created Phase error. In addition, the time constant of both the phase and fre and the divider limits the measurement frequency. Night egg lig also has an effect in this circuit that the switchover does not take place simultaneously.

Schließlich ist ein digitaler Phasenmesser bekannt, bei dem das Referenzsignal einer Pha senverschiebung unterzogen wird (Jerzy Sinzdak; "Noise-Resistant Digital Phase Meter De sign", IEEE Transactions on Instrumentation and Measurment, Vol. IM-36, No. 3, Sept. 1987, S. 841+842). Dabei wird das Ausgangssignal des Phasenschiebers und das mit Rauschanteilen behaftete zu vergleichende Signal einem Exclusiv-ODER-Gatter zugeführt und in Abhängig keit vom Ausgangssignal dieses Gatters ein mit Impulsen von einem Generator beauf schlagter Zähler zum Vor- bzw. Rückwärtszählen veranlaßt, wobei der Vor/Rückwärtszähler den Phasenschieber steuert. Dieser gegen Rauschanteile verhältnismäßig unempfindliche Phasenmesser ist jedoch nicht ohne weiteres für höhere Meßfrequenzen mit größerer Ge nauigkeit erweiterbar, weil der digital gesteuerte Phasenschieber bei einer größeren Auflö sung (größere Bitzahl) die Meßzeit vergrößert.Finally, a digital phase meter is known in which the reference signal of a Pha is shifted (Jerzy Sinzdak; "Noise-Resistant Digital Phase Meter De sign ", IEEE Transactions on Instrumentation and Measurment, Vol. IM-36, No. 3, Sept. 1987, Pp. 841 + 842). The output signal of the phase shifter and that with noise components Affected signal to be fed to an exclusive OR gate and dependent speed of the output signal of this gate with pulses from a generator struck counter to count up or down, the up / down counter controls the phase shifter. This is relatively insensitive to noise components However, phase meter is not readily available for higher measuring frequencies with a larger Ge Accuracy expandable, because the digitally controlled phase shifter with a larger resolution solution (larger number of bits) increases the measuring time.

Die vorgenannten Phasenkomparatoren bzw. Phasenmesser sind sämtlich nur für Ein gangssignale bis zu einigen 10 kHz geeignet.The aforementioned phase comparators or phase meters are all only for one suitable up to a few 10 kHz.

Es ist daher Aufgabe der Erfindung, einen Phasendetektor der eingangs genannten Art zu schaffen, der eine kontinuierliche Messung der Phasenverschiebung über einen möglichst großen Meßbereich erlaubt, wobei die Meßgenauigkeit bei einer Frequenz von 10 MHz und einer Meßzeit von 1 µs wenigstens 0,1° erreichen soll, so daß insbesondere auch schnelle Änderungen der Phasenverschiebung erfaßbar sind.It is therefore an object of the invention to provide a phase detector of the type mentioned create a continuous measurement of the phase shift over a possible large measuring range allowed, the measuring accuracy at a frequency of 10 MHz and a measurement time of 1 µs should reach at least 0.1 °, so that especially fast ones Changes in the phase shift are detectable.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Phasendetektor ferner zwei mit dem Detektorausgangssignal beaufschlagte Schwellwertschalter und einen von den Schwellwertschaltern gesteuerten, auf eine Schaltlogik arbeitenden Umschalter aufweist, mit deren Hilfe das dem Setz-Eingang der bistabilen Kippschaltung zugeführte Signal in ein in vertiertes Eingangssignal umschaltbar ist. Durch diese Maßnahmen wird eine Erweiterung des linearen Teiles des Meßbereiches und somit eine Erhöhung der Meßgenauigkeit er reicht.This object is achieved in that the phase detector further two with the detector output signal applied threshold switches and one of the Has threshold switches controlled, working on a switching logic switch whose help converts the signal fed to the set input of the bistable multivibrator into an in vertical input signal is switchable. These measures will expand of the linear part of the measuring range and thus an increase in measuring accuracy enough.

Vorteilhafte Ausbildungsformen der Erfindung sind Gegenstand der Unteransprüche.Advantageous embodiments of the invention are the subject of the dependent claims.

Eine Verbesserung der Meßgenauigkeit beim Phasendetektor der eingangs genannten Art wird erfindungsgemäß auch dadurch erreicht, daß die Ausgänge der bistabilen Kippschal tung einerseits, gegebenenfalls unter Zwischenschaltung eines weiteren Verstärkers, mit den Eingängen eines gleichzeitig als Tiefpaß wirkenden und ausgangsseitig das Detektoraus gangssignal ausgebenden Differenzverstärkers verbunden und andererseits an ein NAND- Gatter angeschlossen sind, das über einen Negator auf einen Tiefpaß arbeitet, dessen Aus gangsspannung additiv mit der Eingangsspannung des Differenzverstärkers verknüpft ist.An improvement in the measurement accuracy in the phase detector of the type mentioned is also achieved in that the outputs of the bistable tilt scarf tion on the one hand, possibly with the interposition of a further amplifier, with the Inputs of a detector that also acts as a low pass and on the output side output signal differential amplifier connected and on the other hand to a NAND Gates are connected, which works via a negator on a low pass, whose off output voltage is additively linked to the input voltage of the differential amplifier.

Die Erfindung soll nachstehend anhand eines Ausführungsbeispiels und einer zugehörigen Zeichnung näher erläutert werden. In der Zeichnung zeigen:The invention is intended to be explained below using an exemplary embodiment and an associated one Drawing will be explained in more detail. The drawing shows:

Fig. 1 die Schaltungsanordnung eines erfindungsgemäßen Phasendetektors, Fig. 1 shows the circuit arrangement of a phase detector according to the invention,

Fig. 2a Diagramme zweier bezüglich ihrer Phasenlage miteinander zu verglei chender Eingangssignale U₁(ϕ₁) und U₂(ϕ₂) sowie Spannungsverläufe am Setz-Eingang und Q-Ausgang am RS-Flip-Flop des Phasendetek tors, FIG. 2a diagrams of two with respect to its phase position to each other verglei chender input signals U ₁ (φ ₁₎ and U ₂ (φ ₂₎ as well as voltage waveforms at the set input and Q output of the RS flip-flop of the Phasendetek tors,

Fig. 2b Diagramme der Eingangssignale, wobei das zweite Eingangssignal als inverses Signal U_2INV(ϕ₂) am Ausgang einer Schaltlogik vorliegt, sowie entsprechende Spannungsverläufe am Setz-Eingang und Q-Ausgang am RS-Flip-Flop, Fig. 2b are diagrams of the input signals, wherein the second input signal as the inverse signal U _2INV (φ ₂₎ at the output of a switching logic is present, and the corresponding voltage waveforms at the set input and Q output of the RS flip-flop,

Fig. 3a die Kennlinie eines Phasendetektors nach dem Stand der Technik im Bereich 0 bis 2π Phasenverschiebung, Fig. 3a shows the characteristic curve of a phase detector according to the prior art in the range 0 to 2π phase shift,

Fig. 3b die Kennlinie im Bereich von 0 bis 2π Phasenverschiebung mit Fehler korrektur beim erfindungsgemäßen Phasendetektor, FIG. 3b, the characteristic in the range of 0 to 2π phase shift with error correction according to the invention the phase detector,

Fig. 4 Diagramme der Eingangssignale sowie Spannungsverläufe am Setz- Eingang und an den Ausgängen Q, des RS-Flip-Flops sowie am Ausgang eines dem RS-Flip-Flop nachgeschalteten NAND-Gatters und das negierte Ausgangssignal des NAND-Gatters, Fig. 4 shows diagrams of the input signals as well as voltage waveforms at the set input and at the outputs Q of the RS flip-flop and at the output of the RS flip-flop connected downstream of the NAND gate and the negated output signal of the NAND gate,

Fig. 5 die Kennlinie des erfindungsgemäßen Phasendetektors im Bereich von -3π bis 3π Phasenverschiebung mit eingetragenen Schwellwerten U₃ und U₄. Fig. 5 shows the characteristic curve of the phase detector according to the invention in the range of -3π to 3π phase shift with the registered threshold values U ₃ and U _4.

Fig. 1 zeigt die Schaltungsanordnung eines erfindungsgemäßen Phasendetektors 1 zur Messung der Phasenverschiebung Δϕ zwischen zwei im gewählten Beispiel in digitaler Form als Rechteckspannungen U₁(ϕ₁) und U₂(ϕ₂) vorliegenden Eingangssignalen. Während das Eingangssignal U₁ (ϕ₁) direkt als Taktsignal am Eingang T eines RS-Flip-Flops 2 liegt, wird mit dem Eingangssignal U₂(ϕ₂) zunächst eine aus drei NAND-Gattern 3, 4 und 5 bestehende Schaltlogik 6 beaufschlagt, die ausgangsseitig über ein an der positiven Flanke triggerbares Monoflop 7 mit dem Setz-Eingang S des RS-Flip-Flops 2 verknüpft ist. Das Eingangssignal U₂(ϕ₂) wird dabei sowohl einem Eingang des NAND-Gatters 4 als auch über einen Negator 8 einem Eingang des NAND-Gatters 3 zugeführt. Die Ausgänge der NAND-Gatter 3 und 4 sind mit je einem Eingang des NAND-Gatters 5 und dessen Ausgang ist mit dem Eingang des Monoflops 7 verbunden. Das RS-Flip-Flop 2 arbeitet ausgangsseitig über einen Dif ferenzverstärker 9 auf einen Präzisionsdifferenzverstärker 10, der infolge seiner Bandbreite von 1 MHz für das 10 MHz-Signal als Tiefpaß wirkt und an dessen Ausgang das Detektor ausgangssignal U (Δϕ zur Verfügung steht. Der Q- und der -Ausgang des RS-Flip-Flops 2 sind darüber hinaus an die Eingänge eines NAND-Gatters 11 geschaltet, dessen Ausgang über einen Negator 12 mit einem Tiefpaß 13 verbunden ist. Die Ausgangsspannung des Tiefpasses 13 ist additiv mit der Ausgangsspannung des Differenzverstärkers 9 verknüpft und dem Präzisionsdifferenzverstärker 10 zugeführt. Mit dem Detektorausgangssignal U(Δϕ) werden zwei Präzisionsschwellwertschalter 14,15 beaufschlagt. Die Ausgänge der Schwell wertschalter 14, 15 sind mit je einem Eingang eines NAND-Gatters 16 verbunden, das aus gangsseitig an den Takteingang T eines als Umschalter fungierenden JK-Flip-Flops 17 ge schaltet ist. Der auf den J-Eingang rückgeführte Ausgang des JK-Flip-Flops 17 ist schließlich mit dem zweiten Eingang des NAND-Gatters 4 und der auf den K-Eingang rückgeführte Aus gang des JK-Flip-Flops 17 mit dem zweiten Eingang des NAND-Gatters 3 der Schaltlogik 6 verbunden. Fig. 1 shows the circuit arrangement of a phase detector 1 according to the invention for measuring the phase shift Δφ between the two in the example chosen in digital form as a square wave voltages U ₁ (φ ₁₎ and U ₂ (φ ₂₎ present input signals. While the input signal U ₁ (ϕ ₁ ) is directly as a clock signal at the input T of an RS flip-flop 2 , the input signal U ₂ (ϕ ₂ ) is initially applied to a switching logic 6 consisting of three NAND gates 3 , 4 and 5 , which is linked on the output side to the set input S of the RS flip-flop 2 via a monoflop 7 which can be triggered on the positive edge. The input signal U ₂ (ϕ ₂ ) is supplied both to an input of the NAND gate 4 and via an inverter 8 to an input of the NAND gate 3 . The outputs of NAND gates 3 and 4 are each connected to one input of NAND gate 5 and its output is connected to the input of monoflop 7 . The RS flip-flop 2 works on the output side via a differential amplifier 9 on a precision differential amplifier 10 , which acts as a low pass due to its bandwidth of 1 MHz for the 10 MHz signal and at whose output the detector output signal U (Δϕ is available The Q and the output of the RS flip-flop 2 are also connected to the inputs of a NAND gate 11 , the output of which is connected to a low-pass filter 13 via an inverter 12. The output voltage of the low-pass filter 13 is additive to the output voltage of the differential amplifier linked 9 and fed to the precision differential amplifier 10. the detector output signal U (Δφ) two Präzisionsschwellwertschalter 14,15 are acted upon. the outputs of the threshold value switch 14, 15 are each connected to one input of a NAND gate 16 is connected, which consists of input side to the clock input T of a JK flip-flop 17 acting as a switch is switched, which is fed back to the J input th output of the JK flip-flop 17 is eventually transition to the second input of the NAND gate 4 and the returned to the K input from the JK flip-flop 17 to the second input of the NAND gate 3 of the circuitry 6 is connected .

In Fig. 2a sind die Diagramme der zwei bezüglich ihrer Phasenlage miteinander zu verglei chenden, als Rechteckspannungen U₁(ϕ₁) und U₂(ϕ₂) vorliegenden Eingangssignale sowie die zugehörigen Spannungsverläufe am S-Eingang und Q-Ausgang des RS-Flip-Flops 2 dargestellt. Während die positive Flanke des Eingangssignals U₁ (Φ₁) am Q-Ausgang logisch "1" erzeugt, bewirkt die positive Flanke des Eingangssignals U₂(ϕ₂) ein Rücksetzen des Q- Ausganges auf logisch "0", d. h. die Pulsbreite am Q-Ausgang ist proportional zur Phasen differenz Δϕ=ϕ₁-ϕ₂ der Eingangssignale U₁ (ϕ₁) und U₂(ϕ₂). Um nun die zum Beispiel durch Schwankungen der Versorgungsspannung und Temperatureffekte hervorgerufenen, einen Meßfehler verursachenden Amplitudenänderungen der Q- bzw. -Impulse am Q- bzw. -Ausgang des RS-Flip-Flops 2 zu minimieren, werden diese Impulse zunächst dem Dif ferenzverstärker 9 zugeführt. Dieser Differenzverstärker 9 ist mit einem angepaßten Transi storpaar und einer konstanten Stromquelle versehen. Die DC-Anteile der Q- bzw. -Impulse werden sodann mit Hilfe des Präzisionsdifferenzverstärkers 10 entkoppelt, der wie vorste hend erläutert aufgrund seiner Bandbreite von 1 MHz für das 10 MHz-Signal als Tiefpaß wirkt und an dessen Ausgang das Detektorausgangssignal U(Δϕ) zur Verfügung steht.In Fig. 2a are the diagrams of the two to be compared with respect to their phase relationship, as square wave voltages U ₁ (ϕ ₁ ) and U ₂ (ϕ ₂ ) present input signals and the associated voltage waveforms at the S input and Q output of the RS flip -Flops 2 shown. While the positive edge of the input signal U ₁ (Φ ₁ ) at the Q output generates logic "1", the positive edge of the input signal U ₂ (ϕ ₂ ) causes the Q output to be reset to logic "0", ie the pulse width at Q output is proportional to the phase difference Δϕ = ϕ ₁ -ϕ _{2 of} the input signals U ₁ (ϕ ₁ ) and U ₂ (ϕ ₂ ). In order to minimize, for example, fluctuations in the supply voltage and temperature effects, causing a measurement error causing amplitude changes in the Q or pulses at the Q or output of the RS flip-flop 2 , these pulses are first fed to the differential amplifier 9 . This differential amplifier 9 is provided with an adapted pair of transistors and a constant current source. The DC components of the Q or pulses are then decoupled with the aid of the precision differential amplifier 10 , which, as explained above, acts as a low-pass filter for the 10 MHz signal due to its bandwidth of 1 MHz and at its output the detector output signal U (Δϕ) is available.

Fig. 3a zeigt das Detektorausgangssignal U′(Δϕ) eines mit einem RS-Flip-Flop und nach geschaltetem Tiefpaß aufgebauten Phasendetektors nach dem Stand der Technik mit dem erwähnten unempfindlichen Bereich bei einer Phasendifferenz von 180°. Die Detektorkennli nie U′(Δϕ) weist dabei eine Parallelverschiebung im 1- bis 360°-Bereich auf. Ursache hier für sind die unterschiedlichen Schaltzeiten der Q- und -Ausgänge beim Setzen des RS- Flip-Flops, wenn dessen Takteingang auf logisch "1" steht (Fig. 4). Dieser Fehler wird beim erfindungsgemäßen Phasendetektor 1 automatisch dadurch korrigiert, daß die Q- und - Ausgangsimpulse dem NAND-Gatter 11 und dessen Ausgangssignal NAND_Ausg. mittels Negators 12 invertiert zum Ausgangssignal NEG_Ausg. dem Tiefpaß 13 zugeführt sind und die Ausgangsspannung des Tiefpasses 13 additiv mit der Ausgangsspannung des Dif ferenzverstärkers 9 zur Eingangsspannung des Präzisionsdifferenzverstärkers 10 verknüpft ist. Die auf diese Weise korrigierte Detektorkennlinie U(Δϕ) ist in Fig. 3b dargestellt. Fig. 3a shows the detector output signal U '(Δϕ) of a phase detector constructed with an RS flip-flop and after a switched low-pass filter according to the prior art with the insensitive range mentioned at a phase difference of 180 °. The detector characteristic never U '(Δϕ) has a parallel shift in the 1 to 360 ° range. The reason for this are the different switching times of the Q and outputs when the RS flip-flop is set when its clock input is at logic "1" ( FIG. 4). This error will automatically be corrected by the inventive phase detector 1, that the Q and _{_-..} The output pulses of the NAND gate 11 and the output signal of NAND _outputs by means of inverter 12 inverts the output signal NEG _outputs the low-pass filter are supplied to 13 and the output voltage of the low-pass filter 13 additively is linked to the output voltage of the differential amplifier 9 to the input voltage of the precision differential amplifier 10 . The detector characteristic curve U (Δϕ) corrected in this way is shown in FIG. 3b.

Eine automatische Erweiterung des linearen Meßbereiches bei zu- und bei abnehmender Phasendifferenz wird erfindungsgemäß dadurch erreicht, daß dem S-Eingang des RS-Flip- Flops 2 entweder das Eingangssignal U₂(ϕ₂) (Fig. 2a) oder das dazu invertierte Eingangs signal U_2INV(ϕ₂) (Fig. 2b)-Δϕ°=180° Phasendrehung - zugeleitet wird. Der ge eignete Umschaltzeitpunkt wird dabei dem Detektorausgangssignal U(Δϕ) entnommen, in dem selbiges den beiden Präzisionsschwellwertschaltern 14 und 15 zugeführt ist. Die Schwellwertschalter 14 und 15 sind so eingestellt, daß der eine bei Ende des aufsteigenden linearen Meßbereiches, d. h. bei einer Schwellenspannung U₃, und der andere bei Ende des absteigenden linearen Meßbereiches, d. h. bei einer Schwellenspannung U₄, schaltet (Fig. 5). Die im NAND-Gatter 16 zusammengefaßten Ausgangsimpulse der Schwellwertschalter 14, 15 schalten schließlich das JK-Flip-Flop 17, das wiederum über die Schaltlogik 6 als Um schalter für das Eingangssignal U₂(ϕ₂) dient. Werden schließlich die Schaltimpulse der Schwellwertschalter 14, 15 mit Hilfe eines Vorwärts-/Rückwärtszählers erfaßt, ist eine ein deutige Zuordnung der Meß- bzw. Detektorausgangssignale im gesamten Meßbereich, d. h. auch über mehrere Perioden, möglich.An automatic expansion of the linear measuring range with increasing and decreasing phase difference is achieved according to the invention in that the S input of the RS flip-flop 2 either the input signal U ₂ (ϕ ₂ ) ( Fig. 2a) or the inverted input signal U _2INV (ϕ ₂ ) ( Fig. 2b) -Δϕ ° = 180 ° phase rotation - is supplied. The appropriate switchover time ge is taken from the detector output signal U (Δϕ), in which the same is supplied to the two precision threshold switches 14 and 15 . The threshold switches 14 and 15 are set so that one switches at the end of the ascending linear measuring range, ie at a threshold voltage U ₃ , and the other at the end of the descending linear measuring range, ie at a threshold voltage U ₄ ( Fig. 5). The summarized in the NAND gate 16 output pulses of the threshold switches 14 , 15 finally switch the JK flip-flop 17 , which in turn is used via the switching logic 6 as a switch for the input signal U ₂ (ϕ ₂ ). Finally, if the switching pulses of the threshold switches 14 , 15 are detected with the aid of an up / down counter, a clear assignment of the measurement or detector output signals in the entire measurement range, ie also over several periods, is possible.

Der beschriebene Phasendetektor erlaubt somit eine kontinuierliche lineare Messung der Phasenverschiebung zwischen zwei periodischen elektrischen Signalen über einen beliebi gen Meßbereich. Die Meßgenauigkeit bei 10 MHz liegt bei 0,1° Phasendifferenz bei einer Meßzeit von 1 µs. Die Messung ist selbstverständlich nicht auf das Vorliegen von digitalen Eingangssignalen beschränkt. Bei nicht digitalen Signalen, erzeugt man mit Hilfe von "0"- Komparatoren digitale Eingangssignale U₁(ϕ₁) und U₂(ϕ₂), wobei dann das digitale Ein gangssignal U₁(ϕ₁) dem RS-Flip-Flop als Takteingang zugeführt wird.The phase detector described thus allows a continuous linear measurement of the phase shift between two periodic electrical signals over an arbitrary measuring range. The measuring accuracy at 10 MHz is 0.1 ° phase difference with a measuring time of 1 µs. The measurement is of course not limited to the presence of digital input signals. For non-digital signals, one generated with the aid of "0" - comparators digital input signals U ₁ (φ ₁₎ and U ₂ (φ _2), then the digital An output signal U ₁ (φ ₁₎ of the RS-flip-flop as Clock input is fed.

Claims

1. phase detector for measuring the phase shift between periodic elec trical signals with a bistable multivibrator, to which the signals are fed on the input side, and with a low-pass filter, at the output of which the detector output signal is available, characterized in that the phase detector ( 1 ) also has two with the detector output signal (U (Δϕ) be opened threshold switches ( 14 , 15 ) and one of the threshold switches ( 14 , 15 ) controlled, on a switching logic ( 6 ) operating switch ( 17 ), with the help of which the setting input ( S) the bistable multivibrator ( 2 ) supplied signal (U ₂ (ϕ ₂ )) can be switched into an inverted input signal.

2. Phase detector according to claim 1, characterized in that the switch ( 17 ) is designed as a JK flip-flop, the outputs connected to the switching logic ( 6 ) are fed back to the J or K input and its clock input is linked to the outputs of the threshold switches ( 14 , 15 ) via a NAND gate ( 16 ).

3. phase detector according to claim 2, characterized in that the switching logic ( 6 ) from a first, the input side acted on the one hand with the negated input signal and on the other hand to an output of the JK flip-flop ( 17 ) connected NAND gate ( 3 ), one second, on the one hand acted upon by the input signal and on the other hand to the other output of the JK flip-flop ( 17 ) switched NAND gate ( 4 ) and a third, on the input side with the outputs of the first two NAND gates ( 3 , 4 ) and on the output side via a monoflop ( 7 ) with the setting input of the bistable multivibrator ( 2 ) linked NAND gate ( 5 ).

4. Phase detector according to one of claims 1 to 3, characterized in that the outputs (Q,) of the bistable multivibrator ( 2 ) on the one hand, optionally with the interposition of a further amplifier ( 9 ), with the inputs of a simultaneously acting as a low pass and the output side Detector output signal (U (Δϕ)) output differential amplifier ( 10 ) connected and on the other hand connected to a NAND gate ( 11 ) which works via a negator ( 12 ) on a low-pass filter ( 13 ), the output voltage of which is additive to the input voltage of the differential amplifier ( 10 ) is linked.