DE4201157A1 - PC CONTROLLED DIRECT-DIGITAL SYNTHESIZER - Google Patents

PC CONTROLLED DIRECT-DIGITAL SYNTHESIZER

Info

Publication number
DE4201157A1
DE4201157A1 DE4201157A DE4201157A DE4201157A1 DE 4201157 A1 DE4201157 A1 DE 4201157A1 DE 4201157 A DE4201157 A DE 4201157A DE 4201157 A DE4201157 A DE 4201157A DE 4201157 A1 DE4201157 A1 DE 4201157A1
Authority
DE
Germany
Prior art keywords
dds
channel
phase
frequency
phase increment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4201157A
Other languages
German (de)
Other versions
DE4201157C2 (en
Inventor
Theodor Dr Funck
Vitali Dr Buckin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultrasonic Scientific Ltd
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority to DE4201157A priority Critical patent/DE4201157C2/en
Priority to EP93902217A priority patent/EP0621965B1/en
Priority to JP5512153A priority patent/JPH07506467A/en
Priority to US08/256,590 priority patent/US5636149A/en
Priority to DE59302113T priority patent/DE59302113D1/en
Priority to PCT/EP1993/000093 priority patent/WO1993014453A1/en
Publication of DE4201157A1 publication Critical patent/DE4201157A1/en
Application granted granted Critical
Publication of DE4201157C2 publication Critical patent/DE4201157C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/0321Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator

Abstract

A direct digital synthesiser (DDS) (1) or digitally operating function generator contains one or more channels (A, B, ...), each with a phase increment register, and is controlled by a computer installation (2) (e.g. a PC) via the transmission of information bits to the DDS (1) by the computer installation (2). Each phase increment register has a given bit width and a stored phase P in operation at all times. A phase increment Q with a given bit length is added by specific process steps which prevents overflow. During control, a hardware protocol (4) with a multiplexer ensures that the information bits transmitted by the computer installation (2) to the DDS (1) are effective as either address or data bits.

Description

Die Erfindung betrifft ein Verfahren zum Betrieb eines Direct-Digital-Synthesizers gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a method for operating a Direct digital synthesizers according to the generic term of Claim 1.

In Funktionsgeneratoren und Synthesizern ist die Anwendung von digitalen Signalquellen, insbesondere Direct-Digital- Synthesizer (DDS) bekannt, bei denen aus einer fest vorgegebenen Taktfrequenz niedrigere Frequenzen erzeugt werden können. Dabei werden ausgewählte Werte einer eingespeicherten digitalisierten periodischen Funktion einem Digital-Analog-Wandler und einem nachgeschalteten Tiefpaß­ filter zur Erzeugung der gewünschten Analogfrequenz zugeführt. Die Auswahl der im Speicher vorhandenen Werte erfolgt durch einen sogenannten Phasenakkumulator, dem ein Phaseninkrement zugeführt wird. Dieses Phaseninkrement ist der Phasenabstand der aus dem Speicher auszuwählenden Werte, die dem Phasenakkumulator mit der Taktrate zugeführt werden. Die Größe des Phaseninkrements ist bestimmt einerseits durch die Taktfrequenz, mit der die Akkumulation erfolgt und andererseits durch die Form und Frequenz des zu erzeugenden Ausgangssignals. Für eine kontinuierliche Änderung der Frequenz oder Phase sind umfangreiche Rechenvorgänge notwendig, um die erforderlichen Phaseninkremente laufend zu bestimmen. Diese müssen dann kontinuierlich mit der der Änderung entsprechenden Geschwindigkeit in die Register des Phasenakkumulators geladen werden.The application is in function generators and synthesizers of digital signal sources, in particular direct digital Synthesizers (DDS) are known to consist of a fixed predetermined clock frequency generates lower frequencies can be. Selected values become one stored digitized periodic function one Digital-to-analog converter and a downstream low-pass filter filter to generate the desired analog frequency fed. The selection of the values available in the memory is carried out by a so-called phase accumulator, the one Phase increment is supplied. This phase increment is the phase distance of the values to be selected from the memory, which are fed to the phase accumulator at the clock rate. The size of the phase increment is determined on the one hand by the clock frequency with which the accumulation takes place and on the other hand, by the shape and frequency of what is to be generated Output signal. For a continuous change of Frequency or phase are extensive calculations necessary to keep the required phase increments determine. These must then continuously with the Change corresponding speed in the register of the Phase accumulator can be loaded.

Die Anwendbarkeit digitaler Signalquellen hängt daher oft davon ab, ob eine Ansteuerung mit raschen kleinen Frequenz­ änderungen und mit quasi-kontinuierlichen Änderungen der Phase möglich ist. Im Prinzip bietet die Technik der Direct- Digital-Synthesizer solche Möglichkeiten, jedoch nur unter der Voraussetzung, daß die Programmierung durch die ansteuernde Intelligenz beliebig fein abgestuft erfolgen kann und daß die Wechselwirkung mit dieser Intelligenz schnell möglich ist.The applicability of digital signal sources therefore often depends depend on whether a control with rapid small frequency changes and with quasi-continuous changes of Phase is possible. In principle, the technology of direct Digital synthesizers such opportunities, but only under  provided that the programming by the controlling intelligence can be finely graduated can and that the interaction with this intelligence is possible quickly.

Bei der Anwendung der DDS-Technik werden nach dem Stand der Technik als kontrollierende und steuernde Intelligenz Mikroprozessoren eingesetzt, die dann entweder manuell über ein Tastenfeld oder über entsprechende Schnittstellen (z. B. HPIB) von anderen Rechnern bedient werden.When using the DDS technology according to the state of the art Technology as a controlling and controlling intelligence Microprocessors used, which are then either manually a keypad or via appropriate interfaces (e.g. HPIB) are operated by other computers.

Dieses Konzept ist aus verschiedenen Gründen nachteilig. Einmal ist die in Maschinensprache oder auf Assembler-Ebene erforderliche Programmierung der Mikroprozessoren mühsam und daher nicht optimal fein abgestuft durchführbar, so daß die Vorteile der DDS-Technik (hohe Auflösung von Frequenz und Phase) nur unter großem Aufwand nutzbar sind. Auf der anderen Seite sind die bisher verwendeten Mikroprozessoren verhältnismäßig langsam, und die Bedienung des DDS wird durch die Schnittstelle zwischen Rechner (z. B. für Auto­ matisierung) und Mikroprozessor zusätzlich kompliziert. Außerdem ist eine Einbindung in rechnergestützte Experimente und elektronische Datenerfassung nur schwierig zu realisieren.This concept is disadvantageous for several reasons. One is in machine language or at assembler level required programming of the microprocessors tedious and therefore not optimally graduated, so that the Advantages of DDS technology (high resolution of frequency and Phase) can only be used with great effort. On the on the other hand are the microprocessors used so far relatively slow, and the DDS will operate through the interface between computers (e.g. for car automation) and microprocessor additionally complicated. There is also an integration into computer-aided experiments and electronic data acquisition is difficult to realize.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Ansteuerung eines DDS anzugeben, mit der die Vorteile der DDS-Technik, wie hohe Auflösung von Frequenz und Phase voll zum Tragen kommen, so daß mit geringem Aufwand zum einen sehr kleine Frequenz- oder Phasenänderungen überhaupt und zum anderen, insbesondere für die Durchführung von Frequenz- oder Phasen-Scanning große Frequenz- oder Phasenänderungen quasi-kontinuierlich und schnell durchgeführt werden können.It is therefore an object of the present invention to Specify control of a DDS with which the advantages of DDS technology, such as high resolution of frequency and phase fully come into play, so that with little effort on the one hand very small frequency or phase changes at all and on the other hand, especially for the implementation of frequency or phase scanning large frequency or phase changes can be carried out quasi-continuously and quickly.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben. This task is characterized by the characteristics of the Claim 1 solved. Advantageous embodiments are in the Subclaims specified.  

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß die Möglichkeiten der DDS-Technik 1- hohe Genauigkeit und Auflösung der Frequenz und der Phase, phasenkontinuierliche Ansteuerung von Frequenz­ änderungen, laufende exakte Kontrolle der Phase, beliebige Sprünge von Frequenz und Phase sowie schnelles Hin- und Herschalten zwischen mehreren unterschiedlichen Frequenzen in einem Kanal - voll genutzt werden. Die Nutzung der hardwaremäßig und auf der Ebene der Software hoch entwickelten Intelligenz des PC-Systems, auch unter der Ausnutzung von Hochsprachen, macht eine bequeme und flexible Verwendung des DDS-Prinzips erst möglich, einschließlich der Synthese von Signalen mit negativer Frequenz und negativer Phase.The advantages achieved with the invention exist especially in that the possibilities of DDS technology 1- high accuracy and resolution of frequency and Phase, continuous control of frequency Changes, ongoing precise control of the phase, any Jumps in frequency and phase as well as quick back and forth Switch between several different frequencies in one channel - fully used. The use of the hardware and at the software level high developed intelligence of the PC system, even under the Utilizing high level languages, makes it convenient and flexible Use of the DDS principle possible, including the Synthesis of signals with negative frequency and negative Phase.

Ein weiterer Vorteil der Erfindung ist, daß durch die Art der Programmierung und der Übertragung, z. B. über eine Druckerschnittstelle des PC, ein vergleichsweise kosten­ günstiges Verfahren für einen einfacheren und rascheren Datentransfer zum DDS angegeben wird, wobei die interessanten Hardware-Möglichkeiten dieser Technik voll eingesetzt werden können.Another advantage of the invention is that by Art programming and transmission, e.g. B. via a Printer interface of the PC, a comparatively cost inexpensive process for a simpler and faster Data transfer to the DDS is specified, with the interesting hardware possibilities of this technology can be used.

Ein weiterer Vorteil ist die Möglichkeit einer direkten Integration der Steuerung des DDS in ein auf dem PC ablaufendes automatisches Meßprogramm.Another advantage is the possibility of direct Integration of the control of the DDS in a on the PC automatic measuring program running.

Ein weiterer Vorteil ist, daß bei einer Programmierung eines DDS auf der Ebene eines Personalcomputers (PC) für den Benutzer eine Bedienung ermöglicht wird, die keine Beachtung der Vorgänge auf der DDS-Ebene erfordert, sondern eine Benutzung nur unter Verwendung physikalischer Begriffe, wie Frequenz, Phase, usw. möglicht macht.Another advantage is that when programming a DDS on the level of a personal computer (PC) for the Allows users an operation that is disregarded which requires operations at the DDS level, but one Use only using physical terms such as Frequency, phase, etc. makes possible.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. The following is an embodiment of the invention explained in more detail with reference to the drawing.  

In der in der Zeichnung dargestellten Ausführungsform wird ein Zweikanal-Direct-Digital-Synthesizer 1 der Firma Qualcomm (Modell DDS Q 2334) (2 Kanäle, 32-bit-Phasen­ inkrementregister) mit den Kanälen A und B von einem PC 2 über dessen Centronics-Druckerinterface 2a angesteuert. Anstelle der Druckerschnittstelle 2a kann jedoch auch jede andere parallele Schnittstelle des PC 2 verwendet werden. Die doppelt gepufferten Eingaberegister des DDS 1 werden 8 bit parallel über die Schnittstelle 2a mit dem PC 2 geladen. Die Berechnung der für Frequenz und Phase erforderlichen Größen und ihre Übertragung erfolgt durch den PC 2. Als PC 2 kann jeder IBM-kompatible PC verwendet werden (XT, AT oder neuere Systeme). Anstelle eines PC kann aber auch eine Großrechenanlage eingesetzt werden. Der DDS 1 kann im Prinzip beliebig viele Kanäle enthalten. Jeder Kanal enthält ein Phaseninkrementregister (nicht gezeigt), in dem die Phaseninkremente zur Erzeugung der gewünschten Frequenz gespeichert werden. Der PC 2 sendet Informationsbits über ein Hardwareprotokoll 4 an den DDS 1. Das Hardwareprotokoll 4 simuliert nicht nur die für den Handshake-Betrieb erforderlichen Signale, sondern enthält darüberhinaus einen Wechselschalter, der dafür sorgt, daß vom PC 2 gesendete Informationsbits im DDS 1 abwechselnd als Adressenbits oder Datenbits wirksam werden. Vorteilhaft werden Optokoppler 3 zur galvanischen Trennung von PC und Generator zwischen die Schnittstelle 2a und das Hardwareprotokoll 4 eingesetzt werden, um Erdungsprobleme zu verringern. Die Kanäle A und B des DDS 1 werden ausgangsseitig jeweils mit Digital/Analog- Wandlern 5A und 5B und nachgeschalteten Tiefpaßfiltern 6A und 6B zur Erzeugung von analogen Ausgangssignalen verbunden. Die Ausgangsverstärker 7A und 7B ermöglichen eine konstante Amplitude der Ausgangssignale im Frequenzbereich von DC bis 13 MHz. In the embodiment shown in the drawing, a two-channel direct digital synthesizer 1 from Qualcomm (model DDS Q 2334) (2 channels, 32-bit phase increment register) with channels A and B is used by a PC 2 via its Centronics -Printer interface 2 a controlled. Instead of the printer interface 2 a, however, any other parallel interface of the PC 2 can also be used. The double buffered input registers of the DDS 1 are loaded 8 bits in parallel via the interface 2 a with the PC 2 . The PC 2 calculates the quantities required for frequency and phase and transmits them. Any IBM-compatible PC can be used as PC 2 (XT, AT or newer systems). Instead of a PC, a large computer system can also be used. In principle, the DDS 1 can contain any number of channels. Each channel contains a phase increment register (not shown) in which the phase increments are stored to generate the desired frequency. The PC 2 sends information bits to the DDS 1 via a hardware protocol 4 . The hardware protocol 4 not only simulates the signals required for handshake operation, but also contains a changeover switch which ensures that information bits sent by the PC 2 in the DDS 1 take effect alternately as address bits or data bits. Optocouplers 3 are advantageously used for the electrical isolation of PC and generator between the interface 2 a and the hardware protocol 4 in order to reduce earthing problems. Channels A and B of DDS 1 are connected on the output side to digital / analog converters 5 A and 5 B and downstream low-pass filters 6 A and 6 B to generate analog output signals. The output amplifiers 7 A and 7 B enable a constant amplitude of the output signals in the frequency range from DC to 13 MHz.

Auf diese Weise wird ein sehr kompaktes bedienungs­ freundliches Gerät geschaffen, das über ein normales Druckerkabel von jedem PC angesteuert werden kann. Die Integration der Ansteuerung des Generators - auf der Ebene der Software - in automatisierte Meßverfahren ist so leicht möglich.This makes it a very compact operator friendly device created that over a normal Printer cable can be controlled from any PC. The Integration of the control of the generator - on the level the software - in automated measuring procedures is so easy possible.

Die Auslösung der Frequenzänderungen erfolgt durch den PC über die parallele Schnittstelle entweder automatisch durch ein auf dem PC ablaufendes Programm oder durch manuelle Eingabe.The frequency changes are triggered by the PC either automatically through the parallel interface a program running on the PC or by manual Input.

Die in das Phaseninkrementregister geladenen Datenbits werden dabei nach bestimmten Rechenregeln erzeugt, mit denen eine permanente Addition bzw. Subtraktion von Phasen­ inkrementwerten zu bzw. von dem im Register gespeicherten Phasenwert erfolgen kann, ohne daß eine Kontrolle für Registerüberlauf durchgeführt werden muß. Das Phasen­ inkrementregister habe eine Bitbreite n und einen Phasenwert A mit der Bitlänge n gespeichert. Ein Phaseninkrementwert B mit der Bitlänge n soll addiert bzw. subtrahiert werden. Die Rechenregeln sehen folgendermaßen aus:The data bits loaded into the phase increment register are generated according to certain calculation rules with which a permanent addition or subtraction of phases increment values to or from the one stored in the register Phase value can take place without a control for Register overflow must be carried out. The live increment registers have a bit width n and a phase value A stored with the bit length n. A phase increment value B with the bit length n should be added or subtracted. The Calculation rules look like this:

wobei B das zu B komplementäre Bitwort (unary ones- complement) ist. where B is the bit word complementary to B (unary ones- complement).

Auf der Benutzerebene des PC können verschiedene Betriebs­ arten (Menüs) ausgewählt werden.At the user level of the PC, various operations can be carried out types (menus) can be selected.

In einer ersten Betriebsart können in beiden Kanälen feste oder sich stetig ändernde Frequenzen (Scanning) erzeugt werden.In a first mode of operation can be fixed in both channels or constantly changing frequencies (scanning) will.

Zusätzlich kann im Kanal B zwischen zwei Ausgangsfrequenzen, die sich um die Frequenz HOP unterscheiden, hin und her­ geschaltet werden. Die Umschaltfrequenz wird aus der Frequenz im Kanal A abgeleitet. Dies kann entweder dadurch geschehen, daß die Umschaltung im Kanal B durch ein Recht­ ecksignal im Kanal A oder durch ein ausgewähltes Bit des Signals im Kanal A auf der digitalen Ebene gesteuert wird. Die Umschaltung im Kanal B kann phasenkontinuierlich erfolgen.In addition, in channel B you can choose between two output frequencies, that differ by the frequency HOP, back and forth be switched. The switching frequency is derived from the Frequency derived in channel A. This can be done either happen that the switch in channel B by a right corner signal in channel A or by a selected bit of the Signal in channel A is controlled at the digital level. The changeover in channel B can be phase continuous respectively.

In einer zweiten Betriebsart können Eingaben für die Kontrolle der Phasen analog zu den Eingaben für die Frequenzen im ersten Menü durchgeführt werden. Zusätzlich ist die Eingabe der Arbeitsfrequenz erforderlich. Beim Scanning der Phase beginnt der erste Cyclus mit dem in der Phasenanzeige angegebenen Phasenwert. Dabei kann wahlweise vor jedem neuen Inkrementierungscyclus der Phasenwert auf Null zurückgesetzt werden, d. h. jeder Cyclus beginnt bei der Phase 0.In a second operating mode, entries for the Check the phases analogously to the inputs for the Frequencies are carried out in the first menu. In addition it is necessary to enter the working frequency. At the Scanning the phase begins with the first in the cycle Phase display specified phase value. You can choose the phase value before each new increment cycle Reset to zero, d. H. every cycle starts at phase 0.

Der Betrieb des Generators wird mit Funktionstasten des PC 2 aktiviert. Neben der Funktionstaste für den Scanningbetrieb gibt es auch eine Schrittfunktion für Einzelschritte, wobei bei Betätigung jeweils nur eine Inkrementierung erfolgt.The operation of the generator is activated with function keys of the PC 2 . In addition to the function key for the scanning mode, there is also a step function for individual steps, whereby only one increment occurs when actuated.

Claims (12)

1. Verfahren zum Betrieb eines Direct Digital Synthesizers (DDS) (1), dadurch gekennzeichnet, daß zu seiner Ansteuerung ein Personal Computer (PC) (2) verwendet wird und daß der Eingang des DDS (1) mit einer parallelen Schnittstelle (2a) des PC (2) verbunden wird, und daß der PC (2) über die Schnittstelle (2a) Informationsbits an den DDS (1) sendet.1. A method for operating a direct digital synthesizer (DDS) ( 1 ), characterized in that a personal computer (PC) ( 2 ) is used for its control and that the input of the DDS ( 1 ) with a parallel interface ( 2 a is connected) of the PC (2), and that the PC (2) sends via the interface (2 a) information bits to the DDS (1). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der DDS (1) einen oder mehrere Kanäle (A, B, . . .) enthält, die durch den PC (2) einzeln und getrennt voneinander angesteuert werden können, und daß jeder der Kanäle (A, B, . . .) ein Phaseninkrementregister (A, B, . . .) enthält, und daß die Ansteuerung in der Weise passiert, daß die vom PC (2) gesendeten Informationsbits entweder Adressenbits oder Datenbits sind.2. The method according to claim 1, characterized in that the DDS ( 1 ) contains one or more channels (A, B, ... ), Which can be controlled individually and separately by the PC ( 2 ), and that each of the Channels (A, B,...) Contains a phase increment register (A, B,...), And that the control happens in such a way that the information bits sent by the PC ( 2 ) are either address bits or data bits. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die parallele Schnittstelle (2a) des PC (2) mit einem Hardware-Protokoll (4) verbunden wird, und daß der Ausgang des Hardware-Protokolls (4) mit dem Eingang des DDS (1) verbunden wird.3. The method according to claim 1 or 2, characterized in that the parallel interface ( 2 a) of the PC ( 2 ) with a hardware protocol ( 4 ) is connected, and that the output of the hardware protocol ( 4 ) with the input of the DDS ( 1 ) is connected. 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Druckerschnittstelle (2a) des PC (2) über ein oder mehrere Optokoppler (3) mit einem Hardware-Protokoll (4) verbunden wird, und daß der Ausgang des Hardware-Protokolls (4) mit dem Eingang des DDS (1) verbunden wird. 4. The method according to claim 1 or 2, characterized in that the printer interface ( 2 a) of the PC ( 2 ) via one or more optocouplers ( 3 ) with a hardware protocol ( 4 ) is connected, and that the output of the hardware Protocol ( 4 ) is connected to the input of the DDS ( 1 ). 5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das Hardwareprotokoll (4) einen Wechselschalter enthält, der dafür sorgt, daß die vom PC (2) gesendeten Informations­ bits im DDS (1) entweder als Adressenbits oder als Datenbits wirksam werden.5. The method according to claim 3 or 4, characterized in that the hardware protocol ( 4 ) contains a changeover switch, which ensures that the information bits sent by the PC ( 2 ) in the DDS ( 1 ) are effective either as address bits or as data bits. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die parallele Schnittstelle (2a) eine Druckerschnittstelle ist.6. The method according to claim 1, characterized in that the parallel interface ( 2 a) is a printer interface. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einer Betriebsart in einem ersten Kanal eine sich stetig ändernde Ausgangsfrequenz erzeugt wird, und daß in einem zweiten Kanal mit einer Umschaltfrequenz zwischen zwei Ausgangsfrequenzen, die sich um eine Differenzfrequenz unterscheiden, hin- und hergeschaltet wird, und daß die Umschaltfrequenz im zweiten Kanal aus der Ausgangsfrequenz im ersten Kanal abgeleitet wird.7. The method according to claim 1, characterized in that in an operating mode in a first channel changing output frequency is generated, and that in one second channel with a switching frequency between two Output frequencies that are a difference frequency distinguish, is switched back and forth, and that the Switching frequency in the second channel from the output frequency is derived in the first channel. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Umschaltung im zweiten Kanal entweder durch ein Rechtecksignal im ersten Kanal oder durch ein ausgewähltes Bit des Signals im ersten Kanal auf der digitalen Ebene gesteuert wird.8. The method according to claim 7, characterized in that switching in the second channel either by a Square wave in the first channel or by a selected one Bit of the signal in the first channel at the digital level is controlled. 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Umschaltung im zweiten Kanal phasenkontinuierlich erfolgt.9. The method according to claim 7, characterized in that the changeover in the second channel is phase-continuous he follows. 10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Phaseninkrementregister eine Bitbreite n und im Betrieb zu jedem Zeitpunkt einen gespeicherten Phasenwert A mit der Bitlänge n aufweist, und daß die Addition eines Phasen­ inkrements B mit der Bitlänge n nach folgender Rechenregel erfolgt und daß die Subtraktion eines Phaseninkrements B mit der Bitlänge n nach folgender Rechenregel erfolgt wobei B das zu B komplementäre (unary ones-complement) Bitwort ist.10. The method according to claim 2, characterized in that the phase increment register has a bit width n and in operation at any time has a stored phase value A with the bit length n, and that the addition of a phase increment B with the bit length n is carried out according to the following calculation rule and that the subtraction of a phase increment B with the bit length n takes place according to the following calculation rule where B is the bit word complementary to B (unary ones-complement). 11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerung des DDS (1) durch manuelle Eingabe am PC (2) erfolgt oder in ein auf dem PC (2) ablaufendes Meßprogramm direkt integriert ist.11. The method according to claim 1, characterized in that the control of the DDS ( 1 ) is carried out by manual input on the PC ( 2 ) or is directly integrated into a measuring program running on the PC ( 2 ). 12. Einrichtung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche.12. Device for carrying out the method according to a of the preceding claims.
DE4201157A 1992-01-17 1992-01-17 PC controlled direct digital synthesizer Expired - Fee Related DE4201157C2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE4201157A DE4201157C2 (en) 1992-01-17 1992-01-17 PC controlled direct digital synthesizer
EP93902217A EP0621965B1 (en) 1992-01-17 1993-01-15 Pc-controlled direct digital synthesiser
JP5512153A JPH07506467A (en) 1992-01-17 1993-01-15 PC controlled direct digital synthesizer
US08/256,590 US5636149A (en) 1992-01-17 1993-01-15 PC-controlled direct digital synthesizer and method of operating the same
DE59302113T DE59302113D1 (en) 1992-01-17 1993-01-15 PC CONTROLLED DIRECT DIGITAL SYNTHESIZER
PCT/EP1993/000093 WO1993014453A1 (en) 1992-01-17 1993-01-15 Pc-controlled direct digital synthesiser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4201157A DE4201157C2 (en) 1992-01-17 1992-01-17 PC controlled direct digital synthesizer

Publications (2)

Publication Number Publication Date
DE4201157A1 true DE4201157A1 (en) 1993-07-22
DE4201157C2 DE4201157C2 (en) 2001-07-12

Family

ID=6449727

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4201157A Expired - Fee Related DE4201157C2 (en) 1992-01-17 1992-01-17 PC controlled direct digital synthesizer
DE59302113T Expired - Lifetime DE59302113D1 (en) 1992-01-17 1993-01-15 PC CONTROLLED DIRECT DIGITAL SYNTHESIZER

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59302113T Expired - Lifetime DE59302113D1 (en) 1992-01-17 1993-01-15 PC CONTROLLED DIRECT DIGITAL SYNTHESIZER

Country Status (5)

Country Link
US (1) US5636149A (en)
EP (1) EP0621965B1 (en)
JP (1) JPH07506467A (en)
DE (2) DE4201157C2 (en)
WO (1) WO1993014453A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10129628A1 (en) * 2001-06-20 2003-01-02 Juergen Kaesser Generating sinusoidal signals and clock signals for frequencies of pattern in radio equipment involves multiplying two pairs of digital values together and adding results of multiplication

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6397173B1 (en) 1999-05-03 2002-05-28 Astec International Llc Application specific waveform generator
US8374203B2 (en) * 2005-06-29 2013-02-12 Winnov, L.P. Apparatus and method to achieve a constant sample rate for multiplexed signals with frame boundaries
RO121950B1 (en) * 2006-02-01 2008-08-29 Ion Tomescu Electronic generator of complex functions with multiple channels galvanically isolated and with synchronous or asynchronous functioning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3124964C2 (en) * 1980-06-30 1990-04-26 General Electric Co., Schenectady, N.Y., Us

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2078455B (en) * 1980-05-21 1983-11-16 Secretary Industry Brit Phased waveform generation
US5231598A (en) * 1991-09-30 1993-07-27 National Semiconductor Corporation Direct digital synthesis measurement signal skew tester
US5216389A (en) * 1992-01-31 1993-06-01 Motorola, Inc. Temperature compensation of a crystal reference using direct digital synthesis

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3124964C2 (en) * 1980-06-30 1990-04-26 General Electric Co., Schenectady, N.Y., Us

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Elektronik H. 9/1991, S. 63-70, 72-74 *
Dr. E. PHILIPPOW: TB Elektrotechnik, Bd. 3, VEB Verlag Technik, Berlin 1967, S. 1551,1552 *
US-Z.: SCHANER & ERGER: The Implementation of a Digital Sine Wave Oszillator Using the TMS 320C25: Distortion Reduction and Applications, in IEEE Trans. o. Inst. a Measurem., Vol. 39, No. 6, Dez. 1990, S. 870-873 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10129628A1 (en) * 2001-06-20 2003-01-02 Juergen Kaesser Generating sinusoidal signals and clock signals for frequencies of pattern in radio equipment involves multiplying two pairs of digital values together and adding results of multiplication

Also Published As

Publication number Publication date
EP0621965A1 (en) 1994-11-02
EP0621965B1 (en) 1996-04-03
JPH07506467A (en) 1995-07-13
WO1993014453A1 (en) 1993-07-22
DE4201157C2 (en) 2001-07-12
DE59302113D1 (en) 1996-05-09
US5636149A (en) 1997-06-03

Similar Documents

Publication Publication Date Title
DE2524497C3 (en) Method and circuit arrangement for speech synthesis
DE2654050A1 (en) CLOCK SIGNAL CONTROL SYSTEM FOR MICROCOMPUTER SYSTEMS
DE2151281A1 (en) Generator with frequency synthesis
EP1130411B1 (en) Frequency generator for NMR use with direct digital synthesis (DDS)
DE1950747A1 (en) Frequency generator
DE102006031392A1 (en) Method for setting a signal generator and signal generator
CH622113A5 (en)
DE4201157C2 (en) PC controlled direct digital synthesizer
DE2850555C2 (en)
EP0036074A1 (en) Synthesizer circuit for periodic signals, especially as part of a musical instrument
DE3740130C1 (en) Sine wave generator
DE3201088C2 (en)
DE19750349A1 (en) Electrical mains supply analyser for components or equipment
DE3004720C2 (en) Digital filter for an electronic musical instrument
DE3124964C2 (en)
DE4207045C2 (en) Digital frequency generation device
DE3621446A1 (en) DEVICE FOR DIGITAL PROCESSING OF CONTINUOUS BIT FLOWS
EP0629943B1 (en) Multiplier for real and complex numbers
DE3332847C2 (en) Oscilloscope
DE3124194A1 (en) "FREQUENCY DETECTION"
DE4343986C2 (en) Digital sine wave generator
DE1537160A1 (en) Electronic phase shifter
DE3043727A1 (en) METHOD FOR PERIODICALLY CONVERTING A DIGITAL VALUE TO ANALOG VALUE
DE2932926A1 (en) MULTIPLEX LINE EXCITERS
DE2429744C3 (en) Circuit for the synthesis of signals of a certain, given bandwidth

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: BUCKIN, VITALY, DR., DUBLIN, IR

8327 Change in the person/name/address of the patent owner

Owner name: ULTRASONIC SCIENTIFIC LTD., DUBLIN, IE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802