DE4133243A1

DE4133243A1 - SYNCHRONOUS RECTIFIERING AMPLIFIER WITH BLOCKING OUT OF THE SWITCHING PROCESSES

Info

Publication number: DE4133243A1
Application number: DE19914133243
Authority: DE
Inventors: Wolfgang Borst; Bernd Hilgenberg
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1991-10-08
Filing date: 1991-10-08
Publication date: 1993-04-15
Also published as: WO1993007499A1

Abstract

The invention concerns circuitry for amplifying and rectifying an alternating-polarity input signal and with a sample-and-hold circuit for blanking out the switching operations carried out when the polarity reverses. The sample-and-hold circuit comprises an amplifier and a changeover switch, plus a blanking unit associated with the sample-and-hold circuit. The invention calls for the blanking unit (S3, S4) and changeover switch (S1, S2) to be connected into the input circuit of the amplifier (3).

Description

State of the art

Die Erfindung betrifft eine Schaltungsanordnung für die Verstärkung und Gleichrichtung eines Ein gangssignals, zum Beispiel eines Meßsignals, mit wechselnder Polarität, und mit einer Abtast-Halte- Schaltung (Sample and Hold-Schaltung) zur Austas tung von bei einem Polaritätswechsel erfolgenden Umschaltvorgängen, mit einem Verstärker und mit ei nem die Gleichrichtung vornehmenden Umschalter so wie mit einem der Abtast-Halte-Schaltung an gehörenden Austaster.The invention relates to a circuit arrangement for the reinforcement and rectification of an output signal, for example a measurement signal, with changing polarity, and with a sample-hold Circuit (sample and hold circuit) for Austas in the event of a polarity change Switching operations, with an amplifier and with egg nem switch making the rectification so as with one of the sample and hold circuits belonging blanker.

Aus dem Stand der Technik ist eine Schaltungsanord nung der eingangs genannten Art bekannt. Diese ar beitet als synchrongleichrichtender Verstärker mit Austastung der Umschaltvorgänge, das heißt, bei ei nem Polaritätswechsel des Eingangssignals erfolgt einerseits eine Gleichrichtung und andererseits auch eine Austastung der beim Polaritätswechsel möglicherweise auftretenden Störungen (zum Beispiel Schwingungen), indem der kurz vor einem Polaritäts wechsel jeweils vorhandene Wert gespeichert und bis nach Abschluß des Polaritätswechsels unter Ausblen dung der vorhandenen Störungen erhalten bleibt.A circuit arrangement is from the prior art tion of the type mentioned. This ar works as a synchronous rectifying amplifier Blanking of the switching processes, that is, at egg The polarity of the input signal changes on the one hand a rectification and on the other hand also a blanking of the polarity change possible faults (for example Vibrations) by the short of a polarity change each existing value and saved until after completing the polarity change with fading existing faults are retained.

Die bekannte Schaltungsanordnung besteht aus einer Gleichrichterschaltung und einer separaten, der Gleichrichterschaltung nachgeschalteten Abtast- Halte-Schaltung. Dieser Aufbau hat den Nachteil, daß am Eingang des Verstärkers aufgrund des Polari tätswechsels schnelle Störimpulse anliegen können, welche den Verstärker möglicherweise übersteuern. Durch die Umschaltvorgänge eines die Gleichrichtung vornehmenden Umschalters treten ferner Störimpulse aufgrund des sogenannten "clock feed through" auf. Auch diese Störimpulse gelangen auf den Eingang des Verstärkers.The known circuit arrangement consists of a Rectifier circuit and a separate one Rectifier circuit downstream sampling Hold circuit. This construction has the disadvantage that at the input of the amplifier due to the polar rapid interference pulses can occur, which may overdrive the amplifier. By switching one the rectification making switch also occur interference due to the so-called "clock feed through". These interference pulses also reach the input of the Amplifier.

Bekannt ist eine Schaltungsanordnung, bei der der synchrongleichrichtende Verstärker einen Operati onsverstärker und auch die Abtast-Halte-Schaltung einen Operationsverstärker aufweist. Der Einsatz zweier Operationsverstärker ist relativ aufwendig.A circuit arrangement is known in which the synchronous rectifying amplifier an operati onsamplifier and also the sample and hold circuit has an operational amplifier. The stake two operational amplifiers is relatively complex.

Advantages of the invention

Die erfindungsgemäße Schaltungsanordnung mit den im Hauptanspruch genannten Merkmalen hat demgegenüber den Vorteil, daß an dem Verstärkereingang keine schnellen Störimpulse auftreten. Es kann daher auf den Einsatz eines schnellen Verstärkers, insbeson dere eines schnellen Operationsverstärkers, ver zichtet werden. Ferner wird auch das genannte "clock-feed-through" des Umschalters bei der erfin dungsgemäßen Schaltung ausgeblendet. Überdies wird nur ein Verstärker, insbesondere ein Operationsver stärker, benötigt, so daß ein einfacher und preis werter Schaltungsaufbau vorliegt. Zur Lösung der genannten Aufgabe ist vorgesehen, daß Ausschalter und Umschalter im Eingangskreis des Verstärkers an geordnet sind. Dies hat zur Folge, daß nicht mehr eine separate Gleichrichterschaltung und eine sepa rate nachgeschaltete Abtast-Halte-Schaltung vor liegt, sondern daß beide Schaltungen zusammengefaßt und nicht mehr voneinander trennbar sind. Es ist lediglich ein Verstärker, insbesondere ein Operati onsverstärker vorhanden, der einerseits im Zusam menhang mit dem Umschalter die synchrongleich richtende Verstärkung und andererseits auch die Ab tast-Halte-Funktion übernimmt. Das Eingangssignal wird dem Umschalter zugeführt, der mittels eines entsprechenden Phasensignals die Gleichrichtung vornimmt, wobei der Umschaltzeitpunkt des Umschal ters im Bereich eines Polaritätswechsels des Ein gangssignals liegt. Innerhalb dieses Polaritäts wechselbereichs liegen zumeist Störungen vor, die durch Impulse unterschiedlicher Polarität gekenn zeichnet sind. Dem Umschalter folgt der Austaster, der von einem Austastsignal gesteuert wird. Dieses Austastsignal weist eine Steuerflanke auf, die kurz vor einem Polaritätswechsel des Eingangssignals liegt. Die Austastung erfolgt dadurch kurz vor dem Auftreten der Störungen und bleibt solange erhal ten, bis die Störungen abgeklungen sind. Dies hat zur Folge, daß dem nachfolgenden Verstärker, insbe sondere Operationsverstärker, keine Störungen des Eingangssignals zugeführt werden. The circuit arrangement according to the in In contrast, the main claim features the advantage that none at the amplifier input rapid glitches occur. It can therefore be based on the use of a fast amplifier, in particular that of a fast operational amplifier, ver to be waived. Furthermore, the above is also mentioned "clock-feed-through" of the switch at the inventor hid circuit according to the invention. Moreover, only one amplifier, especially an op stronger, needed, so that a simple and affordable worthy circuit structure is present. To solve the mentioned task is provided that the switch and switch in the input circuit of the amplifier are ordered. As a result, no more a separate rectifier circuit and a sepa rate downstream sample-and-hold circuit lies, but that both circuits combined and are no longer separable. It is just an amplifier, especially an Operati onsamplifier available, which on the one hand together menhang with the switch the synchronous directional reinforcement and on the other hand also the Ab key-hold function takes over. The input signal is fed to the switch, which is operated by means of a corresponding phase signal rectification makes, the switching time of the switching ters in the area of a polarity change of the on output signal is. Within that polarity change range there are usually disturbances that identified by pulses of different polarity are drawn. The switch follows the switch, which is controlled by a blanking signal. This Blanking signal has a control edge that is short before changing the polarity of the input signal lies. The blanking takes place shortly before Occurrence of the disturbances and persists as long until the faults have subsided. this has the consequence that the subsequent amplifier, esp special operational amplifier, no interference from the Input signal are supplied.

Nach einer Weiterbildung der Erfindung ist vorgese hen, daß je nach Stellung des Umschalters der Ver stärker als invertierender oder nicht invertieren der Verstärker arbeitet. Vorzugsweise ist der Ver stärker - wie bereits erwähnt - als Operationsver stärker ausgebildet. Für die Realisierung des Hal tebetriebs des Verstärkers ist vorgesehen, daß wäh rend der Austastung der jeweils vorher vorliegende Arbeitspunkt beibehalten wird. Hierzu ist dem Ver stärker ein Speicherglied, insbesondere eine Kon densatoranordnung, zugeordnet.According to a further development of the invention, it is provided hen that depending on the position of the switch Ver more than inverting or not inverting the amplifier works. Preferably the ver stronger - as already mentioned - than Operationsver more trained. For the realization of the Hal tebetriebs the amplifier is provided that wäh rend blanking the previously existing Working point is maintained. The Ver more a memory element, especially a con capacitor arrangement assigned.

Bei der Ausbildung des Verstärkers als Operations verstärker sind zwei Verstärkereingänge vorgesehen, nämlich ein P-Eingang und ein N-Eingang. An dem P- Eingang und an dem N-Eingang ist jeweils ein Kon densator sowie ein erster Anschluß des jeweiligen Austasters angeschlossen. Die beiden Kondensatoren bilden das genannte Speicherglied. Der jeweils an dere, zweite Anschluß des jeweiligen Austasters ist an den Bockpol des jeweils zugehörigen Umschalters angeschlossen. Die verbleibenden Pole des jeweili gen Umschalters sind mit dem Eingangssignal (Meßsi gnal) verbunden.When designing the amplifier as operations two amplifier inputs are provided, namely a P input and an N input. On the P- There is a con at the input and at the N input capacitor and a first connection of the respective Blanker connected. The two capacitors form the said memory element. The one at whose second connection of the respective blanker is to the fixed pole of the respective switch connected. The remaining poles of the resp switch are with the input signal (Messsi gnal) connected.

Insbesondere ist es vorteilhaft, wenn der Umschal ter und/oder Austaster von Halbleiterschaltern, insbesondere von Transistoren, gebildet ist. Hier für können N-Kanal-, P-Kanal- oder Kombinationen von N-Kanal- und P-Kanal-Transistoren eingesetzt werden.It is particularly advantageous if the shawl ter and / or blanker of semiconductor switches, is formed in particular by transistors. Here for can N-channel, P-channel or combinations used by N-channel and P-channel transistors will.

drawing

Die Erfindung wird im folgenden anhand der Figuren näher erläutert. Es zeigtThe invention is described below with reference to the figures explained in more detail. It shows

Fig. 1 eine Schaltungsanordnung für die Verstär kung und Gleichrichtung eines Eingangssi gnals mit Austastung von Umschaltvorgän gen, Fig. 1 shows a circuit arrangement for the kung Verstär and gnals gen rectifying an Eingangssi with blanking of Umschaltvorgän,

Fig. 2 bis 5 verschiedene Spannungsdiagramme der Schaltung gemäß Fig. 1 und FIGS. 2 to 5 different voltage diagrams of the circuit of Fig. 1 and

Fig. 6 ein weiteres Ausführungsbeispiel einer Schaltungsanordnung. Fig. 6 shows another embodiment of a circuit arrangement.

Description of exemplary embodiments

Die Fig. 1 zeigt ein Ausführungsbeispiel einer Schaltungsanordnung 1. Diese bildet einen synchron gleichrichtenden Verstärker mit Austastung der auf grund der Gleichrichtung erfolgenden Umschaltvor gänge. Der Schaltungsanordnung 1 wird ein Eingangs signal E zugeführt, das über einen Widerstand R1 an die Anschlüsse II sowie I von Umschaltern S1 und S2 angeschlossen ist. Die Umschalter S1 und S2 weisen ferner weitere Anschlüsse I sowie II auf, die an einen Widerstand R2 angeschlossen sind. Der ver bleibende Anschluß des Widerstands R2 steht mit Masse 2 in Verbindung. Die Bockpole III der beiden Umschalter S1 und S2 sind jeweils mit einem ent sprechenden Anschluß IV von Austastern S3 und S4 verbunden. Die verbleibenden Anschlüsse V der Austaster S3 und S4 führen zu einem Verstärker 3, der als Operationsverstärker OP ausgebildet ist. Der mit einem "+" versehene P-Eingang des Operati onsverstärkers OP ist mit dem Anschluß V des Austasters S3 sowie mit einem Kondensator C1 ver bunden. Der andere Anschluß des Kondensators C1 ist an Masse 2 angeschlossen. Der mit "-" bezeichnete N-Eingang des Operationsverstärkers OP steht mit dem Anschluß V des Austasters S4 in Verbindung und ist gleichzeitig an einen Kondensator C2 ange schlossen, dessen anderer Anschluß zum Ausgang 4 des Operationsverstärkers führt und ferner mit ei nem Widerstand R4 verbunden ist, dessen anderer An schluß mit dem Anschluß III des Umschalters S2 be ziehungsweise mit dem Anschluß IV des Austasters S4 verbunden ist. An den Anschluß III des Umschalters S1 beziehungsweise den Anschluß IV des Austasters S3 ist ein Widerstand R3 angeschlossen, dessen an derer Anschluß zu einer Versorgungsspannung U₀ führt, deren weiterer Pol mit Masse 2 verbunden ist. Am Ausgang 4 des Operationsverstärkers OP steht ein Ausgangssignal A zur Verfügung. Die bei den Kondensatoren C1 und C2 bilden ein Speicher glied 5 und arbeiten in Verbindung mit dem Operati onsverstärker OP. Fig. 1 shows an embodiment of a circuit arrangement 1. This forms a synchronously rectifying amplifier with blanking of the switching operations taking place due to the rectification. The circuit arrangement 1 is supplied with an input signal E, which is connected via a resistor R1 to the terminals II and I of switches S1 and S2. The switches S1 and S2 also have further connections I and II, which are connected to a resistor R2. The remaining connection of resistor R2 is connected to ground 2 . The Bockpole III of the two switches S1 and S2 are each connected to a corresponding terminal IV of blankers S3 and S4. The remaining connections V of the blankers S3 and S4 lead to an amplifier 3 , which is designed as an operational amplifier OP. Provided with a "+" P input of the operational amplifier OP is connected to the terminal V of the blanker S3 and to a capacitor C1. The other terminal of capacitor C1 is connected to ground 2 . The designated "-" N input of the operational amplifier OP is connected to the terminal V of the blanker S4 and is simultaneously connected to a capacitor C2, the other terminal leads to the output 4 of the operational amplifier and is also connected to a resistor R4 , whose other circuit is connected to the terminal III of the switch S2 or be connected to the terminal IV of the blanker S4. A resistor R3 is connected to the terminal III of the changeover switch S1 or the terminal IV of the blanker S3, the other end of which leads to a supply voltage U ₀ , the other pole of which is connected to ground 2 . An output signal A is available at the output 4 of the operational amplifier OP. The capacitors C1 and C2 form a memory element 5 and work in conjunction with the operational amplifier OP.

Die beiden Umschalter S1 und S2 werden synchron mittels eines Phasensignals P betätigt. Die beiden Austaster S3 und S4 werden ebenfalls synchron und zwar mittels eines Austastsignals AT betätigt.The two changeover switches S1 and S2 are synchronized actuated by means of a phase signal P. The two Pushbuttons S3 and S4 are also synchronous and operated by a blanking signal AT.

Wenn sich die Umschalter S1 und S2 in einer Stel lung befinden, in der die Anschlüsse II und III miteinander verbunden sind und ferner die Austaster S3 und S4 geschlossen sind, so arbeitet der Opera tionsverstärker OP als nicht invertierender Ver stärker. Dies hat zur Folge, daß das Ausgangssignal A dem Eingangssignal E folgt. Befinden sich die Um schalter S1 und S2 in beliebiger Stellung und sind die Austaster S3 und S4 offen, so arbeitet der Ope rationsverstärker im Halte-Betrieb, wobei die in den Kondensatoren C1 und C2 gespeicherten Werte den Arbeitspunkt festlegen, der kurz vor dem Öffnen der Austaster S3 und S4 vorliegt. Dies hat zur Folge, daß nachfolgende Störungen - auf die nachstehend noch näher eingegangen werden wird - am Eingangsbe reich nicht auf den Ausgang übertragen werden.If the switches S1 and S2 are in a position are located in which the connections II and III are interconnected and the blankers S3 and S4 are closed, that's how Opera works tion amplifier OP as a non-inverting Ver stronger. As a result, the output signal A follows the input signal E. Are the um switches S1 and S2 in any position and are blankers S3 and S4 open, this is how the ope works rations amplifier in hold mode, the in the capacitors C1 and C2 Set the working point just before opening the Blankers S3 and S4 are present. As a consequence, that subsequent disturbances - to the following will be discussed in more detail - at the entrance rich cannot be transferred to the output.

Befinden sich die Umschalter S1 und S2 in der in Fig. 1 dargestellten Stellung, das heißt, sind je weils die Anschlüsse I und III miteinander verbun den und sind die Austaster S3 und S4 geschlossen, so arbeitet der Operationsverstärker OP als inver tierender Verstärker.The switches S1 and S2 are in the position shown in Fig. 1, that is, the connections I and III are each connected to each other and the blankers S3 and S4 are closed, so the operational amplifier OP works as an inverting amplifier.

Anhand der Fig. 2 bis 5 soll die Funktionsweise der Schaltungsanordnung der Fig. 1 näher erläutert werden. In Fig. 2 ist der zeitliche Verlauf eines Eingangssignals E dargestellt. Die Fig. 3 gibt den zeitlichen Verlauf eines zugehörigen Phasensignals P und die Fig. 4 den zeitlichen Verlauf eines zu geordneten Austastsignals AT wieder. Die Fig. 5 zeigt das sich aus dem Eingangssignal E mittels der Schaltungsanordnung 1 ergebende Ausgangssignal A. Mit t ist die Zeitachse gekennzeichnet. Vergleicht man die Fig. 2 und 3, so wird deutlich, daß das Phasensignal P schaltet, wenn ein Polaritätswechsel des Eingangssignals E vorliegt. Dieser Polaritäts wechsel weist Störungen auf, das heißt, es sind Schwingungen mit unterschiedlichen Polaritäten vor handen. Insofern bildet sich ein Polari tätsumschaltbereich, in dem die Schaltflanke des Phasensignals P liegt.The operation of the circuit arrangement of FIG. 1 will be explained in more detail with reference to FIGS. 2 to 5. In FIG. 2, the time characteristic of an input signal E is shown. FIG. 3 shows the time profile of an associated phase signal P and FIG. 4 shows the time profile of an associated blanking signal AT. FIG. 5 shows the resulting from the input signal E by means of the circuit arrangement 1 output signal A. With t the time axis is labeled. Comparing FIGS . 2 and 3, it is clear that the phase signal P switches when there is a change in polarity of the input signal E. This change in polarity has disturbances, which means that there are vibrations with different polarities. In this respect, a polarity switching range is formed, in which the switching edge of the phase signal P lies.

Vergleicht man den zeitlichen Verlauf des Austast signals AT mit den Signalverläufen der Fig. 2 und 3, so ist erkennbar, daß die als Rechteckim pulse vorliegende Spannung des Austastsignals eine Impulsbreite aufweist, die größer als der Störbe reich (Polaritätswechselbereich) des Eingangssi gnals E ist. Die positive Flanke des entsprechenden Impulses des Austastsignals AT steht bereits an, bevor die Störungen des Eingangssignals E auftre ten. Die negative Flanke des Austastsignals AT tritt demgegenüber entsprechend erst auf, wenn die Störungen des Eingangssignals E abgeklungen sind und bereits der Polaritätswechsel stattgefunden hat.Comparing the temporal profile of the blanking signal AT with the waveforms of FIGS. 2 and 3, it can be seen that the voltage of the blanking signal as rectangular pulse has a pulse width that is greater than the Störbe rich (polarity change range) of the input signal E. . The positive edge of the corresponding pulse of the blanking signal AT is pending before the interference of the input signal E occurs. In contrast, the negative edge of the blanking signal AT only occurs accordingly when the interference of the input signal E has subsided and the polarity has already changed.

Betrachtet man das sich ergebende Ausgangssignal A gemäß Fig. 5, so steigt dies entsprechend dem Ver stärkungsfaktor des Operationsverstärker OP wie die Eingangsspannung E an, bis zum Zeitpunkt t1 das Austastsignal AT schaltet, wobei die Austaster S3 und S4 ausgeschaltet werden. Bis zum Zeitpunkt t1 befinden sich die Umschalter S1 und S2 in einer Stellung, in der die Anschlüsse II und III mitein ander verbunden sind, so daß der Operations verstärker OP im nicht invertierenden Betrieb ar beitet. Kurz nach dem Auftreten des Zeitpunkts t1 erfolgt bei der Eingangsspannung E ein Polaritäts wechsel, der mit entsprechenden Störungen, nämlich Spannungsspitzen unterschiedlicher Polarität, ver bunden ist. Dieser Störbereich ist zum Zeitpunkt t2 abgeklungen. Hier liegt auch die negative Flanke des entsprechenden Impulses des Austastsignals AT. Zwischen den Zeitpunkten t1 und t2 findet - zum Zeitpunkt t3 - ein Sprung im Phasensignal P statt. Dies bedeutet, daß die Umschalter S1 und S2 umge schaltet werden, wobei nach der Umschaltung die An schlüsse I und III miteinander verbunden sind. Das hat zur Folge, daß der Operationsverstärker OP in vertierend arbeitet, so daß sich insgesamt eine Gleichrichtung des Eingangssignals E am Ausgang 4 des Operationsverstärkers OP einstellt. Nach dem Zeitpunkt t2 folgt also mit entsprechend negativem Verstärkungsfaktor das Ausgangssignal A wiederum dem Eingangssignal E. In dem Zeitraum zwischen den Zeitpunkten t1 und t2 erfolgt ein Halte-Betrieb des Operationsverstärkers OP. Es wird der Wert am Aus gang 4 des Operationsverstärkers OP gehalten, der im Moment des Ausschaltens durch die Austaster S3 und S4 vorhanden war. Dieser Haltebetrieb ist auf grund der Kondensatoren C1 und C2 möglich, die so mit als Speicher wirken.Considering the resulting output signal A of FIG. 5, it rises in accordance with the Ver amplification factor of the operational amplifier OP as the input voltage E, until at time t1 the blanking signal AT switches, wherein the blanker be turned S3 and S4. Up to the time t1, the changeover switches S1 and S2 are in a position in which the connections II and III are connected to one another, so that the operational amplifier OP works in non-inverting mode. Shortly after the occurrence of the instant t1, a polarity change takes place at the input voltage E, which is associated with corresponding disturbances, namely voltage peaks of different polarity. This interference area subsided at time t2. Here is also the negative edge of the corresponding pulse of the blanking signal AT. A jump in the phase signal P takes place between the times t1 and t2 - at the time t3. This means that the switches S1 and S2 are switched, the connections I and III being connected to one another after the switchover. The result of this is that the operational amplifier OP operates in a vertical manner, so that overall a rectification of the input signal E at the output 4 of the operational amplifier OP occurs. After time t2, output signal A in turn follows input signal E with a correspondingly negative amplification factor. The operational amplifier OP is held in the period between times t1 and t2. The value at output 4 of the operational amplifier OP is maintained, which was present at the moment of switching off by the switches S3 and S4. This hold mode is possible due to the capacitors C1 and C2, which also act as a memory.

Die Widerstände R1 und R2 sowie R3 und R4 sind vor zugsweise jeweils mit dem gleichen Widerstandswert versehen. Die Verstärkung der Schaltungsanordnung ergibt sich dann aus dem Widerstandsverhältnis R3 zu R1. Da auch die Umschalter S1 und S2 im ge schlossenen Zustand einen - wenn auch geringen - Wi derstand aufweisen, der sich jeweils zu R1 bezie hungsweise R2 addiert, ist für einen möglichst kleinen Einfluß dieses Einschaltwiderstandes ein Umschalter zu wählen, der möglichst niederohmig ist. The resistors R1 and R2 as well as R3 and R4 are before preferably with the same resistance value Mistake. The amplification of the circuit arrangement then results from the resistance ratio R3 to R1. Since the switches S1 and S2 in ge closed state a - albeit minor - Wi have the level that relates to R1 For example, adding R2 is possible for one small influence of this on resistance Switch to choose the lowest possible is.

Die Fig. 6 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung 1, die ähnlich dem Aus führungsbeispiel der Fig. 1 ausgebildet ist. Auf die entsprechende Beschreibung wird daher verwie sen. Unterschiedlich zum Ausführungsbeispiel der Fig. 1 ist lediglich, daß zum Widerstand R3 ein Schalter S5 und zum Widerstand R4 ein Schalter S6 in Reihe liegt. Die Dimensionierung erfolgt vor zugsweise derart, daß die Widerstände R3 bezie hungsweise R4 ein Vielfaches des Wertes der Wider stände R1 beziehungsweise R2 haben und daß die Durchgangswiderstände der Schalter S5 und S6 je weils einen entsprechend vielfachen Wert der Durch gangswiderstände der Umschalter S1 und S2 haben. Während des Betriebes bleiben die Schalter S5 und S6 geschlossen. Aufgrund der geschilderten Ausbil dung wird der Fehler wegen des endlichen Durch gangswiderstandes der Umschalter S1 und S2 kompen siert. Fig. 6 shows a further embodiment of a circuit arrangement 1 , which is similar to the exemplary embodiment from FIG. 1. Reference is therefore made to the corresponding description. The only difference from the exemplary embodiment in FIG. 1 is that a switch S5 is connected to the resistor R3 and a switch S6 is connected in series to the resistor R4. The dimensioning is preferably done in such a way that the resistors R3 and R4 respectively have a multiple of the value of the resistors R1 and R2 and that the contact resistances of the switches S5 and S6 each have a correspondingly multiple value of the volume resistances of the switches S1 and S2. S5 and S6 remain closed during operation. Due to the training described, the error due to the finite volume resistance of the switches S1 and S2 is compensated.

Dies sei nachstehend genauer erläutert: Betrachtet man die Schaltung der Fig. 6 ohne die Schalter S5 und S6, so müssen folgende Terme sehr genau im Verhältnis zueinander stehen, um eine genaue Ver stärkung zu erzielen:This is explained in more detail below: If one considers the circuit of FIG. 6 without the switches S5 and S6, the following terms must be very precisely in relation to one another in order to achieve an accurate amplification:

Mit R_on ist der Durchgangswiderstand desjenigen Schalters bezeichnet, der in Klammern genannt ist. Die relativen Fehler der Widerstände R1 und R3 sind in integrierten Schaltungen sehr klein. Das Ver hältnis R3 : R1 ist damit sehr genau. Stören tut insofern nur der Einfluß von R_on (S1) und R_on (S2). R _on denotes the volume resistance of the switch that is named in brackets. The relative errors of the resistors R1 and R3 are very small in integrated circuits. The ratio R3: R1 is therefore very precise. In this respect, only the influence of R _on (S1) and R _on (S2) disturbs.

Werden nun - gemäß der Schaltung der Fig. 6 - die Schalter S5 und S6 eingefügt, so ergibt sich statt des TermsIf - according to the circuit in FIG. 6 - the switches S5 and S6 are inserted, the result is instead of the term

der Term:the term:

Da auch das Verhältnis R_on (S5):R_on (S1) sehr genau ist, kann die BeziehungSince the ratio R _on (S5): R _on (S1) is also very precise, the relationship can

insbesondere im Falle integrierter Schaltungen sehr genau realisiert werden, da von der Gültigkeit fol gender Beziehung ausgegangen werden kann:especially in the case of integrated circuits can be realized exactly, since fol gender relationship can be assumed:

Die Umschalter S1 und S2 sowie die Austaster S3 und S4 können durch N-Kanal-, P-Kanal- oder die Kombination von N-Kanal- und P-Kanal-Transistoren realisiert werden. Die Schalter S5 und S6 können als MOS-Transistoren ausgebildet sein.The switches S1 and S2 as well as the blankers S3 and S4 can be through N-channel, P-channel or Combination of N-channel and P-channel transistors will be realized. Switches S5 and S6 can be designed as MOS transistors.

Aufgrund der erfindungsgemäßen Ausgestaltung liegen an den Eingängen des Operationsverstärkers OP keine schnellen Störimpulse an. Es kann daher auf einen schnellen Operationsverstärker verzichtet werden. Da die Einschaltwiderstände (Durchgangswiderstände) der Umschalter S1 und S2 klein sein sollen, ist bei einer Realisierung mit MOS-Transistoren ein starkes "clock-feed-through" zu erwarten. Bei den vorlie genden Schaltungen gemäß der Fig. 1 und 6 werden auch diese Störimpulse ausgeblendet. Das "clock- feed-through" der Austaster S3, S4 auf die vorzugs weise hochohmigen Eingänge des Operationsverstär kers OP kann deutlich reduziert werden, wenn man für die Austaster S3 und S4 hochohmigere MOS-Tran sistoren verwendet.Because of the configuration according to the invention, there are no fast interference pulses at the inputs of the operational amplifier OP. A fast operational amplifier can therefore be dispensed with. Since the switch-on resistances (volume resistances) of the changeover switches S1 and S2 should be small, a strong "clock feed-through" can be expected when implemented with MOS transistors. In the vorlie circuits according to FIGS . 1 and 6, these interference pulses are also hidden. The "clock feed-through" of the blankers S3, S4 to the preferred high-impedance inputs of the operational amplifier OP can be significantly reduced if higher-impedance MOS transistors are used for the blankers S3 and S4.

Die Schaltungsanordnungen der Fig. 1 und 6 zei gen, daß eine synchrongleichrichtende Verstärkungs funktion und auch eine Abtast-Halte-Funktion je weils nur mit einem Operationsverstärker OP durch geführt wird.The circuit arrangements of FIGS . 1 and 6 show that a synchronous rectifying amplification function and also a sample-and-hold function are each performed only with an operational amplifier OP.

Claims

1. Circuit arrangement for the amplification and rectification of an input signal with changing polarity and with a sample-and-hold circuit for blanking out switching operations which follow a change in polarity, with an amplifier and a switch performing the rectification, and with one of the sample-and-hold switches. Circuit (sample and hold circuit) belonging to blanker, characterized in that blanker (S3, S4) and changeover switch (S1, S2) are arranged in the input circuit of the amplifier ( 3 ).

2. Circuit arrangement according to claim 1, characterized in that the blanker (S3, S4) between the switch (S1, S2) and amplifier ( 3 ) is arranged.

3. Circuit arrangement according to one of the preceding the claims, characterized in that the order switch (S1, S2) of one of one polarity Change of the input signal (E) dependent phases signal (P) is controlled.

4. Circuit arrangement according to one of the preceding the claims, characterized in that the Blankers (S3, S4) from a blanking signal (AT) ge is controlled, which has a first control edge, the shortly before a polarity change of the input signals (E).

5. Circuit arrangement according to one of the preceding the claims, characterized in that the Blanking signal (AT) on a second control edge points that the Austaster (S3, S4) shortly after one Reverse priority change.

6. Circuit arrangement according to one of the preceding claims, characterized in that, depending on the position of the switch (S1, S2), the amplifier ( 3 ) works as an inverting or non-inverting Ver stronger.

7. Circuit arrangement according to one of the preceding claims, characterized in that the United stronger ( 3 ) as an operational amplifier (OP) is ausgebil det.

8. Circuit arrangement according to one of the preceding claims, characterized in that with ge open button (S3, S4) and any position of the switch (S1, S2) the amplifier ( 3 ) works in Hal tebetrieb, the current operating point of the amplifier ( 3 ) is maintained.

9. Circuit arrangement according to one of the preceding claims, characterized in that a memory element ( 5 ), in particular a capacitor arrangement, is associated with the amplifier ( 3 ) for realizing the holding operation.

10. Circuit arrangement according to one of the preceding the claims, characterized in that the Ope ration amplifier (OP) two inputs, namely one P input and an N input, and that at one condenser each for the P input and the N input sator (C1, C2) and a first connection (V) of each because blanker (S3, S4) is connected.

11. Circuit arrangement according to claim 10, characterized in that the capacitor (C2) is connected with its one connection to the N input and with its connection to the output ( 4 ) of the operational amplifier (OP) and that the capacitor (C1) with its one connection to the P input and with its other connection to a supply voltage source (U _o ), in particular with ground ( 2 ).

12. Circuit arrangement according to one of the preceding the claims, characterized in that the dere, second connection (IV) of the respective exchange sters (S3, S4) to the trestle pole (III) of each associated switch (S1, S2) is connected.

13. Circuit arrangement according to one of the preceding the claims, characterized in that the order switch (S1, S2) and / or the switch (S3, S4) from Semiconductor switches, in particular transistors, preferably MOS transistors.