DE4126850B4

DE4126850B4 - Circuit arrangement for adapting data bus controllers to a balanced bus line

Info

Publication number: DE4126850B4
Application number: DE19914126850
Authority: DE
Inventors: Bernhard Rall
Original assignee: DaimlerChrysler AG
Current assignee: Mercedes Benz Group AG
Priority date: 1991-08-14
Filing date: 1991-08-14
Publication date: 2004-11-18
Anticipated expiration: 2011-08-15
Also published as: DE4126850A1

Abstract

Schaltungsanordnung zur Anpassung eines Datenbus-Controller-Bausteins an eine symmetrische Busleitung, insbesondere nach dem CAN-Bussystem gekennzeichnet durch, eine in den Sendesignalweg vom Controller-Baustein zur Bus-Leitung eingefügte querkapazitätsarme Reaktanz mit steuerbar veränderlichem Induktivitätswert und durch eine Steuerschaltung zur zeitlichen Veränderung der auf den Sendesignalstrom wirkenden Induktivität abhängig von Signalflanken des Sendesignals.circuitry for adapting a data bus controller module to a balanced bus line, in particular according to the CAN bus system through, one in the Sendesignalweg from the controller block to the bus line pasted cross-capacitance Reactance with controllable variable inductance and by a timing change control circuit the inductance acting on the transmission signal current depends on Signal edges of the transmission signal.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Anpassung von Datenbuscontrollern an eine symmetrische Busleitung.The The invention relates to a circuit arrangement for adapting data bus controllers to a balanced bus line.

Als Beispiel und bevorzugter Anwendungsfall ist Bezug genommen auf das in der Automobilindustrie verwendete CAN-BUS-Verfahren und dort insbesondere auf die mit den Eigenschaften der Anpassungshardware, der sogenannten "physical layer", zusammenhängenden Fragen.As Example and preferred application is with reference to used in the automotive industry CAN-BUS method and there in particular on those related to the properties of the adaptation hardware, the so-called "physical layer" Ask.

Zum Austausch von Informationen zwischen verschiedenen datenverarbeitenden Stationen ist das Prinzip der adressierten Übermittlung über eine bidirektionale Sammelschiene (einer sog. Busleitung) innerhalb von Rechnern oder in lokalen Netzen (CAN-local area networks) seit langem bekannt. Die Automobilindustrie setzt immer mehr Intelligenz in ihre Aggregate ein und sieht vor, Bussysteme einzusetzen, um umfangreiche Kabelbäume zu reduzieren. Ein dafür eigens entwickeltes System, das CAN-BUS-System (CAN = Controller Area Network) ist z.B. in ELRAD 1991, Heft 1, 46 Seiten 42–46 beschrieben. Herzstück für die Protokollabwicklung dieses Systems ist ein integrierter Controllerbaustein mit Schaltzeiten von typischerweise 10ns.To the Exchange of information between different data processing companies Stations is the principle of addressed transmission over a bidirectional Busbar (a so-called bus line) within computers or in local networks (CAN-local area networks) has long been known. The automotive industry is putting more and more intelligence into their engines and plans to use bus systems to reduce extensive wiring harnesses. One for that Specially developed system, the CAN-BUS system (CAN = Controller Area Network) is e.g. in ELRAD 1991, Issue 1, 46 pages 42-46. heart for the Protocol processing of this system is an integrated controller module with switching times of typically 10ns.

Während die Übertragung der impulscodierten Daten über die in Automobilanwendungen auftretenden Leitungslängen ohne nennenswerte Verzerrung der Impulsflanken möglich ist, ergibt sich aber ein hoher Störstrahlungspegel, der zu starker Hochfrequenzstrahlung insbesondere an eine fahrzeugeigene Autoantenne führt.While the transfer the pulse coded data about the line lengths occurring in automotive applications without significant distortion of the pulse edges is possible, but there is a high interference radiation level, the excessive high-frequency radiation in particular to an on-board Car antenna leads.

Der Fachbeitrag "Schnittstellenfilter für Daten- und Signalleitungen" inder DE-FZ "Siemens-Zeitschrift 51 (1977), H. 8, S. 620–624 behandelt Schnittstellenfilter mit in eine Mehrzahl von Signalpfaden seriell eingefügten Induktivitäten, welche miteinander flußverkettet sind und in Bezug aufeinander als stromkompensierte Drosseln wirken. Des weiteren ist dort die damit erzielbare Dämpfung im Spektralbereich veranschaulicht.Of the Specialist article "Interface filter for data and signal lines "inder DE-FZ "Siemens magazine 51 (1977), H. 8, p. 620-624 treats interface filters with in a plurality of signal paths inserted serially inductors, which are flux linked together are and act as common mode chokes with respect to each other. Furthermore, the achievable attenuation in the spectral range is illustrated there.

Im Fachbuch "Digitale Schaltungen und Schaltkreise", erschienen im Dr. Alfred Hüthig Verlag Heidelberg, 1982, S. 415–420 behandelt Maßnahmen zur Unterdrückung von elektromagnetischen Stör-Emmissionen insbesondere im Hinblick auf das topologische Design von digitalen Schaltungen und Schaltkreisen, d. h. im Sinne einer Minimierung der von der praktischen Realisierung von digitalen Schaltungen und/oder Schaltkreisen ausgehenden Störungen.in the Textbook "Digital Circuits and Circuits ", appeared in the Dr. Alfred Huthig Verlag Heidelberg, 1982, p. 415-420 treats measures for suppression of electromagnetic interference emissions especially with regard to the topological design of digital circuits and circuits, d. H. in the sense of minimizing the of practical realization of digital circuits and / or circuits outgoing errors.

In „Der Elektroniker", Nr. 3, März 1991, Hans-Wilhelm Wolff: „CAN-Bussystem hoher Zuverlässigkeit", ist ein CAN-Transceiver zur Anpassung eines Datenbus-Controller-Bausteins an eine symmetrische Busleitung bekannt. Es wird dort auf den Seiten 9–11 auch die Störung des Gesamtsystems thematisiert und es werden Maßnahmen zur Erhöhung der Störfestigkeit von Transceivern angesprochen.In "Der Elektroniker", No. 3, March 1991, Hans-Wilhelm Wolff: "CAN bus system high reliability ", is a CAN transceiver for adapting a Data bus controller block known to a balanced bus. It will be there on pages 9-11 also the disorder of the overall system and measures are taken to increase the immunity addressed by transceivers.

Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, eine Schaltungsanordnung der einleitend genannten Art anzugeben, welche die vorbeschriebenen Nachteile vermeidet.Of the The present invention is based on the object, a circuit arrangement specify the type mentioned in the introduction, which the above-described Disadvantages avoids.

Erfindungsgemäße Lösungen sind in den Patentansprüchen beschrieben. Die Unteransprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.Inventive solutions are in the claims described. The subclaims contain advantageous embodiments and modifications of the invention.

Wesentlich an der Erfindung ist die Verringerung der Oberwellenanteile der auf dem Bus geführten Signale und gegebenenfalls die Berücksichtigung der in den dafür eingesetzten Mitteln entstehenden Laufzeitverzögerung der für die Bus- Überwachung ausgewerteten Signale. Durch die Erfindung wird gleichzeitig auch die Störung durch externe Hochfrequenzeinstreuungen vermindert.Essential to the invention, the reduction of the harmonic components of the guided on the bus Signals and, if necessary, the consideration of those used in the Means resulting delay propagation of the evaluated signals for the bus monitoring. At the same time, the disturbance is also accompanied by the invention external high-frequency interference reduced.

Die Erfindung ist nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Abbildungen noch eingehend erläutert. Dabei zeigtThe The invention is based on exemplary embodiments with reference explained in detail on the pictures. It shows

1 die Anschaltung eines BUS-Controller-Bausteins an eine symmetrische BUS-Leitung 1 the connection of a BUS controller module to a balanced BUS line

2 die Prinzipschaltung einer ersten Variante der Erfindung 2 the basic circuit of a first variant of the invention

3 Zeitdiagramme von Signalspannungen für eine Schaltung nach 2 3 Timing diagrams of signal voltages for a circuit after 2

4 eine Ausführungsform der Schaltung nach 2 4 an embodiment of the circuit according to 2

5 die Prinzipschaltung einer zweiten Variante der Erfindung 5 the basic circuit of a second variant of the invention

6 Einzelheiten der Steuerschaltung aus 5 6 Details of the control circuit 5

7 den Zeitverlauf von in der Schaltung nach 5 oder 6 auftretenden Signalen 7 the time course of in the circuit after 5 or 6 occurring signals

8 einen Querschnitt durch eine geschirmte Zweidrahtleitung 8th a cross section through a shielded two-wire line

9A einen BUS-Abschluß zur Erhöhung des empfangsseitigen Störabstands 9A a bus termination to increase the receiving side signal to noise ratio

9B ein Ersatzschaltbild für 9A 9B an equivalent circuit diagram for 9A

Bei der in 1 skizzierten CAN-BUS-Anordnung bilden die parallelen Doppelleitungen CANH, CANL die die mehreren Endstellen verbindende BUS-Leitung die durch Widerstände RL abgeschlossen ist.At the in 1 sketched CAN-BUS arrangement form the parallel double lines CANH, CANL connecting the several terminals BUS line which is terminated by resistors RL.

Die mehreren Endstellen weisen im wesentlichen jeweils einen BUS-Controller-Baustein C1, C2, ... Cn und eine BUS-Anschalte-Elektronik auf. Diese wiederum enthält jeweils an den Sendeausgängen Tx des Controller-Bausteins angeordnete Treibertransistoren T1, T2 und Anschlußwiderstände R1, R2 und ein die Empfangsparameter an den hochohmigen Eingängen Rx und die Pegel im Ruhezustand des BUS-Systems festliegendes Widerstandsnetzwerk R3, R4, R5, R6, R7.The several terminals essentially each have a bus controller module C1, C2, ... Cn and a BUS connection electronics on. This in turn contains each at the transmission outputs Tx the driver module arranged driver transistors T1, T2 and terminal resistors R1, R2 and one of the reception parameters at the high-impedance inputs Rx and the levels in the idle state of the BUS system fixed resistor network R3, R4, R5, R6, R7.

Ein sendender Controller-Baustein kann entweder ein rezessives Bit (z.B. logisch "1") oder ein dominantes Bit (z.B. logisch "0") abgeben. Für ein rezessives Bit sind ebenso wie bei einem nicht sendenden Controller beide Treibertransistoren gesperrt. Für ein dominantes Bit im Sendesignal werden beide Treibertransistoren durch entsprechende Ansteuerung an Tx geöffnet und ein Strom wird in die Busleitung eingespeist. Im Ruhezustand, d.h. bei Abwesenheit eines dominanten Bits, sind bei RL << R5, R6 die Pegel auf beiden Leitungen CANH und CANL weitgehend gleich und im wesentlichen durch R5 und R6 festgelegt.On sending controller block can either have a recessive bit (e.g. logical "1") or a dominant one Output bit (e.g., logic "0"). For a recessive As with a non-sending controller, bits are both driver transistors blocked. For a dominant bit in the transmit signal will be both driver transistors opened by appropriate control to Tx and a stream is in the bus line is fed. At rest, i. in the absence of a dominant bit are at RL << R5, R6 the levels on both lines CANH and CANL largely the same and essentially defined by R5 and R6.

Bei Stromeinspeisung durch einen Controller-Baustein Ci entsprechend einem dominanten Bit in einem Sendesignal fließt dieser Strom durch RL und bewirkt dort einen Span nungsabfall, der zu einer Pegeldifferenz zwischen den Leitungen CANH und CANL führt. Über die Widerstände R3 und R4 liegt diese Pegeldifferenz auch an den Empfangseingängen Rx aller Controller und wird dort detektiert. Insbesondere wird auch bei einem sendenden Controller gleichzeitig am eigenen Empfängereingang das Signal auf dem BUS überwacht (Monitoring) und intern mit dem Sendesignal verglichen. Taucht auf dem BUS ein dominantes Signal auf, das nicht der eigene Sender ausgesandt hat, wird dies so interpretiert, daß ein prioritätsstärkerer Sender gleichzeitig Zugriff auf den BUS sucht. In einem solchen Konfliktfall schaltet sich der Sender des prioritätsschwächeren Busteilnehmers, der weniger führende dominante Bits in seiner Kennung hat, wieder ab (Arbitration).at Power supply by a controller module Ci accordingly a dominant bit in a transmit signal, this current flows through RL and causes there a voltage drop, which leads to a level difference between the CANH and CANL lines. About the resistors R3 and R4 is this level difference also at the receiving inputs Rx all controllers and is detected there. In particular, too at a sending controller at the same time at its own receiver input monitors the signal on the BUS (Monitoring) and compared internally with the transmission signal. Turn up the BUS a dominant signal that does not send its own transmitter this is interpreted to mean that a higher priority transmitter simultaneously seeks access to the BUS. In such a conflict case switches the sender of the priority weaker bus participant, the less leading one has dominant bits in its identifier, again (arbitration).

Für den internen Vergleich zwischen eigenem Sendesignal und auf dem BUS vorhandenen Signal sind die Signallaufzeiten an Ausgang und Eingang der Controller sowie auf der BUS-Leitung zu berücksichtigen, z.B. durch angepaßte Wahl eines Abtastzeitpunktes.For the internal Comparison between own transmission signal and existing on the BUS Signal are the signal propagation times at the output and input of the controller as well as on the BUS line, e.g. by adapted Selection of a sampling time.

Die auf der BUS-Leitung übertragenen digitalen Impulse haben bei dem CAN-BUS-System weitgehend Rechteckform und somit hohe Oberwellenanteile, die bei einer durch das Bussystem selbst bedingten endlichen Flankenanstiegszeit von z.B. 10ns nur gering bedämpft sind. Zwar ist die Abstrahlung durch den symmetrischen Aufbau der BUS-Leitungen reduziert, diese reduzierende Wirkung wird aber hauptsächlich bei niederen Frequenzen wirksam, während die Abstrahlung für höhere Frequenzen eher zunimmt.The transmitted on the BUS line Digital pulses have a largely rectangular shape in the CAN-BUS system and thus high harmonic components, which at one through the bus system self-conditional finite edge rise time of e.g. 10ns only low attenuation are. Although the radiation is due to the symmetrical structure of BUS lines reduced, but this reducing effect is mainly at low frequencies effective while the radiation for higher Frequencies rather increases.

Eine erste Alternative der Erfindung sieht nun vor, durch Einsatz von Filtern den Oberwellenanteil drastisch zu verringern und evtl. die durch die Filter bewirkten zusätzlichen Signallaufzeiten durch zusätzliche fest eingestellt Auswerteverzögerungen in den Controller-Bausteinen zu berücksichtigen. Die Einstellung einer solchen Auswerteverzögerung ist bei der digitalen Arbeitsweise der Controller-Bausteine mit geringem Aufwand und guter Genauigkeit möglich.A first alternative of the invention now provides, by use of Filter to reduce the harmonic content drastically and possibly the through the filters caused additional Signal transit times by additional permanently set evaluation delays to be considered in the controller blocks. The attitude such an evaluation delay is in the digital operation of the controller blocks with low effort and good accuracy possible.

In 2 ist eine prinzipielle Anordnung nach der Erfindung skizziert. In die Sendeleitung zwischen dem Ausgang Tx des Controller-Bausteins C und der BUS-Leitung ist ein erstes Filter F1 und in die Empfangsleitung zwischen BUS und Empfangseingang Rx des Controllers C ein zweites Filter F2 eingefügt. Die Elemente 6 und 7 dienen lediglich zur Anpassung und sind dem Fachmann geläufig. Mit 1, 2 und 3 sind die an den verschiedenen Punkten der Anordnung auftretenden Siganlformen, die in 3 als Signalspannungsverläufe U qualitativ über der Zeit t aufgetragen sind, bezeichnet.In 2 is outlined a basic arrangement according to the invention. In the transmission line between the output Tx of the controller chip C and the BUS line, a first filter F1 and in the receiving line between the bus and the receiving input Rx of the controller C, a second filter F2 is inserted. The Elements 6 and 7 are only for adaptation and are familiar to the expert. With 1 . 2 and 3 are the signal forms occurring at the various points of the arrangement, which are in 3 are plotted as signal voltage curves U qualitatively over the time t.

Als Beispiel für die Filter F1, F2 können z.B. Übertragungssysteme mit einem gegen Störungen durch weißes Rauschen besonders vorteilhaften Übertragungsmaß A(ω) = e–(ωτ/2)2 (ω = Signalkreisfrequenz, τ = Filter-Zeitkonstante) und einer Stoßantwort f(t) = e–(t/τ)2 angenommen werden. Filter dieser Art werden wegen des Verlaufs der Stoßantwort auch als Glockenfilter bezeichnet.As an example of the filters F1, F2, for example, transmission systems with a particularly advantageous against interference by white noise transmission A (ω) = e - (ωτ / 2) 2 (ω = signal frequency, τ = filter time constant) and an impulse response f (t) = e - (t / τ) 2 be accepted. Filters of this type are also referred to as a bell filter because of the course of the impulse response.

Das am Ausgang Tx des Controller-Bausteins C abgegebene quasi rechteckförmige Signal 1 mit steiler Anstiegsflanke wird durch das erste Filter F1 entsprechend dessen Sprungantwort in das Signal 2 auf der BUS-Leitung umgeformt, welches wiederum auf dem Weg zum Empfängereingang Rx nach Durchlaufen des zweiten Filters F2 als Signal 3 mit weiter abgeflachter Anstiegsflanke am Empfängereingang erscheint. Für ein Filter mit einer als Beispiel angenommenen Zeitkonstante von s = 70ns ist t1 ≈ t2 = 140ns und die Flankenanstiegszeit (5% bis 95% U_o) t3 ≈ 220 ns. Für eine übliche Zeitdauer von t_B = 1μs dürfte t3 maximal 880 ns lang sein, ohne daß ein zeitliches Übersprechen entsteht. Dies entspricht dann einer Filter-Zeitkonstante von 280ns. Gegenüber dem Spektrum einer Rechteckschwingung von 500kHz bewirkt ein derart dimensioniertes ideales Glockenfilter bereits bei 6Mhz eine Dämpfung von –46dB. Solche Werte sind gut ausreichend, da bis 20MHz die Busleitung noch als hinreichend symmetrisch und damit ihre Abstrahlung bzw. ihre Störaufnahme als gering angesehen werden kann.The output at the output Tx of the controller chip C quasi-rectangular signal 1 with a steep rising edge is through the first filter F1 corresponding to the step response in the signal 2 reshaped on the BUS line, which like in turn, on the way to the receiver input Rx after passing through the second filter F2 as a signal 3 with flattened rising edge at the receiver input appears. For a filter with an assumed time constant of s = 70ns, t1 ≈ t2 = 140ns and the edge rise time (5% to 95% U _o ) t3 ≈ 220 ns. For a common time period of t _B = 1μs t3 should be a maximum of 880 ns long, without causing a temporal crosstalk. This then corresponds to a filter time constant of 280ns. Compared to the spectrum of a square wave of 500 kHz, such a dimensioned ideal bell filter at -6 dB already produces an attenuation of -46 dB. Such values are good enough, since the bus line is still sufficiently symmetrical up to 20 MHz, and thus its radiation or interference reception can be regarded as low.

Die in 4 skizzierte Schaltungsanordnung zeigt eine vorteilhafte Ausführung der prinzipiellen Anordnung nach 2, bei welchem die Filter F1 und F2 in an sich bekannter Weise aus Längsinduktivitäten und Querkapazitäten aufgebaut sind. Transistoren T11, T12, T31, T32 und Impedanzen R33 bilden die Anpaßverstärker 7 der 2. Die Ausführung und Dimensionierung im Einzelfall ist dem Fachmann geläufig. Die Anpaßverstärker sind vor allem zur Ent kopplung der Filterquerkapazitäten von der Busleitung notwendig.In the 4 sketched circuit arrangement shows an advantageous embodiment of the basic arrangement 2 in which the filters F1 and F2 are constructed in a manner known per se from longitudinal inductances and transverse capacitances. Transistors T11, T12, T31, T32 and impedances R33 form the matching amplifiers 7 of the 2 , The design and dimensioning in individual cases is familiar to the expert. The matching amplifiers are necessary, above all, for decoupling the filter cross capacitances from the bus line.

Für ein Signal von einem beliebigen Sender zu einem beliebigen Empfänger sind neben den festen Laufzeiten in Sender- und Empfängerschaltungen des Controller-Bausteins C bei Schaltungsanordnungen der in 2 und 4 skizzierten Art jeweils noch die festen Filterlaufzeiten und die unterschiedlichen Signallaufzeiten auf der Busleitung zu berücksichtigen. Solange die Buslaufzeiten klein sind gegen die Bitdauer, brauchen diese wie z.B. bei dem bisher gebräuchlichen CAN-BUS-System nicht im einzelnen berücksichtigt werden. Bei einer Bitdauer von mindestens 1μs und Buslaufzeiten von ca. 5ns/m ist diese Voraussetzung bei den in Automobilanwendungen üblichen Busleitungslängen erfüllt. Da die durch die eingefügten Filter F1 und F2 verursachten Signallaufzeiten für alle Signalverbindungen einschließlich der Monitorverbindung gleich sind, braucht gegenüber dem bisher gebräuchlichen Konzept z.B. beim CAN-BUS-System nur im Controllerbaustein eine entsprechend lange Verzögerungszeit (V) für den Vergleich von Sende- und Empfangssignal berücksichtigt zu werden. Dies ist insbesondere in Bausteinen mit zumindest teilweise digitaler Signalverarbeitung besonders einfach zu bewerkstelligen. Die Prioritätserkennung durch bitweise Arbitration funktioniert dann wie gewohnt.For a signal from any transmitter to any receiver are in addition to the fixed delays in transmitter and receiver circuits of the controller chip C in circuit arrangements of in 2 and 4 sketched in each case still the fixed filter run times and the different signal propagation delays on the bus line to be considered. As long as the bus run times are small compared to the bit duration, they need not be taken into account in detail, as in the case of the previously used CAN-BUS system. With a bit duration of at least 1 μs and bus delays of approx. 5ns / m, this requirement is fulfilled for the bus cable lengths customary in automotive applications. Since the signal propagation times caused by the inserted filters F1 and F2 are the same for all signal connections including the monitor connection, a correspondingly long delay time (V) for the comparison of transmission and transmission time only needs in the controller module compared with the previously used concept, for example in the CAN-BUS system Received signal to be considered. This is particularly easy to accomplish in building blocks with at least partially digital signal processing. The priority recognition by bitwise arbitration then works as usual.

Der Vorteil der beschriebenen Filterung der Sende- und Empfangssignale läßt sich noch weiter veranschaulichen durch Definition einer Grenzfrequenz, bei welcher z.B. A(ω) = 0,1 sein soll, und Vergleich der so ermittelten Grenzfrequenzen, die dann für das ungefilterte Rechtecksignal mit 1μs Bitdauer bei ca. 97MHz, für dasselbe durch ein ideales Glockenfilter aus F1 und F2 gefilterte Signal bei 2,2MHz liegt.Of the Advantage of the described filtering of the transmit and receive signals let yourself further illustrate by defining a cutoff frequency, in which e.g. A (ω) = 0.1, and comparison of the thus determined cutoff frequencies, then for the unfiltered square wave signal with 1μs bit duration at about 97MHz, for the same signal filtered by an ideal F1 and F2 bell filter at 2.2MHz.

Wenn die beschriebene Berücksichtigung der Filterlaufzeiten durch eine entsprechend lange interne Verzögerung V im Controller-Baustein C vermieden werden soll, z.B. zur Weiterverwendung bereits vorhandener integrierter Schaltungen der Controllerbausteine, so kann alternativ zur beschriebenen Signalfilterung eine Flankenabflachung des Sendestromsignals vorgenommen werden, was in 7(A) skizziert ist. Dabei ist mit unterbrochener Linie der Zeitverlauf des unbeeinflußten Stromsignals an einem Bit mit einer ansteigenden und einer abfallenden Flanke, mit strichpunktierter Linie der Verlauf bei Einfügen einer einfachen symmetrischen Drossel in die Anschlußleitung und mit durchgezogener Linie der Verlauf gemäß einer bevorzugten Ausführung, die in 5 skizziert ist, eingetragen.If the described consideration of the filter run times is to be avoided by a correspondingly long internal delay V in the controller module C, eg for the further use of already existing integrated circuits of the controller modules, so as a flattening of the transmission current signal can be made as an alternative to the described signal filtering, which 7 (A) outlined. In this case, the dashed line is the time course of the uninfluenced current signal at a bit with a rising and falling edge, with dotted line the course when inserting a simple symmetric throttle in the lead and solid line of the course according to a preferred embodiment, in 5 is sketched, registered.

Da im BUS-System keine Stoßstellen in Form von Querkapazitäten in der Größenordnung von 200–800pF, wie sie für Filter benötigt würden, erlaubt sind, kommt nur eine Reaktanz in Frage, die allein hohe Sendeströme beeinflußt. Die in 5 skizzierte Anordnung enthält in der zweiadrigen Anschlußleitung des Controllerbausteins an die BUS-Leitung eine Drossel 61 mit einer steuerbaren, zeitlich variablen Induktivität bei welcher neben den symmetrischen Wicklungen 611 eine zusätzliche Wicklung 612 vorgesehen ist, die z.B. in einen Stromkreis mit steuerbarer Impedanz liegt, wobei eine Steuerschaltung ST die mit dem Sendesignal synchronisierte Zeitsteuerung der Induktivität vornimmt.Since in the BUS system no joints in the form of cross capacities in the order of 200-800pF, as they would be needed for filters, are allowed, only a reactance in question, which alone affects high transmission currents. In the 5 sketched arrangement contains in the two-wire connection line of the controller module to the bus line a throttle 61 with a controllable, time-varying inductance in which besides the symmetrical windings 611 an additional winding 612 is provided, for example, is in a circuit with controllable impedance, wherein a control circuit ST performs the synchronized with the transmission signal timing of the inductance.

Beispielsweise wird wie in 6 das rechteckförmige Sendesignal (7(B)) der Sendeanschlüsse Tx des Controllerbausteins an einen Signalgenerator G der Steuerschältung 5T angelegt, der daraus ein sägezahnförmiges Steuersignal S wie in 7(C) erzeugt. Dieses sägezahnförmige Signal steuert einen variablen Widerstand W (z.B. MOS-Transistor) in der Weise, daß an einer Signalflanke zu Beginn die maximale Induktivität der Drossel 61 wirksam ist, die mit dem BUS-Widerstand eine für die Bitdauer t_B viel zu große Gesamtzeitkonstante besitzen würde (strichpunktierte Linie in 7(A)). Das sägezahnförmige Steuersignal fällt dann z.B. monoton von seinem Anfangswert So auf einen Endwert Se, wodurch zunehmend eine Zusatzinduktivität 621 dazugeschaltet wird, welche durch Reduktion der wirksamen Induktivität der Drossel 61 die Gesamtzeitkonstante herabsetzt, z.B. auf ein Zehntel des Anfangswerts und einen schnelleren Anstieg des Sendesignalstroms nach 7(C), durchgezogene Linie, bewirkt.For example, as in 6 the rectangular transmission signal ( 7 (B) ) of the transmission connections Tx of the controller module to a signal generator G of the control circuit 5T applied, which from a sawtooth-shaped control signal S as in 7 (C) generated. This sawtooth-shaped signal controls a variable resistor W (eg MOS transistor) in such a way that at a signal edge at the beginning of the maximum inductance of the inductor 61 is effective, which would have a much too large overall time constant for the bit duration t _B with the bus resistor (dot-dash line in 7 (A) ). The sawtooth-shaped control signal then falls, for example monotonically from its initial value So to an end value Se, whereby increasingly an additional inductance 621 is switched, which by reducing the effective inductance of the throttle 61 the overall time constant decreases, for example, to one tenth of the initial value and a faster increase in the transmit signal current 7 (C) , solid line, causes.

Am Ende des Sendeimpulses nach 7(B) ist in der Drossel magnetische Energie gespeichert. Diese wird als Strom durch die Drossel 61 und über die Schutzdioden D1, D2 abgebaut, wobei die Induktivität in entsprechender Weise wie vorstehend beschrieben zeitlich variabel gesteuert wird.At the end of the transmission pulse after 7 (B) is stored in the throttle magnetic energy. This is called current through the choke 61 and degraded via the protective diodes D1, D2, wherein the inductance is controlled variable in time in a corresponding manner as described above.

Durch die zeitlich variabel gesteuerte Induktivität wird für den Sendestrom eine Wirkung ähnlich der Verwendung eines Filters wie in 4 mit geringem Oberwellengehalt des Sendesignals auf der BUS-Leitung erzielt.Due to the variable-time controlled inductance for the transmission current has an effect similar to the use of a filter as in 4 achieved with low harmonic content of the transmission signal on the BUS line.

Diese Wirkung tritt nur für die relativ hohen Sendesignalströme auf. Für die Empfangssignale an den hochohmigen Empfängereingängen Rx ist die Anordnung nach 5, 6 entsprechend den Vorschriften für eine unbelastete BUS-Leitung nicht wirksam. Hochfrequente Gleichtaktstörungen und Gegentaktstörungen gelangen ungeschwächt auf die Empfängereingänge Rx. Gegen Gleichtaktstörungen können bekannte Symmetrierdrosseln in die Anschlußleitungen eingefügt werden.This effect occurs only for the relatively high transmission signal currents. For the received signals at the high-impedance receiver inputs Rx is the arrangement according to 5 . 6 according to the regulations for an unloaded bus line not effective. High-frequency common-mode interference and differential mode interference reach the receiver inputs Rx unattenuated. Against common mode noise known chokes can be inserted into the leads.

Eine störungsarme Signalübertragung über eine Busleitung verlangt eine richtige Dimensionierung dieser Busleitung und ihrer Abschlüsse.A low-noise Signal transmission via a Bus line requires a correct dimensioning of this bus line and their degrees.

Beim Senden wird niederohmig ein Strom in die Busleitung eingespeist, die Empfänger sind alle hochohmig. Deshalb sind auch die in 4 eingezeichneten Filter mit ihrem Querkapazitätenwert über der zulässigen kapazitiven Belastung der Busleitung von z.B. 10pF vom Bus über Anpaßungsverstärker, hier als Transistoren skizziert, entkoppelt. Jeder symmetrische Bus ist grundsätzlich ein Dreileitersystem, nämlich die beiden Busleitungen und die Umgebung, am besten definiert durch den Schirm eines symmetrisch verdrillten und geschirmten Kabels, das bis ca. 10MHz das optimale Übertragungsmedium ist. In 7 ist ein solches Kabel skizziert, wobei mit a und b die verdrillten Innenleiter, mit m der Kabelschirm und mit Cab, Cam und Cbm die zwischen diesen wirksamen Kapazitäten bezeichnet sind.During transmission, a low-impedance current is fed into the bus line, the receivers are all high-impedance. That is why the in 4 plotted filter with their Querkapazitätenwert over the allowable capacitive load of the bus line of eg 10pF from the bus via Anpaßungsverstärker, here outlined as transistors, decoupled. Each symmetrical bus is basically a three-wire system, namely the two bus lines and the environment, best defined by the shield of a symmetrically twisted and shielded cable, which is the optimal transmission medium up to about 10MHz. In 7 is such a cable outlined, with a and b, the twisted inner conductor, m with the cable shield and Cab, Cam and Cbm are referred to between these effective capacities.

Wellenfortleitung auf Leitungen ist an Kapazitäten und Induktivitäten gebunden. Sie wird durch Widerstandsanteile gedämpft. Der Wellenwiderstand ist bei hohen Frequenzen

wobei durch die Stromverdrängung die innere In duktivität des Leiters mit höheren Frequenzen verschwindet. Es ist daher wichtig, anzugeben, bei welcher Frequenz der Wellenwiderstand definiert ist. Ein Dreileitersystem besitzt drei Wellenwiderstände, den symmetrischen Wellenwiderstand Zab, z.B. 105 Ω und die unsymmetrischen miteinander verdoppelten Anteile Zam bzw. Zbm gemäß der Teilkapazitäten und Gegeninduktivitäten. Wegen der Aufteilung der Signale in Gegentaktsignale (Nutzsignale) und Gleichtaktsignale (üblicherweise überlagerte Störsignale) werden Zam und Zbm zu einem Gleichtaktwellenwiderstand Zm zusammengefaßt, der viel kleiner ist als Zab und hier z.B. 45 Ω sein könnte. Teilkapazitäten für Zab sind

für Zm Cam + Cbm.Wave propagation on lines is tied to capacitances and inductances. It is dampened by resistance components. The characteristic impedance is at high frequencies

whereby the internal displacement of the conductor with higher frequencies disappears due to the current displacement. It is therefore important to specify at which frequency the characteristic impedance is defined. A three-wire system has three characteristic impedances, the symmetrical characteristic impedance Zab, for example 105 Ω, and the asymmetrical components Zam and Zbm, which have been doubled, according to the partial capacitances and mutual inductances. Because of the division of the signals in push-pull signals (useful signals) and common-mode signals (usually superimposed noise) Zam and Zbm are combined to form a common mode wave resistance Zm, which is much smaller than Zab and here, for example, 45 Ω. Partial capacities for Zab are

for Zm Cam + Cbm.

Es ist nicht sinnvoll, die BUS-Leitung nur mit dem Wellenwidertand für Zab abzuschließen und Zm leerlaufen zu lassen, weil dann bei Hochfrequenzeinkopplung Resonanzen mit hohen Gleichtaktspannungen entstehen können, die die Empfänger mit z.B. nur 5V Betriebsspannung nicht mehr verdauen können.It does not make sense, the BUS line only with the Wellenwidertand for Zab complete and Zm idle, because then at Hochfrequenzeinkopplung Resonances with high common-mode voltages can occur, the the recipients with e.g. only 5V operating voltage can no longer digest.

Will man eine hohe Störfestigkeit der BUS-Signale, so muß man deren Amplitudenhub groß machen. Anstatt, wie in 1 gezeigt, die Busabschlüsse RL hochzulegen, den rezessiven Zustand (Sendestrom an Tx gleich Null) also als spannungslos zu definieren kann man auch eine Vorspannung der BUS-Leitung wählen, d.h. im rezessiven Zustand ist CANH auf Minuspotential und CANL auf Pluspotential. Das ist eine an sich bekannte Lösung. Gemäß einer Weiterbildung der Erfindung wie in 9A besonders vorteilhaft ist die Einspeisung der Gleichspannungen über eine Gleichtaktsymmetrierdrossel 234 mit Ferritkern. Für den Abschluß der Busleitung CANH gegen CANL sind Widerstände R231 = R 232 = Zab/2 zu wählen. Für den Abschluß von Zm wäre aber die Parallelschaltung von R231 und R232 zu niederohmig. In 9B ist deshalb der Reihenwiderstand R234 eingeführt, der als Widerstand der Symmetrierdrossel 234 realisiert ist. Ist beispielsweise Zab = 105Ω und Zm = 45Ω so ist R232 = R231 = 52,5Ω und R234 = 18,75Ω zu wählen. Die Symmetrierdrossel kann z.B. als Ferritdrossel mit einem Ringkern, z.B. T38 von Siemens realisiert sein, deren Wellenwiderstand bei 10MHz fast rein reell ist und die wie ein gleichstromwiderstandsfreier Hochfrequenzwiderstand behandelt werden kann. Durch Wahl der Kerngröße und der Windungszahl kann der Widerstand ungefähr dimensioniert werden. Kleine Fehlanpassungen bei tiefen Frequenzen stören i.a. nicht. Durch den Kondensator C233 sind R231 und R232 HF-mäßig kurzgeschlossen, der Kondensator C235 blockt die Stromversorgung ab. Da der Bus-Abschluß am letzten Controllerbaustein erfolgt, ist auch die Stromversorung einer sauberen BUS-Abschluß-Gleichspannung wie sie auch die Treiber benötigen, kein Problem. Die Spannung am Kondensator C235 kann, aber muß nicht die Gesamtbetriebsspannung z.B. +5V und 0V sein. Auch kleinere Spannungen symmetrisch zu z.B. +2,5V sind möglich.If you want a high noise immunity of the BUS signals, you have to make their amplitude stroke large. Instead, as in 1 As shown, to set the bus terminations RL, to define the recessive state (transmission current at Tx equal to zero) as de-energized, one can also select a bias of the BUS line, ie in the recessive state, CANH is at negative potential and CANL at positive potential. This is a known solution. According to a development of the invention as in 9A Particularly advantageous is the feeding of the DC voltages via a common mode balun 234 with ferrite core. Resistors R231 = R 232 = Zab / 2 must be selected for the termination of the CANH bus line to CANL. For the completion of Zm but the parallel circuit of R231 and R232 would be too low. In 9B Therefore, the series resistor R234 is introduced as the resistance of the balun 234 is realized. For example, if Zab = 105Ω and Zm = 45Ω, select R232 = R231 = 52.5Ω and R234 = 18.75Ω. The balancing choke can be realized, for example, as a ferrite choke with a toroidal core, eg T38 from Siemens, whose characteristic impedance is almost purely real at 10 MHz and which can be treated like a high-frequency resistance without DC resistance. By choosing the core size and the number of turns, the resistance can be approximately dimensioned. Small mismatches at low frequencies do not bother me. Through capacitor C233, R231 and R232 are RF shorted, capacitor C235 blocks the power supply. Since the bus termination takes place on the last controller module, the power supply of a clean BUS termination DC voltage as they also need the drivers, no problem. The voltage across capacitor C235 may be, but need not be, the total operating voltage eg + 5V and 0V. Even smaller voltages symmetrical to eg + 2.5V are possible.

Während bei dem CAN-BUS-System in der derzeitigen Norm die Synchronisation der verschiedenen Teilnehmer mit der Vorderflanke des ersten dominanten Bits erfolgt, sieht eine Weiterbildung der Erfindung vor, die Synchronisation durch Synchronisationsworte mit festgelegten, im Datenstrom nicht auftretenden Bitkombinationen, die im Empfänger fest programmiert sind, vorzunehmen. Dadurch werden Fehlsynchronisationen infolge von Impulsstörungen vermieden. Auch schmale Filter, wie sie die Erfindung ermöglicht, verschleifen steile Flanken auf dem Empfängereingang und tragen zur Vermeidung von Fehlsynchronisationen bei.While at the synchronization of the CAN bus system in the current standard different participants with the leading edge of the first dominant Bits takes place, provides a development of the invention, the synchronization by synchronization words with fixed, not occurring in the data stream Bit combinations stuck in the receiver are programmed to make. This will cause false synchronization as a result of impulse disturbances avoided. Even narrow filters, as the invention allows, steep slopes rub on the receiver entrance and contribute to Avoidance of incorrect synchronization.

Die Erfindung ermöglicht mit geringem Zusatzaufwand gegenüber den bereits gebräuchlichen Anordnungen eine wesentliche Reduktion von Störungen, insbesondere höherfrequenten Störungen und ist von besonderem Vorteil in Automobilanwendungen, wo eine Mehrzahl sehr unterschiedlicher elektrischer bzw. elektromagnetischer Systeme in enger Nachbarschaft vorliegen.The Invention allows with little additional effort compared the already common arrangements a significant reduction of interference, especially higher-frequency Faults and is particularly advantageous in automotive applications where a majority very different electrical or electromagnetic systems in close proximity.

Claims

Circuit arrangement for adapting a data bus controller module to a balanced bus line, in particular to the CAN bus system characterized by, in the Sendesignalweg from the controller block inserted to the bus line cross-capacitance Reactance with controllable variable inductance and by a timing change control circuit the inductance acting on the transmission signal current depends on Signal edges of the transmission signal.

Circuit arrangement according to Claim 1, characterized in that the control circuit is controlled by an edge of the transmission signal a maximum inductance value the reactance sets and this monotonically during a predetermined time interval reduced to a minimum inductance value.

Circuit arrangement according to claim 1 or 2, characterized characterized in that the reactance is a symmetrical choke with a third winding contains and this third winding in a circuit with an additional one inductance and a controllable resistance.

Circuit arrangement according to one of claims 1 to 3, characterized in that the side of the controller block connections of the reactance protective diodes for current dissipation after switching off the Transmission current through the controller module are arranged.

Circuit arrangement according to one of claims 1 to 4, characterized in that by a biased completion of the bus line with a feed of the bias voltage via a Symmetriedrossel ( 234 ) with series resistors (R231, R232), on the side of the bus line, which terminates the bus line at high frequencies for both push-pull and common-mode signals impedance-matched.

Circuit arrangement according to one of claims 1 to 5, characterized in that one in the connecting lines pasted Symmetry choke for suppression provided high-frequency common mode noise is.