DE4118515A1

DE4118515A1 - Synchronising circuit for video recorder luminance and colour signals - uses trigger pulse derived from colour signal to clock luminance signal into charge coupled device serial register

Info

Publication number: DE4118515A1
Application number: DE19914118515
Authority: DE
Inventors: Erfinder Wird Nachtraeglich Benannt Der
Original assignee: Deutsche Thomson Brandt GmbH
Current assignee: Deutsche Thomson Brandt GmbH
Priority date: 1991-06-06
Filing date: 1991-06-06
Publication date: 1992-12-10

Abstract

Luminance and colour signals from separate tracks (S1, S2) of a magnetic tape (1) are read by separate recording heads (K1, K2) and passed to a pulse extractor (4) and a charge coupled device delay unit (8). The pulse extractor extracts a synchronising pulse (c) and passes it via an edge detector to a monostable (10) and an integrator (6). The monostable controls a switch (9) that passes the delay unit output (3) to a differentiator (14) that produces a trigger pulse (f) for a sample and hold unit (7). The latter holds the integrator valve at the level present when the trigger pulse is applied and uses it to drive the voltage controlled oscillator (11) that supplies clock signals to the delay unit, thus forming a feedback loop that synchronises the two tracks. USE/ADVANTAGE - Simple video synchronising circuit capable of being constructed from existing electronic components.

Description

Die Erfindung geht aus von einer Schaltung gemäß dem Oberbe griff des Anspruch 1. Ein Videorecorder, bei dem das Leucht dichtesignal durch Frequenzmodulation eines Bildträgers auf einer ersten Spur und die Farbdifferenzsignale durch Fre quenzmodulation eines Farbträgers zeilensequentiell auf ei ner zweiten Spur des Magnetbandes aufgezeichnet werden, ist beschrieben in der älteren, nicht vorveröffentlichten DE-OS 40 39 826. Bei einer derartigen Aufzeichnung von Leuchtdich tesignal und Farbsignalen in getrennten Spuren kommt es bei der Wiedergabe zu einem jitterartigen zeitlichen Versatz zwi schen den beiden Signalen in der Größenordnung von 2-4 µs, insbesondere durch Feuchtigkeitseinflüsse, Banddehnungen und dgl. Ein derartiger Zeitfehler führt im wiedergegebenen Bild zu einer sichtbaren Verschiebung zwischen Leuchtdichtesi gnal und Farbsignal in der Größenordnung von 2-3 cm.The invention is based on a circuit according to the Oberbe handle of claim 1. A video recorder in which the light density signal by frequency modulation of an image carrier a first track and the color difference signals by Fre Sequence modulation of a color carrier sequentially on an egg ner second track of the magnetic tape is recorded described in the older, not prepublished DE-OS 40 39 826. With such a recording by Leuchtdich tesignal and color signals in separate tracks the playback to a jitter-like temporal offset between between the two signals on the order of 2-4 µs, in particular due to the effects of moisture, tape stretching and The like. Such a time error results in the reproduced picture to a visible shift between luminance Signal and color signal on the order of 2-3 cm.

Der Erfindung liegt die Aufgabe zugrunde, eine einfache Schaltung zum Ausgleich der beschriebenen Zeitfehler in ei nem Videorecorder der genannten Art zu schaffen.The invention has for its object a simple Circuit to compensate for the time errors described in egg to create a video recorder of the type mentioned.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfin dung gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.This object is achieved by the inven in claim 1 solved. Advantageous developments of the invention are specified in the subclaims.

Die Erfindung besteht somit im Prinzip darin, daß der vom Leuchtdichtesignal getrennte Zeilensynchronimpuls und ein im Farbsignal enthaltener, über eine Zeitfensterstufe abgetrenn ter, entsprechender Markierimpuls an die Eingänge eines Inte grators angelegt sind, dessen Ausgangsspannung zur Steuerung der Frequenz eines Taktoszillators dient, dessen Ausgangs spannung als Taktspannung an einen im Weg des Farbsignals liegenden getakteten Speicher angelegt ist.The invention thus consists in principle in that the Luminance signal separate line sync pulse and an im Color signal contained, separated over a time window stage ter, corresponding marking pulse to the inputs of an inte grators are applied, its output voltage for control the frequency of a clock oscillator serves the output voltage as clock voltage to one in the way of the color signal clocked memory is created.

Bei der Erfindung wird also zunächst in das Farbsignal ein Markierimpuls eingefügt, der im Prinzip dem Zeilensynchronim puls im Leuchtdichtesignal entspricht. Dieser Markierimpuls unterscheidet sich zunächst in der Amplitudenlage nicht vom Farbsignal und wäre daher von diesem nicht unterscheidbar. Durch die vom Zeilensynchronimpuls des Leuchtdichtesignals gesteuerte Zeitfensterstufe wird jedoch der Markierimpuls zeitselektiv ausgewertet. Der Markierimpuls beinhaltet den Zeitfehler in seiner Lage zum Zeilensynchronimpuls des Leuchtdichtesignals und kann daher durch Vergleich mit dem Zeilensynchronimpuls eine zum Zeitfehlerausgleich dienende Spannung erzeugen. Der Zeitfehlerausgleich erfolgt dadurch, daß die aus dem Zeitfehler abgeleitete Fehlerspannung die Frequenz eines Taktoszillators steuert. Dessen Ausgangsspan nung dient als Taktspannung für einen getakteten Speicher, insbesondere eine CCD (charge coupled device), über den das Farbsignal geführt wird. Die erfindungsgemäße Schaltung ist relativ einfach und kann mit handelsüblichen Bausteinen rea lisiert werden.In the case of the invention, therefore, the color signal is first entered Marking pulse inserted, which is basically the line synchronim pulse in the luminance signal corresponds. This marking impulse initially does not differ in terms of amplitude Color signal and would therefore not be distinguishable from this. By the line sync pulse of the luminance signal The time pulse stage is controlled, however, the marking pulse evaluated time-selectively. The marking impulse contains the Time error in its position to the line sync pulse Luminance signals and can therefore be compared by Line sync pulse is used for time error compensation Create tension. The time error compensation is done by that the error voltage derived from the time error the Frequency of a clock oscillator controls. Its initial chip voltage serves as clock voltage for a clocked memory, especially a CCD (charge coupled device), through which the Color signal is performed. The circuit according to the invention is relatively simple and can rea with conventional building blocks be lized.

Die Erfindung wird im folgenden anhand der Zeichnung erläu tert. Darin zeigenThe invention is explained below with reference to the drawing tert. Show in it

Fig. 1 ein Ausführungsbeispiel der Erfindung in Form eines Blockschaltbildes und Fig. 1 shows an embodiment of the invention in the form of a block diagram and

Fig. 2 Kurven zur Erläuterung der Wirkungsweise der Schaltung nach Fig. 1. Fig. 2 shows curves for explaining the operation of the circuit of FIG. 1.

Darin zeigen die kleinen Buchstaben a-i, an welchen Punk ten in Fig. 1 die Spannungen gemäß Fig. 2 stehen. In Fig. 1 wird von einer ersten Spur S1 des Magnetbandes 1 mit dem Kopf K1 ein Leuchtdichtesignal Y abgetastet, das zunächst an der Klemme 3 für die weitere Signalverarbeitung zur Verfü gung steht. In der Synchronimpuls-Abtrennstufe 4 wird der Zeilensynchronimpuls Sy des Leuchtdichtesignals Y abgetrennt und der Kippstufe 5 zugeführt, die auf die Vorderflanke von Sy anspricht. Die Kippstufe 5 erzeugt am Ausgang einen Im puls, der den Integrator 6 startet. Der Integrator 6 erzeugt mit Beginn der Vorderflanke von Sy eine sägezahnförmig an steigende Spannung gemäß Fig. 2g, die auf die Abtast- und Halteschaltung (sample and hold circuit) 7 gelangt.Therein show the small letter i, at which punk 1, the voltages in accordance with th in Fig. Fig. 2 are provided. In Fig. 1, a luminance signal Y is sampled from a first track S 1 of the magnetic tape 1 with the head K 1 , which is initially available at terminal 3 for further signal processing. In the synchronizing pulse separating stage 4 , the line synchronizing pulse Sy of the luminance signal Y is separated and fed to the flip-flop 5 , which responds to the leading edge of Sy. The flip-flop 5 generates a pulse at the output that starts the integrator 6 . At the beginning of the leading edge of Sy, the integrator 6 generates a sawtooth-rising voltage as shown in FIG. 2g, which reaches the sample and hold circuit 7 .

Mit dem Magnetkopf K2 wird von einer zweiten Magnetspur S2 des Magnetbandes 1 ein Farbsignal C abgetastet, das mit ei nem Sy entsprechenden Markierimpuls Sc versehen ist. Bei richtigen zeitlichen Lage von Y und C zueinander fallen auch Sy und Sc zeitlich zusammen. Das Signal C gelangt auf den Eingang der steuerbaren CCD (charge coupled device)-Verzöge rungsleitung 8 und von deren Ausgang auf die Zeitfensterstu fe 9. Die Kippstufe 5 erzeugt über den Impulsformer 10 einen Tastimpuls gemäß Fig. 2d, der die Zeitfensterstufe 9 durch lässig steuert. Der Tastimpuls gemäß Fig. 2d beginnt mit der Vorderflanke von Sy und hat eine solche Lage und Dauer, daß der Markierimpuls Sc auch bei einem Zeitfehler F zwischen Sy und Sc immer in die Dauer des Tastimpulses gemäß Fig. 2d fällt. Mit der Zeitfensterstufe 9 wird also der Markierim puls Sc, der sich in der Amplitude nicht von dem übrigen Farbsignal C unterscheidet, aus dem Farbsignal C abgetrennt. Am Ausgang der Zeitfensterstufe 9 erscheint also nur der Mar kierimpuls Sc gemäß Fig. 2e, der wie Sc einen angenommenen Zeitfehler F gegenüber Sy hat. Mit der Differenzierstufe 14 wird aus der Rückflanke des Impulses gemäß Fig. 2e ein Im puls gemäß Fig. 2f erzeugt, der in der Stufe 7 die sägezahn förmig ansteigende Spannung gemäß Fig. 2g beendet.With the magnetic head K 2 , a color signal C is scanned from a second magnetic track S 2 of the magnetic tape 1 and is provided with a marking pulse Sc corresponding to a Sy. If Y and C are in the correct time, Sy and Sc also coincide. The signal C reaches the input of the controllable CCD (charge coupled device) delay line 8 and from its output to the time slot 9 . The flip-flop 5 generates a key pulse according to FIG. 2d via the pulse shaper 10 , which controls the time window stage 9 by casual. The sampling pulse shown in FIG. 2d begins with the leading edge of Sy and has such a position and duration that the marker pulse Sc falls even with a time error between F Sy and Sc always in accordance with the duration of the keying pulse Fig. 2d. With the time window stage 9 , the marking pulse Sc, which does not differ in amplitude from the rest of the color signal C, is separated from the color signal C. At the output of time window stage 9 , only the marking pulse Sc according to FIG. 2e appears, which like Sc has an assumed time error F compared to Sy. With the differentiating stage 14 , a pulse according to FIG. 2f is generated from the trailing edge of the pulse according to FIG. 2e, which ends the step 7 in the sawtooth-shaped rising voltage according to FIG. 2g.

Am Ausgang der Stufe 7 entsteht dadurch eine gleichspannungs artige Steuerspannung gemäß Fig. 2h. Diese steuert die Fre quenz des Taktoszillators 11, der eine Taktspannung gemäß Fig. 2i für den getakteten Speicher 8 erzeugt. Die Wirkungs weise der Schaltung zum Ausgleich des Zeitfehlers F zwischen Y und C und damit zwischen Sy und Sc ist folgende: Es sei angenommen, daß das Farbsignal C gegenüber dem Leuchtdichte signal Y stärker verzögert wird, also der Zeitfehler F zu nimmt. Dann erscheint der Impuls gemäß Fig. 2f, der aus der Rückflanke von Sc abgeleitet ist, später. Die mit Beginn der Vorderflanke von Sy ansteigende Spannung gemäß Fig. 2g am Ausgang des Integrators 6 nimmt daher einen größeren Wert an. Dadurch wird auch die Spannung gemäß Fig. 2h am Ausgang der Stufe 7 größer. Die Spannung gemäß Fig. 2h erhöht dann die Frequenz der Taktimpulsfolge gemäß Fig. 2i und verrin gert damit die Verzögerungszeit des Speichers 8. Die Lauf zeit von C in dem Speicher 8 wird dadurch verringert und so mit der Zeitfehler F ausgeglichen. Dadurch, daß das Farbsi gnal C für die Zeitfensterstufe 9 nicht unmittelbar vom Kopf K2, sondern vom Ausgang des Speichers 8 abgeleitet ist, wird eine geschlossene Regelschleife gebildet. Diese sorgt dafür, daß das Leuchtdichtesignal Y an der Klemme 3 und das zeitkor rigierte Farbsignal Ck an der Klemme 12 eine richtige zeitli che Lage zueinander haben. Das bedeutet, daß die Impulse Sy und Sc zeitlich zusammenfallen.At the output of stage 7 , this results in a DC voltage-like control voltage according to FIG. 2h. This controls the frequency of the clock oscillator 11 , which generates a clock voltage according to FIG. 2i for the clocked memory 8 . The effect of the circuit to compensate for the time error F between Y and C and thus between Sy and Sc is as follows: It is assumed that the color signal C is delayed more than the luminance signal Y, that is, the time error F increases. Then the pulse according to FIG. 2f, which is derived from the trailing edge of Sc, appears later. The voltage rising at the beginning of the leading edge of Sy according to FIG. 2g at the output of the integrator 6 therefore takes on a larger value. This also increases the voltage according to FIG. 2h at the output of stage 7 . The voltage according to FIG. 2h then increases the frequency of the clock pulse sequence according to FIG. 2i and thus reduces the delay time of the memory 8 . The running time of C in the memory 8 is thereby reduced and thus compensated for by the time error F. Characterized in that the Farbsi signal C for the time window stage 9 is not derived directly from the head K 2 , but from the output of the memory 8 , a closed control loop is formed. This ensures that the luminance signal Y at the terminal 3 and the time corrected color signal Ck at the terminal 12 have a correct temporal surface to each other. This means that the impulses Sy and Sc coincide in time.

Das Farbsignal C ist vorzugsweise ein Farbdifferenzsignal R-Y oder B-Y. Es kann auch eines der drei Farbsignale R, G, B sein. Die Grundverzögerung des Speichers 8 beträgt eine Zeilendauer. Um diesen Grundwert herum wird die wirksame Ver zögerungszeit des Speichers 8 durch die Taktspannung gemäß Fig. 2i im Sinne des beschriebenen Zeitfehlerausgleichs ge steuert. Da durch den Speicher 8 das Farbsignal C um eine Zeilendauer verzögert wird, kann es zweckmäßig sein, diese Verzögerung durch eine entsprechende Verzögerung im Weg des Leuchtdichtesignals Y auszugleichen. Zu diesem Zweck ist zu sätzlich die Verzögerungsstufe 13 mit der Verzögerung einer Zeilendauer vorgesehen. Es kann zweckmäßig sein, das Leucht dichtesignal Y für die Synchronimpuls-Abtrennstufe 4 vom Aus gang der Verzögerungsstufe 13 abzuleiten.The color signal C is preferably a color difference signal RY or BY. It can also be one of the three color signals R, G, B. The basic delay of the memory 8 is one line duration. Around this basic value, the effective delay time of the memory 8 is controlled by the clock voltage according to FIG. 2i in the sense of the described time error compensation. Since the color signal C is delayed by a line duration by the memory 8 , it may be expedient to compensate for this delay by a corresponding delay in the path of the luminance signal Y. For this purpose, the delay stage 13 is additionally provided with the delay of a line duration. It may be appropriate to derive the luminous density signal Y for the synchronizing pulse separation stage 4 from the output of the delay stage 13 .

Claims

1. Circuit for time error compensation in a video recorder, in which the luminance signal (Y) and the color signals (C) from separate tracks (S 1 , S 2 ) of the magnetic tape ( 1 ) are sampled, characterized in that the luminance signal (Y) separate line synchronous pulse (Sy) and a contained in the color signal (C), separated over a time window stage ( 9 ), corresponding marking pulse (Sc) are applied to the inputs of an integrator ( 6 ), the output voltage for controlling the frequency of one Clock oscillator ( 8 ) is used, whose output voltage is applied as a clock voltage (i) to a clocked memory ( 8 ) lying in the path of the color signal (C).

2. Circuit according to claim 1, characterized in that the clocked memory ( 8 ) has a basic delay of one line duration.

3. A circuit according to claim 1, characterized in that the marking pulse (Sc) is derived from the color signal (Ck) at the output of the clocked memory ( 8 ).

4. A circuit according to claim 1, characterized in that the time window stage ( 9 ) of the line synchronizing pulse (Sy) separated from the luminance signal (Y) is controlled via a pulse shaper ( 10 ).

5. A circuit according to claim 1, characterized in that the pulse shaper ( 10 ) generates a pulse (d) which begins at the beginning of the leading edge of the line synchronizing pulse (Sy) and has such a duration that the signal from the color signal (C) is separated from the marking pulse (Sc) always falls completely in the time window formed by the time window level ( 9 ).

6. A circuit according to claim 1, characterized in that the integrating stage ( 6 ) is started from the leading edge of the line synchronizing pulse (Sy) and is stopped by the trailing edge of the marking pulse (Sc).

7. Circuit according to claim 1, characterized in that between the integrator ( 6 ) and the clock oscillator ( 11 ) is a sample and hold circuit ( 7 ).

8. A circuit according to claim 1, characterized in that in the path of the luminance signal (Y) is a delay stage ( 13 ), the delay time of which is approximately equal to the running time of the clocked memory ( 8 ).