DE4115662C2 - Multi-computer system in a motor vehicle - Google Patents

Multi-computer system in a motor vehicle

Info

Publication number
DE4115662C2
DE4115662C2 DE19914115662 DE4115662A DE4115662C2 DE 4115662 C2 DE4115662 C2 DE 4115662C2 DE 19914115662 DE19914115662 DE 19914115662 DE 4115662 A DE4115662 A DE 4115662A DE 4115662 C2 DE4115662 C2 DE 4115662C2
Authority
DE
Germany
Prior art keywords
signal
reset
computer system
reset signal
filter means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19914115662
Other languages
German (de)
Other versions
DE4115662A1 (en
Inventor
Norbert Hog
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19914115662 priority Critical patent/DE4115662C2/en
Publication of DE4115662A1 publication Critical patent/DE4115662A1/en
Application granted granted Critical
Publication of DE4115662C2 publication Critical patent/DE4115662C2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2041—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with more than one idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Debugging And Monitoring (AREA)

Abstract

The control system has at least two processors (12,14) coupled by two buses (20,22) to a common memory (16). Both buses connect with an I/O unit (18) that handles inputs from sensors (42-44) and outputs to output stages (50-52). A power on logic unit (32) connects with filters (28,30) provides start up inputs for the processors. During the processing of the user programme the system watchdog runs continuously and generates resets when required. The filter stages eliminate the possibility of a false reset condition. ADVANTAGE - Improves performance of vehicle control units.

Description

Die Erfindung betrifft ein Mehrrechnersystem in einem Kraftfahrzeug gemäß dem Oberbegriff des unabhängigen Patentanspruchs.The invention relates to a multi-computer system in a motor vehicle according to the preamble of the independent claim.

Ein derartiges System ist aus der DE 37 00 986 A1 (US-PS 4 881 227) bekannt. Dort wird ein aus zwei Rechnern bestehendes Mehrrechnersy­ stem vorgeschlagen, bei dem die beiden Rechner über Daten- und Steu­ erleitungen miteinander verbunden sind. Jedem Rechner ist es dabei unter anderem möglich, den anderen bei erkanntem Fehlerzustand zu­ rückzusetzen und somit einen Neustart des anderen Rechners auszulö­ sen. Die Fehlererkennung erfolgt dabei beispielsweise anhand eines fest vorgeschriebenen Datenaustauschprotokolls oder durch zwischen den beiden Rechnern ausgetauschten Watch-Dog-Signalen. Verstöße ge­ gen die Vorschrift des Datenaustausches führen zur Fehlererkennung durch einen Prozessor, der im folgenden einem Rücksetzimpuls (RESET) an den anderen Rechner aussendet und somit dessen Neustart veran­ laßt. Bei Inbetriebnahme des Rechnersystems zu Beginn eines Be­ triebszyklus wird durch eine sogenannte "Power-On-Logik" ein Ein­ schaltimpuls erzeugt, der beiden Rechnern zugeführt deren Rücksetzen und Start veranlaßt. Such a system is known from DE 37 00 986 A1 (US Pat. No. 4,881,227) known. There is a multi-computer system consisting of two computers stem proposed, in which the two computers via data and tax instructions are interconnected. It is with every computer among other things possible to close the other when a fault condition is detected reset and thus trigger a restart of the other computer sen. The error detection takes place, for example, using a fixed data exchange protocol or by between watch dog signals exchanged between the two computers. Violations The regulation of data exchange leads to error detection by a processor, which in the following is a reset pulse (RESET) sends to the other computer and thus initiates its restart leaves. When starting up the computer system at the beginning of a loading drive cycle is switched on by a so-called "power-on logic" generated switching impulse, the two computers fed their reset and start.  

Nachteilig an einem derartigen System ist, daß auch ein fehlerhaft arbeitender Rechner den anderen zurücksetzen kann, so daß das System die von ihm durchzuführenden Steuerfunktionen nicht mehr ausführen kann.A disadvantage of such a system is that it is also faulty working computer can reset the other so that the system no longer carry out the control functions to be performed by him can.

Aus der DE 39 20 852 A1 ist bekannt, die Abgabe eines Rücksetzsignals in Abhängigkeit eines vorgegebenen An­ forderungssignals vorzunehmen.DE 39 20 852 A1 discloses the delivery of a Reset signal depending on a predetermined An request signal.

Es ist Aufgabe der Erfindung, die Verfügbarkeit eines Rechensystems in einem Kraftfahrzeug zu erhöhen, wobei ein störendes oder fehlerhaftes Rücksetzen eines Rechner des Rechnersystems durch einen fehlerhaften Rechner ver­ mieden wird.It is an object of the invention to ensure the availability of a Increase computing system in a motor vehicle, wherein a disturbing or incorrect reset of a computer of the computer system by a faulty computer is avoided.

Dies wird durch die Merkmale des unabhängigen Patentan­ spruchs 1 erreicht.This is due to the features of the independent patent spell 1 reached.

Aus der nicht vorveröffentlichten DE 40 04 709 A1 ist bekannt, in eine Signalverbindung zwischen zwei Rechnern zusätzliche RESET-signalerzeugende Mittel einzufügen, um ein Starten des Mehrrechnersystems auch bei aufgrund eines Defekts ausbleibendem "Power-On-Reset-Impuls" starten zu können. Die oben skizzierten Probleme werden dadurch jedoch nicht behoben.From the unpublished DE 40 04 709 A1 is known in a signal connection between two To insert additional RESET signal-generating means in order to a start of the multi-computer system also due to a defect failing to start the "power on reset pulse". The above However, this does not solve the problems outlined.

Durch die erfindungsgemäßen Maßnahmen wird die Verfügbarkeit eines Mehrrechnersystems in einem Kraftfahrzeug wirksam erhöht.The availability of a Multi-computer system effectively increased in a motor vehicle.

Dabei wird verhindert, daß ein fehlerhaft arbeitender Rechner den korrekt arbeitenden zurücksetzen kann. Ferner wird dennoch gewähr­ leistet, daß bei erkanntem Fehlerzustand im Rechnersystem das Rück­ setzen der Rechner sichergestellt ist. Eine Inbetriebnahme des Rech­ nersystems ist darüber hinaus auch bei ausbleibendem "Power-On-Re­ set-Impuls" sichergestellt. This prevents a faulty computer from working can reset correctly working. Furthermore, it is still guaranteed does that if a fault condition is detected in the computer system put the calculator is assured. Commissioning the rech nersystems is also in the absence of "Power-On-Re set pulse "ensured.  

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. in Verbindung mit den Unteransprüchen.Further advantages result from the following description of Embodiments or in connection with the subclaims.

Die Erfindung wird nachstehend anhand der in der Zeichnung darge­ stellten Ausführungsbeispiele erläutert. Fig. 1 zeigt dabei ein Blockschaltbild eines Mehrrechnersystems in einem Kraftfahrzeug, während Fig. 2 ein Übersichtsflußdiagramm für ein in einem der Rechner ablaufendes Programm darstellt. Fig. 3 zeigt eine schal­ tungstechnische Realisierung der in die Signalverbindungen eingefüg­ ten Filtermittel.The invention is explained below with reference to the embodiments presented in the drawing Darge. Fig. 1 a block diagram shows a multi-computer system in a motor vehicle, while Fig. 2 is a high level flow chart for a running in one of the computer program. Fig. 3 shows a circuitry implementation of the inserted into the signal connections th filter means.

Fig. 1 zeigt ein Steuerungssystem 10 in einem Kraftfahrzeug, wel­ ches im wesentlichen ein aus zwei Rechenelementen 12 und 14 sowie einem Speicherbereich 16 und einer Ein-/Ausgabeeinheit 18 bestehen­ des Mehrrechnersystem umfaßt. Die beiden Rechenelemente 12 und 14, der Speicherbereich 16 und die Ein-/Ausgabeeinheit 18 sind über Lei­ tungs- bzw. Bussysteme 20 und 22 miteinander zum gegenseitigen In­ formationsaustausch verbunden. Die beiden Bussysteme 20 und 22 sind dabei in Fig. 1 beispielhaft zum Austausch von Daten- und Adress­ informationen bzw. zum Austausch von Steuer- bzw. Kontrollsignalen dargestellt. Die beiden Rechenelemente 12 und 14 sind ferner über zwei Signalverbindungen 24 und 26, die zur Übermittlung von RESET-Signalen vom einen zum jeweils anderen Rechner dienen, verbun­ den. In diese Signalverbindungen sind jeweils Filtermittel 28 und 30 eingefügt. Realisierungsbeispiele dieser Filtermittel werden nach­ folgend anhand Fig. 3 erläutert. Ferner ist eine sogenannte "Power-On-Logik" 32 vorgesehen, deren Eingangsleitung 34 mit der Ein-/Ausgabeeinheit 18 verbunden ist und deren Ausgangsleitung 36 jeweils auf die Filtermittel 28 und 30 geführt ist. Fig. 1 shows a control system 10 in a motor vehicle, wel ches essentially a two computing elements 12 and 14 and a storage area 16 and an input / output unit 18 are made comprises the multi-computer system. The two computing elements 12 and 14 , the memory area 16 and the input / output unit 18 are connected to one another via line or bus systems 20 and 22 for mutual information exchange. The two bus systems 20 and 22 are shown in FIG. 1 by way of example for the exchange of data and address information or for the exchange of control or control signals. The two computing elements 12 and 14 are also connected via two signal connections 24 and 26 , which serve to transmit RESET signals from one computer to the other. Filter means 28 and 30 are inserted in each of these signal connections. Realization examples of these filter means are explained in the following with reference to FIG. 3. Furthermore, a so-called “power-on logic” 32 is provided, the input line 34 of which is connected to the input / output unit 18 and the output line 36 of which is led to the filter means 28 and 30 , respectively.

Die beschriebene Anordnung ist beispielhaft. So kann das Steuersy­ stem 10 weitere Hardware-Gruppen umfassen, beispielsweise einen Watch-Dog für jedes einzelne Rechenelement, Versorgungsspannungsele­ mente und/oder im Rahmen der Ein-/Ausgabeeinheit 18 Eingangs- bzw. Ausgangsbeschaltungen, etc.The arrangement described is exemplary. For example, the control system 10 can include further hardware groups, for example a watchdog for each individual computing element, supply voltage elements and / or input or output circuits, etc. in the context of the input / output unit 18 , etc.

Derartige Steuersysteme 10 werden im Kraftfahrzeug in verschiedenen Anwendungsgebieten eingesetzt. Sie finden Anwendung bei elektroni­ schen Motorleistungssteuerungen, sogenannten elektronischen Gaspe­ dalsystemen, bei Motormanagementsystemen, elektronischen Getriebe­ steuerungen, ABS/ASR-Systemen, etc. Je nach Anwendungsfall bestimmen sich dann die dem Steuersystem zugeführten Betriebsgrößen des Motors und/oder des Kraftfahrzeugs sowie die von dem Steuersystem 10 abge­ gebenen Ansteuersignale und die damit betriebenen Einrichtungen. Ferner ist die Anwendung derartiger Steuersysteme nicht auf mit Ver­ brennungsmotoren ausgestattete Kraftfahrzeuge beschränkt, Anwen­ dungsmöglichkeiten ergeben sich auch beispielsweise im Zusammenhang mit Elektroantrieben etc.Control systems 10 of this type are used in motor vehicles in various fields of application. They are used in electronic engine power controls, so-called electronic gas pedal systems, in engine management systems, electronic transmission controls, ABS / ASR systems, etc. Depending on the application, the operating variables of the engine and / or the motor vehicle supplied to the control system are determined, as well as those of the Control system 10 given control signals and the devices operated with them. Furthermore, the use of such control systems is not limited to motor vehicles equipped with internal combustion engines, application possibilities also arise, for example, in connection with electric drives, etc.

Dem Steuersystem 10 bzw. der Ein-/Ausgabeeinheit 18 werden über die Eingangsleitungen 38 bis 40 von Meßeinrichtungen 42 bis 44 Betriebs­ größen des Motors bzw. des Kraftfahrzeugs zugeführt, die im Rechner­ system zur Durchführung der vorgesehenen Steuerfunktionen verarbei­ tet werden. Über die Ausgangsleitungen 46 bis 48 des Steuersystems 10 bzw. der Ein-/Ausgabeeinheit 18 wird diese mit Ausführungsorganen oder Anzeigevorrichtungen 50 bis 52 verbunden, mit deren Hilfe die vorgesehenen Steuerungsfunktionen ausgeführt werden.The control system 10 and the input / output unit 18 are fed via the input lines 38 to 40 of measuring devices 42 to 44 operating sizes of the engine or the motor vehicle, which are processed in the computer system for performing the intended control functions. Via the output lines 46 to 48 of the control system 10 or the input / output unit 18 , this is connected to execution elements or display devices 50 to 52 , with the aid of which the intended control functions are carried out.

Eine der Meßeinrichtungen 42 bis 44 stellt den Beginn des Betriebs­ zyklus des Systems beispielsweise anhand des Schließens eines Zünd­ schalters fest, und übermittelt über die Eingangsleitung 38 den Be­ ginn des Betriebszyklus an das Steuersystem 10. Die Logikeinheit 32, der das Signal über die Eingangsleitung 34 zugeführt wird, erzeugt den sogenannten "Power-On-Reset-Impuls", der über die Leitung 36 und die Filtermittel 28 bzw. 30 sowie die Signalverbindungen 24 bzw. 26 den Recheneinheiten 12 bzw. 14 zugeführt wird. Diese werden zurück­ gesetzt und beginnen mit Initialisierungs-, Überprüfungs- und Syn­ chronisationsschritten, deren Ausführung bei Inbetriebnahme des Steuersystems vorgesehen sind. Danach werden die vorgesehenen Steu­ erfunktionen durchgeführt, die unter Auswertung der über die Ein­ gangsleitungen 38 bis 40 zugeführten Betriebsgrößen durch Betätigung der Ausführungsorgane 50 bis 52 vorgegebene Betriebsparameter einge­ stellen.One of the measuring devices 42 to 44 determines the start of the operating cycle of the system, for example by closing an ignition switch, and transmits the start of the operating cycle to the control system 10 via the input line 38 . The logic unit 32 , to which the signal is fed via the input line 34 , generates the so-called "power-on reset pulse", which is transmitted via the line 36 and the filter means 28 and 30 and the signal connections 24 and 26 to the computing units 12 and 14 is fed. These are reset and begin with initialization, checking and synchronization steps, the execution of which is provided when the control system is started up. Thereafter, the intended control functions are carried out which, by evaluating the operating variables supplied via the input lines 38 to 40 by actuating the execution members 50 to 52, set predetermined operating parameters.

Beispielsweise werden bei elektronischen Motorleistungssteuerungen als Eingangssignale die Betriebsgrößen Drehzahl, Fahrgeschwindig­ keit, Batteriespannung, ASR/MSR-Eingriffssignale, Motortemperatur, die Stellung eines vom Fahrer betätigbaren Bedienelements, die Stel­ lung des leistungsbestimmenden Elements etc. zugeführt und die Aus­ führungsorgane für ein leistungsbestimmendes Element, wie Drossel­ klappe oder Einspritzpumpe, für die Kraftstoffzumessung und/oder die Zündzeitpunktseinstellung im Sinne des über die Stellung des Bedien­ elements erfaßten Fahrerwunsches eingestellt. Bei ABS/ASR-Systemen werden dagegen beispielsweise Raddrehzahlsignale etc. zugeführt, während die Ausführungsorgane 50 bis 52 Bremsdruckregler, Zündzeit­ punktseinsteller, Kraftstoffzumessungseinrichtungen oder Luftzumes­ sungseinrichtungen darstellen.For example, in the case of electronic engine power controls, the operating variables speed, driving speed, battery voltage, ASR / MSR intervention signals, engine temperature, the position of a control element which can be actuated by the driver, the position of the performance-determining element, etc. are supplied as input signals, and the executive bodies for a performance-determining element, such as throttle valve or injection pump, set for the fuel metering and / or the ignition timing in the sense of the driver's request detected via the position of the control elements. In ABS / ASR systems, on the other hand, wheel speed signals etc. are supplied, for example, while the execution members 50 to 52 brake pressure regulators, ignition timing point adjusters, fuel metering devices or air metering devices represent devices.

Selbstverständlich verfügt das Steuersystem 10 über eine nicht dar­ gestellte Spannungsversorgung, die die in Fig. 1 dargestellten Ele­ mente mit der notwendigen Versorgungsspannung versorgt.Of course, the control system 10 has a voltage supply, not shown, which supplies the elements shown in FIG. 1 with the necessary supply voltage.

Wie in dem eingangs genannten Stand der Technik, der DE 37 00 986 A1 (US-PS 4 881 227) dargestellt, ist es den Rechenelementen 12 und 14 möglich, anhand des Datenaustausches und/oder durch Kontrollsignale einen Fehlerzustand im Rechnersystem zu erkennen. Bezüglich dieser Fehlererkennungen wird der eingangs genannte Stand der Technik als Teil der Offenbarung betrachtet. Im Fehlerfall erzeugt das erken­ nende Rechenelement bei korrekter Abarbeitung seiner Programmstruk­ tur oder seiner Programme ein RESET-Signal vorbestimmter Art für das jeweilig andere Rechenelement. Dieses RESET-Signal ist vorzugsweise ein Rechtecksignal mit einer vorbestimmten, aus der Taktfrequenz des Rechenelements abgeleiteter Frequenz. In anderen Ausführungsbeispie­ len kann dieses RESET-Signal auch durch einen vorgegebenen Signalpe­ gel oder durch eine vorgegebene Signalform gekennzeichnet sein. Die­ ses Signal wird über die Signalverbindung 24 bzw. 26 an das andere Rechenelement abgegeben, wo es einen Neustart auslöst. Arbeitet das den Fehlerzustand erkennende Rechenelement nicht ordnungsgemäß, so ist es nicht in der Lage, ein RESET-Signal der vorgegebenen Art zu erzeugen. Das dann gebildete RESET-Signal weicht von der vorgegebe­ nen Art ab, und wird im jeweiligen Filtermittel 28 oder 30, das im Falle der Frequenz als Kennzeichen des RESET-Signals vorzugsweise als Bandpaß ausgeführt ist, absorbiert. Das andere Rechenelement wird demnach nicht zurückgesetzt und führt die vorgegebenen Steue­ rungsfunktionen weiter, u. U. in eingeschränktem Umfange, aus. In den anderen Ausführungsbeispielen stellt das Filtermittel z. B. einen Schwellwertschalter dar, der einen falschen Signalpegel herausfil­ tert oder Mittel, die eine vorgegebene Signalform erkennen.As shown in the prior art cited at the beginning, DE 37 00 986 A1 (US Pat. No. 4,881,227), it is possible for the computing elements 12 and 14 to recognize an error state in the computer system on the basis of the data exchange and / or by means of control signals. With regard to these fault detections, the prior art mentioned at the outset is considered part of the disclosure. In the event of an error, the recognizing computing element generates a RESET signal of a predetermined type for the respective other computing element when its program structure or its programs are processed correctly. This RESET signal is preferably a square-wave signal with a predetermined frequency derived from the clock frequency of the computing element. In other embodiments, this RESET signal can also be characterized by a predetermined signal level or by a predetermined signal shape. This signal is emitted via the signal connection 24 or 26 to the other computing element, where it triggers a restart. If the computing element that detects the error state is not working properly, it is unable to generate a RESET signal of the specified type. The RESET signal then formed differs from the pregiven type, and is absorbed in the respective filter means 28 or 30 , which in the case of frequency as a characteristic of the RESET signal is preferably designed as a bandpass filter. The other computing element is therefore not reset and continues the specified control functions, u. U. to a limited extent, from. In the other embodiments, the filter means z. B. represents a threshold switch that tert out a wrong signal level or means that recognize a predetermined signal shape.

Im folgenden wird ausschließlich auf das vorteilhafte Ausführungs­ beispiel eines RESET-Signals vorbestimmter Frequenz bezug genommen. Die nachfolgenden Ausführungen gelten jedoch für die anderen Ausfüh­ rungsbeispiele entsprechend.The following is based exclusively on the advantageous embodiment example of a RESET signal of a predetermined frequency. However, the following explanations apply to the other versions examples accordingly.

Fig. 2 zeigt ein Übersichtsflußdiagramm, welches die oben beschrie­ bene Funktionsweise verdeutlicht. Nach Start des Programms bei Inbe­ triebnahme des Rechnersystems zu Beginn eines Betriebszyklus wird in einem ersten Schritt 100 die oben geschilderte Inbetriebnahme des Rechnersystems durchgeführt. Danach wird gemäß Schritt 102 mit dem Abarbeiten der Anwendungsprogramme zur Durchführung der vorgegebenen Steuerungsfunktionen begonnen. Diese weisen eine bestimmte Programm­ struktur auf, die nach vorgegebenen Regeln in bestimmter Reihenfolge abgearbeitet wird. Diese Tatsache dient der Bildung des korrekten RESET-Signals. Fig. 2 shows an overview flow chart which illustrates the above-described mode of operation. After starting the program when starting up the computer system at the beginning of an operating cycle, the above-described starting up of the computer system is carried out in a first step 100 . Then, in accordance with step 102 , the processing of the application programs for carrying out the specified control functions is started. These have a specific program structure that is processed in a specific order according to predetermined rules. This fact serves to form the correct RESET signal.

Während der Abarbeitung der Anwendungsprogramme findet die Fehler­ überwachung des Rechnersystems statt. Dies wird durch die nachfol­ genden Programmschritte verdeutlicht. So wird mit Hilfe des Schrit­ tes 104 der Erhalt eines RESET-Signals symbolisiert. Dies geschieht hier aus Übersichtlichkeitsgründen durch die Abfrage, ob das Rechen­ element vom anderen ein RESET-Signal erhalten hat.The error monitoring of the computer system takes place while the application programs are being processed. This is illustrated by the following program steps. Step 104 symbolizes the receipt of a RESET signal. For reasons of clarity, this is done by querying whether the computing element has received a RESET signal from the other.

Die tatsächliche vorteilhafte Realisierung der Erkennung eines er­ haltenen RESET-Signal ist jedoch darin zu sehen, daß das RESET-Sig­ nal dem Eingang des Rechenelements zugeleitet wird, dem der Inbe­ triebnahmeimpuls zugeführt wird. Dies führt durch die entsprechende interne Verschaltung zwangsweise zu einem Neustart des Rechners, der somit auch im Fehlerfall, wenn die programmgesteuerte Erkennung mög­ licherweise gestört ist, sicher zurückgesetzt werden kann.The actual advantageous realization of the detection of an er held RESET signal can be seen in the fact that the RESET Sig nal is fed to the input of the computing element to which the Inbe drive impulse is supplied. This leads through the appropriate internal connection forced to restart the computer, the thus also in the event of an error, if program-controlled detection is possible is disturbed, can be safely reset.

Wurde gemäß Schritt 104 ein RESET-Signal erhalten, wird auf den Schritt 100 zurückgegangen, in dem der Inbetriebnahme des Rechnersy­ stems ähnliche Maßnahmen zum Neustart des Rechenelements durchge­ führt werden. Wurde kein RESET-Signal erhalten, so wird nach dem Schritt 104 der Abfrageschritt 106 ausgeführt und überprüft, ob das jeweilige Rechenelement einen Fehlerzustand im Rechnersystem erkannt hat. Ist dies nicht der Fall, wird die Abarbeitung der Anwendungs­ programme nach Schritt 102 und somit die Abfrageschritte 104 und 106 wiederholt.If a RESET signal was received in accordance with step 104 , step 100 is returned to, in which similar measures for restarting the computing element are carried out when the computer system is started up. If no RESET signal was received, then query step 106 is carried out after step 104 and a check is carried out to determine whether the respective computing element has recognized an error state in the computer system. If this is not the case, the processing of the application programs after step 102 and thus the query steps 104 and 106 are repeated.

Wurde ein Fehlerzustand beispielsweise anhand eines Verstoßes gegen das Datenaustauschprotokoll erkannt, so wird im Schritt 108 über­ prüft, ob die Programmabarbeitung korrekt vonstatten ging. In die­ sem Fall wird gemäß Schritt 110 an den anderen Rechner ein RESET-Signal mit vorgegebener Frequenz ausgegeben, während im gegen­ teiligen Fall das nach Schritt 112 abgegebene RESET-Signal eine da­ von verschiedene Frequenz aufweist. Danach wird der Programmteil be­ ginnend mit Schritt 100 wiederholt.If an error condition was identified, for example on the basis of a violation of the data exchange protocol, then in step 108 it is checked whether the program processing was carried out correctly. In this case, according to step 110 , a RESET signal with a predetermined frequency is output to the other computer, while in the opposite case, the RESET signal given after step 112 has a frequency that is different from this. Then the program part is repeated beginning with step 100 .

Das dargestellte Flußdiagramm zeigt einen groben Überblick über die ablaufenden Maßnahmen. Die jeweiligen Abfrageschritte sind dabei beispielshaft, beispielsweise kann der Abfrageschritt 108 dadurch realisiert werden, daß beim Abarbeiten der Anwendungsprogramme be­ stimmte Marken gesetzt werden, die zur Bestimmung der Frequenz des RESET-Signals dienen, wobei ein RESET-Signal mit der vorbestimmten Frequenz z. B. dann gebildet wird, wenn eine die korrekte Abarbeitung anzeigende Kombination der Marken vorliegt.The flow chart shown shows a rough overview of the measures being carried out. The respective query steps are exemplary, for example, query step 108 can be realized in that certain marks are set when processing the application programs, which serve to determine the frequency of the RESET signal, a RESET signal with the predetermined frequency, for. B. is formed when there is a combination of marks indicating correct processing.

Durch die in die RESET-Signalverbindungen zwischen den beiden Re­ chenelementen eingefügten Filtermittel erhält der andere Rechner so­ mit nur einen RESET, wenn das RESET-Signal die vorgegebene Frequenz aufweist. Dies geschieht in der Regel nur, wenn das das RESET-Signal ausgebende Rechenelement korrekt arbeitet. Ist das entsprechende Rechenelement fehlerhaft, so wird das RESET-Signal von den eingefüg­ ten Filtermitteln herausgefiltert, so daß das andere Rechenelement keinen RESET-Impuls erhält.By the in the RESET signal connections between the two Re The other computer receives filter elements inserted in this way with only one RESET if the RESET signal is the specified frequency having. This usually only happens if that is the RESET signal output computing element works correctly. Is the corresponding If the computing element is faulty, the RESET signal is inserted by the ten filter means filtered out, so that the other computing element does not receive a RESET pulse.

Die eingefügten Filtermittel stellen dabei vorzugsweise auf die vor­ gegebene Frequenz abgestimmte Bandpässe dar. Schaltungstechnische Realisierungen derartiger Bandpässe sind in Fig. 3 dargestellt.The inserted filter means preferably represent bandpasses matched to the given frequency. Circuitry implementations of such bandpasses are shown in FIG. 3.

Die Elemente, die bereits anhand Fig. 1 beschrieben worden sind, tragen dieselben Bezugszeichen und werden im folgenden nicht näher beschrieben. The elements that have already been described with reference to FIG. 1 have the same reference numerals and are not described in more detail below.

Die dargestellten Realisierungsformen sind jeweils Beispiele, die sich in einem Anwendungsfall als vorteilhaft erwiesen haben. Die schaltungstechnischen Realisierungen sind dabei auch abhängig vom Typ der Rechenelemente 12 und 14, so daß in anderen Anwendungsformen beispielsweise bezüglich der Logik bzw. Signalpegel veränderte scha­ ltungstechnische Realisierungen erforderlich sind.The forms of implementation shown are examples that have proven to be advantageous in an application. The circuitry implementations are also dependent on the type of the computing elements 12 and 14 , so that in other application forms, for example with regard to the logic or signal level, circuitry implementations which are changed are required.

Die RESET-Signalverbindung 24 vom Rechenelement 14 zum Rechenelement 12 wird auf das Filtermittel 28 geführt und dort auf einen ersten Kondensator 200, dessen anderes Ende mit einem Widerstand 202 ver­ bunden ist. Der Widerstand ist wiederum auf einen Verknüpfungspunkt 204 geführt, dem über einen Widerstand 206 die Verbindungsleitung 36 zugeführt ist. Der Verknüpfungspunkt 204 ist mit der Basis eines NPN-Transistors 208 verknüpft, dessen Emitter mit Masse und dessen Kollektor mit einem Widerstand 210 verbunden ist. Das andere Ende des Widerstandes 210 ist mit einem Verknüpfungspunkt 212 verbunden, der einerseits über einen Widerstand 214 mit dem positiven Pol der Versorgungsspannung verknüpft ist, andererseits über einen zweiten Kondensator 216 mit dem Massepol der Versorgungsspannung. Ferner geht vom Verknüpfungspunkt 212 die RESET-Signalverbindung zum Re­ chenelement 12 aus.The RESET signal connection 24 from the computing element 14 to the computing element 12 is passed to the filter means 28 and there to a first capacitor 200 , the other end of which is connected to a resistor 202 . The resistor is in turn led to a node 204 , to which the connecting line 36 is fed via a resistor 206 . Junction point 204 is connected to the base of an NPN transistor 208 , the emitter of which is connected to ground and the collector of which is connected to a resistor 210 . The other end of the resistor 210 is connected to a connection point 212 , which is connected on the one hand to the positive pole of the supply voltage via a resistor 214 , and on the other hand to the ground pole of the supply voltage via a second capacitor 216 . Furthermore, the RESET signal connection to the computing element 12 starts from the node 212 .

Diese Anordnung stellt, wie für den Fachmann erkennbar, einen Band­ paß dar. Dieser besteht aus einem Hochpaßelement, das im wesentli­ chen aus dem Kondensator 200 gebildet wird, und das die möglicher­ weise vorhandenen höherfrequenten RESET-Signale herausfiltert. Ein invertierendes Verstärkerelement, den Transistor 208 umfasssend, leitet ein RESET-Signal mit einer unterhalb der Grenzfrequenz des Hochpaßelements liegender Frequenz an ein Tiefpaßelement mit dem Kondensator 216, welches niederfrequente Signale herausfiltert. Das beschriebene Filterelement läßt demnach nur RESET-Signale in einem bestimmten Frequenzbereich durch, wobei das Rechenelement 12 im kor­ rekten Fall ein invertiertes Rechtecksignal empfängt. Die Invertie­ rung ist dabei eine aus den speziellen Typen der Rechenelemente 12 und 14 vorzusehende Maßnahme, da das Rechenelement 12 in diesem Aus­ führungsbeispiel als RESET-Signalpegel einen Nullpegel erwartet, während im Nicht-RESET-Fall ein positiver Pegel anliegen muß. Das Rechenelement 14 erzeugt im RESET-Fall ein Rechtecksignal bestimmter Frequenz, wobei im Nicht-RESET-Fall Null-Pegel ausgegeben wird.This arrangement, as can be recognized by the person skilled in the art, represents a bandpass. This consists of a high-pass element which is essentially formed from the capacitor 200 and which filters out the possibly existing higher-frequency RESET signals. An inverting amplifier element, comprising transistor 208 , conducts a RESET signal at a frequency below the cut-off frequency of the high-pass element to a low-pass element with capacitor 216 , which filters out low-frequency signals. The filter element described therefore only allows RESET signals in a certain frequency range, the computing element 12 receiving an inverted square wave signal in the correct case. The Invertie tion is a measure to be provided from the special types of the computing elements 12 and 14 , since the computing element 12 in this exemplary embodiment expects a zero level as a RESET signal level, while in the non-RESET case a positive level must be present. In the RESET case, the computing element 14 generates a square-wave signal of a certain frequency, with zero level being output in the non-RESET case.

Ferner hat die beschriebene Anordnung den Vorteil, daß der Inbe­ triebnahme-RESET-Impuls über die Leitung 36 dem Filtermittel 28 zu­ geführt wird, und auf der Leitung 36 über den Widerstand 206, den Transistor 208 und den Widerstand 210 an das Rechenelement 12 abge­ geben wird. Für den Fall, daß dieser Inbetriebnahmeimpuls ausbleibt, wird bei Einschalten der Spannungsversorgung über den Widerstand 214 der Kondensator 216 aufgeladen, was auf der Ausgangsleitung des Fil­ terelements 28 ein impulsförmiges Signal zur Folge hat, welches das Rechenelement 12 als Inbetriebnahmeimpuls erkennt.Furthermore, the arrangement described has the advantage that the start-up RESET pulse on line 36 to the filter means 28 is supplied, and on line 36 via resistor 206 , transistor 208 and resistor 210 to the computing element 12 becomes. In the event that this start-up pulse is absent, the capacitor 216 is charged when the voltage supply is switched on via the resistor 214 , which results in a pulse-shaped signal on the output line of the filter element 28 , which recognizes the computing element 12 as a start-up pulse.

Ähnlich aufgebaut ist das Filtermittel 30, wobei zu beachten ist, daß in diesem Ausführungsbeispiel die RESET-Logik gegenüber dem oben beschriebenen umgekehrt ist. Ein RESET-Signal ist demnach dann vor­ handen, wenn ein positiver Signal-Pegel auf der Leitung 26 zugeführt wird.The filter means 30 is constructed in a similar manner, it being noted that in this exemplary embodiment the RESET logic is reversed from that described above. A RESET signal is therefore present before a positive signal level is supplied on line 26 .

Die Leitung 26 ist vom Rechenelement 12 kommend auf einen ersten Kondensator 220 geführt. Der andere Anschluß des Kondensators 220 ist mit einem Widerstand 222 verbunden, dessen anderes Ende wiederum auf einen Verknüpfungspunkt 224 geführt ist. Diesem Verknüpfungs­ punkt wird über einen Widerstand 226 die Leitung 36 zugeführt. Fer­ ner ist an den Verknüpfungspunkt 224 die Basis eines PNP-Transistors 228 angeschlossen. Dessen Emitter-Anschluß ist über einen Widerstand 230 mit der Basis verbunden, während sein Kollektor auf einen Wider­ stand 232 geführt ist. Der andere Anschluß des Widerstandes 232 bil­ det einen Verknüpfungspunkt 234, an dem gegen Masse ein Widerstand 236 liegt, während gegen den positiven Pol der Versorgungsspannung ein zweiter Kondensator 238 vorgesehen ist. Ferner ist der positive Pol der Versorgungsspannung mit dem Emitter des PNP-Transistors 228 verbunden. Vom Verknüpfungspunkt 234 geht ferner die RESET-Signal­ verbindung 26 zum Rechenelement 14 aus.The line 26 comes from the computing element 12 to a first capacitor 220 . The other connection of the capacitor 220 is connected to a resistor 222 , the other end of which is in turn led to a junction point 224 . This connection point is supplied via a resistor 226, the line 36 . Furthermore, the base of a PNP transistor 228 is connected to node 224 . Whose emitter connection is connected via a resistor 230 to the base, while its collector was on a counter 232 was performed . The other connection of the resistor 232 bil det a node 234 at which a resistor 236 is connected to ground, while a second capacitor 238 is provided against the positive pole of the supply voltage. Furthermore, the positive pole of the supply voltage is connected to the emitter of the PNP transistor 228 . From the node 234 , the RESET signal connection 26 to the computing element 14 also starts.

Das Filterelement 30 besteht demgemäß aus einem Hochpaßelement, ge­ bildet im wesentlichen aus dem ersten Kondensator 220, aus einem Verstärkungselement, gebildet durch den Transistor 228, sowie einem tiefpaßähnlichen Element, gebildet aus dem zweiten Kondensator 238, das dafür sorgt, daß bei zu hohen Frequenzen der Verknüpfungspunkt 234 auf einem vom Widerstand 236 bestimmten Potential liegt. Das Rechen­ element 14, das in diesem Ausführungsbeispiel auf einen positiven Pegel als RESET-Signal reagiert, empfängt daher bei zu hoher Fre­ quenz des RESET-Signals vom Rechenelement 12 keinen RESET. Im ande­ ren Falle wird das vom Verstärker 228 verstärkte Rechtecksignal un­ gehindert durchgelassen, d. h. am Verknüpfungspunkt 234 ergeben sich dem Rechtecksignal entsprechende Potentialänderungen.The filter element 30 accordingly consists of a high-pass element, which essentially forms the first capacitor 220 , an amplifying element formed by the transistor 228 , and a low-pass element, formed by the second capacitor 238 , which ensures that at high frequencies node 234 is at a potential determined by resistor 236 . The computing element 14 , which in this exemplary embodiment reacts to a positive level as a RESET signal, therefore receives no RESET from the computing element 12 if the frequency of the RESET signal is too high. In the other case, the square-wave signal amplified by the amplifier 228 is passed through unhindered, ie, at node 234 , potential changes corresponding to the square-wave signal result.

Auch hier wird bei ausbleibendem "Power-On-Reset-Signal" durch das Einschalten der Versorgungsspannung über den Kondensator 238 am Ver­ knüpfungspunkt 234 ein pulsförmiger Signalverlauf erzeugt, der das Rechenelement 14 zur Inbetriebnahme zurücksetzt.Here too, if there is no "power-on reset signal", by switching on the supply voltage via capacitor 238 at node 234, a pulse-shaped signal curve is generated which resets computing element 14 for commissioning.

Einer weitere Verbesserung der Verfügbarkeit des Rechnersystems wird durch die vorteilhafte Maßnahme erreicht, daß für den Fall, daß ein Rechenelement dem anderen eine gewisse Anzahl RESET's zugesendet hat (z. B. 3 mal), vorgesehen ist, durch die ständige Ausgabe eines RESET-Signals das andere Rechenelement abgeschaltet werden kann und dann mit Hilfe des verbliebenen Rechenelements ein Notlauf des Sy­ stems durchgeführt werden kann.A further improvement in the availability of the computer system is achieved by the advantageous measure that in the event that a Computing element has sent the other a certain number of RESETs (e.g. 3 times), is provided by the constant output of a RESET signal the other computing element can be switched off and then with the help of the remaining computing element an emergency run of the Sy stems can be carried out.

Claims (5)

1. Mehrrechnersystem in einem Kraftfahrzeug, bestehend aus wenigstens zwei Rechenelementen (12, 14),
  • - wobei über Signalverbindungen (24, 26) zwischen den Re­ chenelementen (12, 14) Rücksetzsignale austauschbar sind, die zu einem Neustart oder einer Inbetriebnahme des ein solches Rücksetzsignal empfangenden Rechenelements füh­ ren,
  • - wobei bei erkanntem Fehlerzustand von dem den Fehler­ zustand erkennenden Rechenelement (12, 14) ein Rücksetz­ signal erzeugt wird,
dadurch gekennzeichnet, daß
  • - das Rücksetzsignal ein Signal vorbestimmter Art ist, welches durch eine vorgegebene Frequenz, einen Span­ nungspegel oder eine Signalform charakterisiert ist, und
  • - wobei in der Signalverbindung zwischen den Rechenele­ menten (12, 14) zum Senden des Rücksetzsignals Filter­ mittel (28, 30) vorhanden sind, welche auf das Rücksetz­ signal abgestimmt sind.
1. Multi-computer system in a motor vehicle, consisting of at least two computing elements ( 12 , 14 ),
  • - Reset signals are interchangeable via signal connections ( 24 , 26 ) between the re chen elements ( 12 , 14 ) which lead to a restart or commissioning of the computing element receiving such a reset signal,
  • a reset signal is generated when the error state is detected by the computing element ( 12 , 14 ) that detects the error,
characterized in that
  • - The reset signal is a signal of a predetermined type, which is characterized by a predetermined frequency, a voltage level or a waveform, and
  • - Wherein in the signal connection between the Rechenele elements ( 12 , 14 ) for sending the reset signal filter means ( 28 , 30 ) are present, which are matched to the reset signal.
2. Mehrrechnersystem nach Anspruch 1, dadurch gekennzeich­ net, daß im Falle von durch die Frequenz charakterisier­ ten Rücksetzsignalen die Filtermittel nur Signale passie­ ren lassen, deren Frequenz in der Umgebung der vorgegebe­ nen Frequenz liegt.2. Multi-computer system according to claim 1, characterized in net that in the case of characterized by the frequency reset signals, the filter means only pass signals let their frequency in the vicinity of the specified frequency. 3. Mehrrechnersystem nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Filtermittel wenig­ stens einen Bandpaß aufweisen, der aus Bauelementen wie Kondensatoren, Widerstände und/oder Transistoren aufge­ baut ist.3. Multi-computer system according to one of the preceding claims che, characterized in that the filter means little least have a bandpass that consists of components such as Capacitors, resistors and / or transistors opened is building. 4. Mehrrechnersystem nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß den Filtermitteln der In­ betriebnahmeimpuls zugeführt wird. 4. Multi-computer system according to one of the preceding claims che, characterized in that the filter means of In commissioning pulse is supplied.   5. Mehrrechnersystem nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Filtermittel derart ausgestaltet sind, daß bei Einschaltung der Spannungsver­ sorgung bei ausbleibendem Inbetriebnahmeimpuls ein im­ pulsförmiges Signal zur Inbetriebnahme erzeugt wird.5. Multi-computer system according to one of the preceding claims che, characterized in that the filter means such are designed so that when the voltage ver supply if there is no commissioning impulse on pulse-shaped signal for commissioning is generated.
DE19914115662 1991-05-14 1991-05-14 Multi-computer system in a motor vehicle Expired - Lifetime DE4115662C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914115662 DE4115662C2 (en) 1991-05-14 1991-05-14 Multi-computer system in a motor vehicle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914115662 DE4115662C2 (en) 1991-05-14 1991-05-14 Multi-computer system in a motor vehicle

Publications (2)

Publication Number Publication Date
DE4115662A1 DE4115662A1 (en) 1992-11-19
DE4115662C2 true DE4115662C2 (en) 2000-09-14

Family

ID=6431610

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914115662 Expired - Lifetime DE4115662C2 (en) 1991-05-14 1991-05-14 Multi-computer system in a motor vehicle

Country Status (1)

Country Link
DE (1) DE4115662C2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314118B4 (en) * 1993-04-29 2006-08-31 Robert Bosch Gmbh Method and device for controlling the drive power of a vehicle
DE19851438A1 (en) * 1998-11-09 2000-05-11 Volkswagen Ag Computer system for a motor vehicle
DE19960334A1 (en) * 1999-01-08 2000-07-13 Luk Lamellen & Kupplungsbau Motor vehicle safety and control device has means for the automatic activation of a coupling in the drive train of a motor vehicle if required control signals are not received

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3700986A1 (en) * 1987-01-15 1988-07-28 Bosch Gmbh Robert DEVICE FOR MONITORING A COMPUTER SYSTEM WITH TWO PROCESSORS IN A MOTOR VEHICLE
DE3920852A1 (en) * 1989-06-24 1991-01-10 Bosch Gmbh Robert Reset pulse generator circuit - has comparator circuit responding to trigger and fault function to reset processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3700986A1 (en) * 1987-01-15 1988-07-28 Bosch Gmbh Robert DEVICE FOR MONITORING A COMPUTER SYSTEM WITH TWO PROCESSORS IN A MOTOR VEHICLE
DE3920852A1 (en) * 1989-06-24 1991-01-10 Bosch Gmbh Robert Reset pulse generator circuit - has comparator circuit responding to trigger and fault function to reset processor

Also Published As

Publication number Publication date
DE4115662A1 (en) 1992-11-19

Similar Documents

Publication Publication Date Title
EP0512240B1 (en) System for the control of motor vehicles
DE102008028910B4 (en) Electronic control device in a vehicle with a monitoring control circuit
DE4112334C2 (en)
EP0826102B1 (en) Method and device for controlling a vehicle drive unit
DE3854044T2 (en) Double computer compliance check system.
DE102006028695B4 (en) Electronic control system with malfunction monitoring
DE10243589A1 (en) Vehicle electronic control device
DE3343227A1 (en) METHOD FOR MONITORING ELECTRONIC COMPUTERS, IN PARTICULAR MICROPROCESSORS
DE102015107671A1 (en) Control and diagnostics of a controller wakeup functionality
EP1479003B1 (en) Method and device for controlling the functional unit of a motor vehicle
EP0898745B1 (en) Method of checking the operability of a computing unit
DE60211625T2 (en) Electronic control device with control and monitoring CPU's
EP0671031B1 (en) Microcomputer with monitoring circuit
DE10248672A1 (en) Method of transferring data on a bus
DE4115662C2 (en) Multi-computer system in a motor vehicle
WO1994025749A1 (en) Machine control process with substitution function for a defective shaft angular position signal
DE60302577T2 (en) PROCEDURE AND COMPUTER PROGRAM FOR IDENTIFYING AN ERROR IN A MOTOR
EP0596297B1 (en) Method and apparatus for checking the monitoring unit of a control system for an engine
EP1305509B1 (en) Electronic circuit configuration and corresponding method for controlling actuators such as valves or injectors
DE19755311B4 (en) Method and device for transmitting information in motor vehicles
EP1894101A1 (en) Method and apparatus for monitoring unauthorized access to the memory of an arithmetic unit, especially in a motor vehicle
DE102020202227A1 (en) Electronic control unit
DE19640432C2 (en) Method for monitoring an internal combustion engine
EP2338111B1 (en) Method and device for testing a computer core in a processor comprising at least two computer cores
WO2009062808A1 (en) Method for detecting different communication protocols in a controller

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
R071 Expiry of right