DE4114201C1

DE4114201C1 - Satellite transmitted wideband analogue video signal switch - has base terminal connected with output terminal and through current source to positive potential

Info

Publication number: DE4114201C1
Application number: DE19914114201
Authority: DE
Inventors: Roland Dipl.-Ing. 8029 Sauerlach De Heymann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1991-04-30
Filing date: 1991-04-30
Publication date: 1992-10-01
Anticipated expiration: 2011-05-01

Abstract

The equipment includes n input terminals (E1-En) each for one of the analogue signals, n differential amplifiers each with a two transistors (Tl1, Tl2-Tn1,Tn2) and each having an emitter terminal (el1,el2-en1,en2) of each of its two transistors connected with a reference potential (B) through a common current source (I1-In). A base terminal (bl1-bn1) of each transistor is connected to one of the input terminals. A collector terminal (cl1-cn1) of each transistor goes to a positive potential (U). A base terminal (bl2-bn2) of each second transistor, shortcircuited with a collector terminal (cl2-cn2), is connected with the output terminal (A) and also through another current source (I) to the positive potential. There is a switching unit (Sl-Sn) for taking a current from the common current source to the positive terminal. USE/ADVANTAGE - High input resistance and crosstalk is heavily damped, along with low current consumpution and low output resistance.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Schalten einer Anzahl von Analogsignalen auf eine Ausgangsklem me mit einer Anzahl von Eingangsklemmen zum Anlegen jeweils eines der Analogsignale, und jeweils einen ersten und einen zweiten Transistor aufweisende Differenzverstärker, wobei bei jedem Differenzverstärker jeweils ein Emitteranschluß jedes dieser zwei Transistoren über eine gemeinsame Stromquelle mit einem Bezugspotential verbunden ist, ein Basisanschluß des jeweils ersten Transistors mit jeweils einer der Eingangs klemmen verbunden ist, ein Kollektoranschluß des jeweils er sten Transistors auf ein positives Potential geschaltet ist, ein Basisanschluß des jeweils zweiten Transistors mit der Aus gangsklemme verbunden ist, und ein Kollektoranschluß des zweiten Transistors über eine weitere Stromquelle oder einen Widerstand auf das positive Potential geschaltet ist.The invention relates to a circuit arrangement for Switching a number of analog signals to an output terminal me with a number of input terminals for connection one of the analog signals, and a first and a respective one second transistor having differential amplifier, wherein at each differential amplifier one emitter connection each of these two transistors using a common current source is connected to a reference potential, a base terminal of the first transistor each with one of the input clamp is connected, a collector connection of each he most transistor is switched to a positive potential, a base terminal of the second transistor with the off Gear clamp is connected, and a collector connection of the second transistor via a further current source or a Resistance is switched to the positive potential.

Eine solche Schaltungsanordnung ist beispielsweise aus der DE-PS 30 03 792 bekannt. Dort ist außerdem der Ausgang der Schaltungsanordnung mit dem Emitter eines Transistors verbun den, dessen Kollektor mit dem positiven Potential und dessen Basis mit den Kollektoren der zweiten Transistoren der Diffe renzverstärker verbunden ist. Die Kollektoren der zweiten Transistoren sind über einen Widerstand mit dem positiven Potential verbunden.Such a circuit arrangement is for example from the DE-PS 30 03 792 known. There is also the exit of the Circuit arrangement verbun with the emitter of a transistor the one whose collector has the positive potential and whose Base with the collectors of the second transistors of the Diffe limit amplifier is connected. The collectors of the second Transistors are connected to the positive via a resistor Potential connected.

Auch die US-PS 48 35 771 beschreibt eine solche Schaltungs anordnung zum Schalten einer Anzahl von Analogsignalen auf eine Ausgangsklemme. Bei dieser Schaltungsanordnung sind die zweiten Transistoren der Differenzverstärker durch einen Multi-Emitter-Transistor realisiert, dessen Basisanschluß mit dem Kollektoranschluß und der Ausgangsklemme verbunden und über einen Widerstand auf positives Potential geschaltet ist.The US-PS 48 35 771 describes such a circuit arrangement for switching a number of analog signals an output terminal. In this circuit arrangement second transistors of the differential amplifier by one Multi-emitter transistor realized, the base connection with connected to the collector connection and the output terminal and is switched to a positive potential via a resistor.

Weitere Beispiele von Analogschaltern sind auch im Buch "Schal tungstechnik" von Tietze und Schenk, 5. Auflage, 1980, auf den Seiten 397 bis 407 beschrieben. In Kapitel 17.3.3 dieses Bu ches wird ein Analogschalter vorgestellt, der zwei parallel geschaltete Differenzverstärker mit Bipolartransistoren auf weist und bei dem der Emitterstrom von einem zum anderen Differenzverstärker umschaltbar ist. Bei geeigneter Dimensio nierung kann man mit einem solchen Analogschalter Bandbreiten bis über 100 MHz erreichen. Die Schaltung eignet sich deshalb für den Einsatz in der Nachrichtentechnik als Modulator, Demo dulator oder Phasendetektor sowie als Kanalumschalter im Breit bandoszillographen.Further examples of analog switches can also be found in the book "Schal tungstechnik "by Tietze and Schenk, 5th edition, 1980, on the Pages 397 to 407. In Chapter 17.3.3 of this Bu An analog switch is also presented that has two in parallel switched differential amplifier with bipolar transistors points and in which the emitter current from one to the other Differential amplifier is switchable. With suitable dimensions You can bandwidth with such an analog switch reach up to over 100 MHz. The circuit is therefore suitable for use in communications engineering as a modulator, demo dulator or phase detector and as a channel switch in wide band oscillographs.

Prinzipiell sollten solche Analogschalter eine möglichst gute Übersprechdämpfung über einen großen Frequenzbereich aufwei sen. Unter Übersprechen ist dabei die Fähigkeit eines Analog signales zu verstehen, auf das andere Analogsignal störend einzuwirken. Darüber hinaus sollten Analogschalter im ge sperrten Zustand eine hohe Isolationsspannung aufweisen. Das Erfüllen dieser Erfordernisse ist z. B. besonders wichtig bei in Satelliten übertragenen breitbandigen Videosignalen, die eine Bandbreite von bis zu 12 MHz aufweisen.In principle, such analog switches should be as good as possible Crosstalk attenuation over a wide frequency range sen. Under crosstalk is the ability of an analog understand signals, interfering with the other analog signal act. In addition, analog switches in the ge locked state have a high insulation voltage. The Meeting these requirements is such. B. particularly important for Broadband video signals transmitted in satellites have a bandwidth of up to 12 MHz.

Bei den oben erwähnten bekannten Analogschaltern hat sich herausgestellt, daß bei den parallelgeschalteten Differenz verstärkern noch hohe Sperrschichtkapazitäten wirksam bleiben, die beim Schalten von Videosignalen, die über Sateliten über tragen werden, störend in Erscheinung treten.In the known analog switches mentioned above has emphasized that in the parallel connected difference high junction capacities remain effective, those when switching video signals that are broadcast over satellite will wear, appear disruptive.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Ana logschalter anzugeben, der einerseits eine hohe Übersprech dämpfung über einen großen Frequenzbereich und einen hohen Eingangswiderstand aufweist. Darüber hinaus soll sich der Analogschalter durch einen niedrigen Stromverbrauch und einen niedrigen Ausgangswiderstand auszeichnen.The invention is therefore based on the object of an Ana specify log switch, which on the one hand has high crosstalk attenuation over a wide frequency range and a high one Has input resistance. In addition, the Analog switch due to low power consumption and one low output resistance.

Diese Aufgabe wird durch einen Analogschalter mit den Merkma len des Anspruchs 1 gelöst.This task is accomplished by an analog switch with the characteristics len of claim 1 solved.

Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.Developments of the invention are the subject of Subclaims.

Die Erfindung wird im folgenden anhand von zwei Figuren näher erläutert. Es zeigen:The invention is explained in more detail below with the aid of two figures explained. Show it:

Fig. 1 ein Prinzipschaltbild einer erfindungsgemäßen Schaltungs anordnung zum Schalten von zwei Analogsignalen auf eine Ausgangsklemme und Fig. 1 is a schematic diagram of an inventive circuit arrangement for switching two analog signals to an output terminal and

Fig. 2 ein Ausführungsbeispiel einer Schaltungs anordnung zum Schalten von n Analogsignalen, wie sie in einem Satellitenvideoprozessor verwendbar ist. Fig. 2 shows an embodiment of a circuit arrangement for switching n analog signals, as can be used in a satellite video processor.

Fig. 1 zeigt das Prinzipschaltbild der erfindungsgemäßen Schal tungsanordnung zum Schalten von zwei Analogsignalen auf eine Ausgangsklemme A. Dazu weist die Schaltungsanordnung zwei Ein gangsklemmen E1, E2 zum Anlegen eines ersten und eines zweiten Analogsignales auf sowie zwei jeweils einen ersten und zweiten npn-Transistor T11, T12, T21, T22 beinhaltende Differenzver stärker. Bei jedem dieser Differenzverstärker sind die Emitter anschlüsse e11, e12, e21, e22 der jeweils zusammengehörenden Transistoren T11, T12 sowie T21, T22 über eine gemeinsame Stromquelle I1, I2 mit einem Bezugspotential B, hier ein Masse anschluß verbunden. Ein Basisanschluß bll des ersten Transi stors T11 des ersten Differenzverstärkers ist mit der ersten Eingangsklemme E1 und ein Basisanschluß b21 des ersten Transi stors T21 des zweiten Differenzverstärkers mit der zweiten Eingangsklemme E2 der Schaltungsanordnung verbunden. Die Kol lektoranschlüsse c11, c21 der jeweils ersten Transistoren T11, T21 sind an ein positives Potential, hier eine positive Ver sorgungsspannung U, angeschlossen. Fig. 1 shows the basic circuit diagram of the circuit arrangement according to the invention for switching two analog signals to an output terminal A. For this purpose, the circuit arrangement has two input terminals E 1 , E 2 for applying a first and a second analog signal and two first and second npn- Transistor T 11 , T 12 , T 21 , T 22 containing Difference amplifier. In each of these differential amplifiers, the emitter connections e 11 , e 12 , e 21 , e 22 of the transistors T 11 , T 12 and T 21 , T 22 that belong together are connected via a common current source I 1 , I 2 with a reference potential B, here Ground connection connected. A base terminal bll of the first transistor T 11 of the first differential amplifier is connected to the first input terminal E 1 and a base terminal b 21 of the first transistor T 21 of the second differential amplifier is connected to the second input terminal E 2 of the circuit arrangement. The collector terminals C 11 , C 21 of the respective first transistors T 11 , T 21 are connected to a positive potential, here a positive supply voltage U.

Ein Basisanschluß b12 des zweiten Transistors T12 des ersten Differenzverstärkers ist mit einem Kollektoranschluß c12 die ses zweiten Transistors T12 kurzgeschlossen und mit der Aus gangsklemme A verbunden. Außerdem ist diese Ausgangsklemme A über eine weitere Stromquelle I auf das positive Potential U geschaltet. Der zweite Transistors T22 des zweiten Differenz verstärkers ist in gleicher Weise verschaltet. Dazu ist ein Basisanschluß b22 dieses zweiten Transistors T22 mit einem Kollektoranschluß c22 dieses zweiten Transistors T22 in Ver bindung als auch an die Ausgangsklemme A angeschlossen. Über die Stromquelle I liegt der Kollektoranschluß c22 und der Basisanschluß b22 dieses zweiten Transistors T22 des zwei ten Differenzverstärkers auch auf positivem Potential U.A base terminal b 12 of the second transistor T 12 of the first differential amplifier is short-circuited with a collector terminal c 12 of this second transistor T 12 and connected to the output terminal A. In addition, this output terminal A is connected to the positive potential U via a further current source I. The second transistor T 22 of the second differential amplifier is connected in the same way. For this purpose, a base terminal b 22 of this second transistor T 22 is connected to a collector terminal c 22 of this second transistor T 22 in connection and also connected to the output terminal A. Via the current source I, the collector terminal c 22 and the base terminal b 22 of this second transistor T 22 of the two th differential amplifier are also at a positive potential U.

Bisher entspricht die beschriebene Schaltungsanordnung von Fig. 1 der eingangs erwähnten bekannten Schaltungsanordnung eines Analogschalters, wenn die gemeinsamen Stromquellen I1, I2 ge schaltet betrieben werden. Soll beispielsweise das erste Ana logsignal an der Eingangsklemme E1 an die Ausgangsklemme A ge leitet werden, so muß die Stromquelle I1 eingeschaltet und die Stromquelle I2 ausgeschaltet sein. Soll dagegen das Analogsi gnal an der Eingangsklemme E2 an die Ausgangsklemme A der Schaltungsanordnung gelangen, muß die Stromquelle I1 ausge schaltet und die Stromquelle I2 eingeschaltet werden. Damit bleiben aber im abgeschalteten Zustand noch große Sperrschicht kapazitäten, die in Fig. 1 als Cs bezeichnet sind und zwischen den Basisanschlüssen und Emitteranschlüssen der jeweiligen Transistoren liegen, wirksam. Diese Sperrschichtkapazitäten Cs verschlechtern die Übersprechdämpfung bei hohen Frequenzen.So far, the circuit arrangement of FIG. 1 described corresponds to the known circuit arrangement of an analog switch mentioned at the outset, when the common current sources I 1 , I 2 are operated switched. For example, if the first ana log signal at input terminal E 1 is to be passed to output terminal A, current source I 1 must be switched on and current source I 2 must be switched off. On the other hand, if the Analogsi signal at the input terminal E 2 reach the output terminal A of the circuit arrangement, the current source I 1 must be switched off and the current source I 2 must be switched on. However, large junction capacitances, which are designated as Cs in FIG. 1 and lie between the base connections and emitter connections of the respective transistors, remain effective in the switched-off state. These junction capacitance Cs deteriorate the crosstalk attenuation at high frequencies.

Bei der erfindungsgemäßen Schaltungsanordnung von Fig. 1 werden dagegen die Stromquellen I1 und I2 nicht selbst abgeschaltet, sondern deren Strom über eine Schalteinrichtung an das positi ve Potential abgeleitet. Dazu weist die Schaltungsanordnung eine erste Schalteinrichtung S1 auf, die zwischen positives Potential U und einem Anschluß der ersten gemeinsamen Strom quelle I1 geschaltet, der nicht mit dem Bezugspotential B verbunden ist. In gleicher Weise liegt eine zweite Schaltein richtung S2 zwischen positivem Potential U und einem Anschluß der zweiten gemeinsamen Stromquelle I2, der ebenfalls nicht mit dem Bezugspotential B in Verbindung steht. Wird eine dieser beiden Schalteinrichtungen S1, S2 geschlossen, so fließt der Strom der jeweils dazugehörenden Stromquellen I1, I2 an positives Potential U ab. Durch diese erfindungsgemäße Anordnung ergeben sich folgende Vorteile:In the circuit arrangement according to the invention from FIG. 1, however, the current sources I 1 and I 2 are not switched off themselves, but rather their current is derived via a switching device from the positive potential. For this purpose, the circuit arrangement has a first switching device S 1 , which is switched between positive potential U and a terminal of the first common current source I 1 , which is not connected to the reference potential B. In the same way, a second switching device S 2 lies between the positive potential U and a connection of the second common current source I 2 , which is likewise not connected to the reference potential B. If one of these two switching devices S 1 , S 2 is closed, the current of the respectively associated current sources I 1 , I 2 flows to positive potential U. This arrangement according to the invention has the following advantages:

a high input resistance of the circuit arrangement,
- a low-resistance output resistor when switched on,
- A high reverse voltage on the base-emitter diode paths of the transistors T 11 , T 12 of the first differential amplifier and the transistors T 21 , T 22 of the second differential amplifier and thus a low junction capacitance in the switched-off state.

Durch die erfindungsgemäße Schaltungsanordnung in Fig. 1 wird der Verbindungspunkt der Emitteranschlüsse e11, e12 bzw. der Emitteranschlüsse e21, e22 der Transistoren T21, T22 des zwei ten Differenzverstärkers und damit auch die Sperrschichtenka pazitäten Cs über die Schalteinrichtung S1 bzw. S2 direkt mit dem positive Potential U kurzgeschlossen, wodurch die Sperr schichtenkapazitäten Cs für hohe Frequenzen keine Verkopplung der Eingänge E1, E2 mit dem Ausgang A verursachen. Mit einer entsprechenden Zuleitungsführung lassen sich bei Eingangssi gnalen von etwa 10 MHz Übersprechdämpfungen von < 60 dB errei chen. The inventive circuit arrangement in FIG. 1, the connecting point of the emitter terminals e 11, e 12 and emitter terminals e 21, e 22 of the transistors T 21, T 22 of the two-th differential amplifier, and thus the Sperrschichtenka capacities Cs via the switching device S 1 or S 2 directly short-circuited to the positive potential U, as a result of which the blocking layer capacitances Cs for high frequencies do not cause the inputs E 1 , E 2 to be coupled to the output A. With an appropriate cable routing, crosstalk attenuation of <60 dB can be achieved with input signals of around 10 MHz.

In Fig. 2 ist ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung dargestellt, wie sie beispielsweise in einem integrierten Schaltkreis eines Videoprozessors zum Emp fang von Satellitenvideosignalen verwendet werden kann. Gleiche Bezugszeichen wie in Fig. 1 bezeichnen gleiche Teile. Wie bereits aus Fig. 1 ersichtlich, liegt zwischen einer Ein gangsklemme und der Ausgangsklemme A jeweils ein identischer Schaltungsteil, um ein Analogsignal an den Ausgang A zu schal ten. Dementsprechend wurde die Darstellung von Fig. 2 verein facht. Es ist nur derjenige Schaltungsteil dargestellt wurde, der nach einer ersten Eingangsklemme E1 und nach eine n-ten Eingangsklemme En erfindungsgemäß notwendig ist. Die dazwi schenliegenden Schaltungsteile wurden nur durch punktierte Linien angedeutet.In FIG. 2, an embodiment of a circuit arrangement according to the invention is shown as catch, for example in an integrated circuit of a video processor to Emp may be used by satellite video signals. The same reference numerals as in Fig. 1 denote the same parts. As can already be seen from FIG. 1, there is an identical circuit part between an input terminal and the output terminal A in order to switch an analog signal to the output A. Accordingly, the illustration of FIG. 2 has been simplified. Only the circuit part that is necessary according to the invention after a first input terminal E 1 and after an nth input terminal En has been shown. The intermediate circuit parts were only indicated by dotted lines.

Die Schaltungsanordnung von Fig. 2 weist also eine erste Ein gangsklemme E1 auf, die mit dem Basisanschluß b11 des ersten Transistors T11 des ersten Differenzverstärkers verbunden ist. Dieser Transistor T11 ist an seinem Emitteranschluß e11 über eine Diode D6 an die gemeinsame Stromquelle I1 des ersten Dif ferenzverstärkers angeschlossen. Diese gemeinsame Stromquelle I1 liegt zwischen dem Kathodenanschluß dieser Diode D6 und einem Bezugspotential B, das auf Masse geschaltet ist. Der Ver bindungspunkt zwischen der Diode D6 und der ersten gemeinsamen Stromquelle I1 ist zugleich an einen Kathodenanschluß einer wei teren Diode D3 angeschlossen, deren Anodenanschluß mit einem Emitteranschluß e12 eines zweiten Transistors Tn2 des ersten Differenzverstärkers verbunden ist. Ein Kollektoranschluß cn2 und ein Basisanschluß bn2 dieses zweiten Transistors Tn2 ist mit dem Ausgangsanschluß A der Schaltungsanordnung in Verbin dung. Ein Kollektoranschluß c11 des ersten Transistors T11 ist mit dem Kollektoranschluß cn2 über eine Stromspiegelschaltung SP1 verbunden. Diese Stromspiegelschaltung besteht aus den Transistoren Q11 und Q12. Dazu ist der Transistor Q11 als pnp- Transistor ausgebildet, dessen Basisanschluß mit dessen Kol lektoranschluß kurzgeschlossen und dessen Emitteranschluß an das positive Potential U geschaltet ist. Der Basisanschluß und Kollektoranschluß dieses Transistors Q11 ist mit dem Kol lektoranschluß c11 des ersten Transistors T11 in Verbindung. Der zweite Transistor Q12, der ebenfalls ein pnp-Transistor ist, ist mit seinem Basisanschluß an den Basisanschluß des Transistors Q11 angeschlossen und mit seinem Kollektoranschluß mit dem Ausgangsanschluß A der Schaltungsanordnung in Verbin dung. Der Emitteranschluß dieses Transistors Q12 liegt auf positivem Potential U.The circuit arrangement of FIG. 2 thus has a first input terminal E 1 , which is connected to the base terminal b 11 of the first transistor T 11 of the first differential amplifier. This transistor T 11 is connected at its emitter terminal e 11 via a diode D 6 to the common current source I 1 of the first differential amplifier. This common current source I 1 lies between the cathode connection of this diode D 6 and a reference potential B, which is connected to ground. The Ver connection point between the diode D 6 and the first common current source I 1 is also connected to a cathode terminal of a white direct diode D 3 , the anode terminal of which is connected to an emitter terminal e 12 of a second transistor Tn2 of the first differential amplifier. A collector terminal cn2 and a base terminal bn2 of this second transistor Tn2 is connected to the output terminal A of the circuit arrangement. A collector terminal c 11 of the first transistor T 11 is connected to the collector terminal cn2 via a current mirror circuit SP1. This current mirror circuit consists of transistors Q 11 and Q 12 . For this purpose, the transistor Q 11 is designed as a pnp transistor, the base terminal of which is short-circuited to the collector terminal and the emitter terminal of which is connected to the positive potential U. The base terminal and collector terminal of this transistor Q 11 is connected to the collector terminal C 11 of the first transistor T 11 . The second transistor Q 12 , which is also a pnp transistor, is connected with its base connection to the base connection of the transistor Q 11 and with its collector connection to the output connection A of the circuit arrangement in conjunction. The emitter connection of this transistor Q 12 is at positive potential U.

Erfindungsgemäß weist die Schaltungsanordnung von Fig. 2 noch eine Schalteinrichtung zum Ableiten des Stromes der gemein samen Stromquelle I1 an positives Potential auf. Dazu ist jetzt eine Schalteinrichtung vorgesehen, die einen Transistor TR1 aufweist, dessen Laststrecke zwischen das positive Poten tial U und einem nicht mit dem Bezugspotential B verbundenen Anschluß der gemeinsamen Stromquelle I1 geschaltet ist. Zwi schen den Emitteranschluß dieses Transistors TR1 und der ge meinsamen Stromquelle I1 ist wieder eine Diode D1 so geschal tet, daß deren Kathodenanschluß mit der gemeinsamen Stromquel le I1 in Verbindung steht. Gesteuert wird diese Schalteinrich tung durch ein Steuersignal G1, das an den Basisanschluß des Transistors TR1 anzulegen ist. Zusätzlich weist die Schaltungs anordnung von Fig. 2 eine zwischen das positive Potential U und den Basisanschluß des Transistors TR1 der Schalteinrichtung geschaltete Stromquelle IQ1 auf.According to the invention, the circuit arrangement of FIG. 2 also has a switching device for deriving the current of the common current source I 1 at positive potential. For this purpose, a switching device is now provided which has a transistor TR1, whose load path is connected between the positive potential U and a connection of the common current source I 1 which is not connected to the reference potential B. Zvi rule the emitter terminal of this transistor TR1 and of the common current source I 1 is again a diode D 1 so geschal tet that its cathode terminal to the common le Stromquel I 1 is connected. This Schalteinrich device is controlled by a control signal G 1 , which is to be applied to the base terminal of the transistor TR1. In addition, the circuit arrangement of FIG. 2 has a current source IQ1 connected between the positive potential U and the base terminal of the transistor TR1 of the switching device.

je nach dem zwischen wievielen Analogsignalen in der Schal tungsanordnung umgeschaltet werden soll, wird die bis jetzt beschriebene Schaltungsanordnung vervielfacht. In Fig. 2 ist dies andeutungsweise durch eine weitere Schaltungsanordnung gleicher Art dargestellt, die zwischen die Eingangsklemme En und der Ausgangsklemme A geschaltet ist. Der Differenzver stärker weist dazu die Transistoren Tn1, Tn2 mit den Dioden D5 und D4 auf, wobei als gemeinsame Stromquelle die Stromquelle In dient. Als Stromspiegel SPn dienen die Transistoren Qn1 und Qn2. Die Schalteinrichtung wird durch den Transistor TRn und die Diode D2 gebildet, die durch das Steuersignal Gn steuerbar ist. Zusätzlich ist eine Stromquelle IQn vorgesehen. depending on the how many analog signals in the circuit arrangement is to be switched, the circuit arrangement described so far is multiplied. In Fig. 2 this is indicated by a further circuit arrangement of the same type, which is connected between the input terminal En and the output terminal A. The difference amplifier has for this purpose the transistors Tn1, Tn2 with the diodes D 5 and D 4 , the current source In serving as a common current source. Transistors Qn1 and Qn2 serve as current mirrors SPn. The switching device is formed by the transistor TRn and the diode D 2 , which can be controlled by the control signal Gn. In addition, a current source IQn is provided.

Wie in Fig. 2 dargestellt, ist als zweiter Transistor in den Differenzverstärken ein Multiemittertransistor Tn2, der einen gemeinsamen Basisanschluß bn2, einen gemeinsamen Kollektoran schluß cn2 sowie eine Vielzahl von Emitteranschlüssen e12, ...en2 aufweist, vorgesehen. Als Transistoren dienen in der erfindungsgemäßen Schaltungsanordnung Bipolartransistoren.As shown in Fig. 2, a multi-emitter transistor Tn2, which has a common base terminal bn2, a common collector terminal cn2 and a plurality of emitter terminals e 12 , ... en2, is provided as the second transistor in the differential amplifiers. Bipolar transistors serve as transistors in the circuit arrangement according to the invention.

Die Dioden D1, D2, D3, D4, D5, D6 dienen zur Erhöhung der Iso lationsspannung der erfindungsgemäßen Schaltungsanordnung.The diodes D 1 , D 2 , D 3 , D 4 , D 5 , D 6 serve to increase the insulation voltage of the circuit arrangement according to the invention.

Claims

1. Circuit arrangement for switching n analog signals to an output terminal (A) with

- n input terminals (E 1; ...; En) for applying one of the analog signals, and
- n each have a first and a second transistor (T 11 , T 12; ...; Tn1, Tn2) having differential amplifiers, with each differential amplifier
- one emitter connection (e 11 , e 12; ...; en1, en2) each of these two transistors (T 11 , T 12; ...; Tn1, Tn2) via a common current source (I 1; ...; In) is connected to a reference potential (B),
a base connection (b 11; ... ; bn1) of the first transistor (T 11; ...; Tn1) is connected to one of the n input terminals (El; ...; En),
a collector terminal (c 11; ...; cn1) of the first transistor (T 11; ...; Tn1) is connected to a positive potential (U),
- A base connection (b 12; ...; bn2) of the second transistor (T 12; ...; Tn2) with a collector connection (c 12; ...; cn2) of the second transistor (T 12; .. .; Tn2) is short-circuited and connected to the output terminal (A) and switched to the positive potential via a further current source (I), and
- A switching device (S 1; ...; Sn) for deriving a current of the respective common current source (I 1; ...; In) to positive potential (U) is provided.

2. Circuit arrangement according to claim 1, characterized in that as a switching device (S 1; ...; Sn) one of a Steueri signal (G 1; ..; Gn) at its base connection (b 1; ...; bn) Be impactable transistor (TR1; ...; TRn) is provided, the load path between positive potential (U) and a not connected to the reference potential (B) connection of the common current source (I 1; ..; In) is connected.

3. Circuit arrangement according to claim 1 or 2, characterized in that at least some of the transistors (T 11 , T 12; ...; Tn1, Tn2; TR1; ...; TRn) at their emitter connections (e 11 ... en1) have diodes (D) connected in series.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that the second transistors (T 21; ...; Tn2) are designed as a multi-emitter transistor.

5. Circuit arrangement according to one of claims 1 to 4, characterized in that between the collector connections (c 11; ...; cn1) of the respective first transistors (T 11; ...; Tn1) and collector connections (c 12 ;. ..; cn2) of the respective second transistors (T 12; ...; Tn2) a current mirror (SP1; ...; SPn) is arranged.