DE4041346B4 - Standard plastic housing with encapsulated semiconductor chips - Google Patents

Standard plastic housing with encapsulated semiconductor chips Download PDF

Info

Publication number
DE4041346B4
DE4041346B4 DE4041346A DE4041346A DE4041346B4 DE 4041346 B4 DE4041346 B4 DE 4041346B4 DE 4041346 A DE4041346 A DE 4041346A DE 4041346 A DE4041346 A DE 4041346A DE 4041346 B4 DE4041346 B4 DE 4041346B4
Authority
DE
Germany
Prior art keywords
island
chip
plastic housing
standard plastic
surrounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4041346A
Other languages
German (de)
Other versions
DE4041346A1 (en
Inventor
Heinz Dipl.-Phys. Pape
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE4041346A priority Critical patent/DE4041346B4/en
Publication of DE4041346A1 publication Critical patent/DE4041346A1/en
Application granted granted Critical
Publication of DE4041346B4 publication Critical patent/DE4041346B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Standard-Kunststoffgehäuse mit zumindest einem darin verkapselten Halbleiterchip, der auf seiner aktiven Oberfläche integrierte Schaltkreise aufweist, wobei jeder Chip auf einer metallischen Unterlage, die als sogenannte Insel bezeichnet wird, aufgebracht ist und die Chips von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben sind, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist, wobei die Insel kleiner als die Fläche des Chips ist und der Chipüberstand an den einzelnen Seiten jeweils mindestens 300 μm beträgt, dadurch gekennzeichnet, daß die Insel (5) unter dem Chip (6) an ihren Schmalseiten von einem sich durch Herausdrücken von elastischem Material beim Aufbringen des Chips (6) auf die Insel (5) bildenden Wulst (8) aus dem elastischem Material umgeben ist.Standard plastic housing with at least one semiconductor chip encapsulated therein, on its active surface has integrated circuits, each chip on a metallic Pad, which is referred to as a so-called island applied is and the chips from a frame out of the housing connections forming Circuits are surrounded, which until the wrapping of chip, island and the inner part of the interconnects is connected to plastic via thin webs with the island, where the island is smaller than the area of the chip and the chip overhang each of the individual sides is at least 300 μm, characterized that the Island (5) under the chip (6) on its narrow sides of a itself by pushing out of elastic material when applying the chip (6) to the island (5) forming bead (8) is surrounded by the elastic material.

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Standard-Kunststoffgehäuse mit zumindest einem darin verkapselten Halbleiterchip, der auf den aktiven Oberflächen integrierte Schaltkreise aufweist, wobei jeder Chip auf eine metallische Unterlage, die als sogenannte Insel bezeichnet wird, aufgebracht ist und von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben ist, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist. Die Fläche der Insel ist kleiner als die Fläche des Halbleiterchips und der Chipüberstand beträgt jeweils mindestens 300 μm.The The invention relates to a standard plastic housing at least one semiconductor chip encapsulated therein, which integrated on the active surfaces Having circuits, each chip being mounted on a metallic pad, which is referred to as so-called island, is applied and of a frame from the housing connections forming Circuit traces is surrounded, which until the wrapping of chip, island and the inner part of the interconnects with plastic via thin webs connected to the island is. The area the island is smaller than the area of the semiconductor chip and the chip overhang is each at least 300 microns.

IC-Bauelemente bestehen üblicherweise aus einem Gehäuse, in dem der eigentliche Halbleiterchip verkapselt ist. Zur Montage derartiger Bauelemente wird häufig der Chip zunächst auf einer metallischen Unterlage (sog. Leadframe-Insel) angeordnet, die innerhalb eines äußeren Anschlußrahmens mit Anschlußbahnen gehaltert ist und vor der Verkapselung in Preßmasse kontaktiert wird.IC devices usually exist from a housing, in which the actual semiconductor chip is encapsulated. For assembly Such components become common the chip first arranged on a metallic base (so-called leadframe island), which within an outer lead frame with sidings is held and contacted before encapsulation in molding compound.

Die Integration von immer mehr Funktionen oder Speicherzellen auf einem Halbleiterchip führt nicht nur zu kleineren Strukturen auf der Chipoberfläche, sondern auch zu größeren Chips. Letztere müssen in die international genormten Standardgehäuse eingebaut werden.The Integration of more and more functions or memory cells on one Semiconductor chip does not lead only to smaller structures on the chip surface, but also to larger chips. The latter must be installed in the internationally standardized standard housing.

Beispielsweise sind bei einem 4 Mega-DRAM im genormten S0J20/26-Gehäuse die Gehäusemaße 17.1 mm × 8.89 mm (350 mil). In derartige Gehäuse wird bisher der eigentliche Chip von der Standardgröße 14.05 mm × 6.50 mm auf einer metallischen Unterlage von 14.60 mm × 6.80 mm aufgebracht. Dabei verbleibt zur Verankerung der seitlichen Anschlüsse etwa 1 mm.For example are in a 4 Mega DRAM in the standard S0J20 / 26 package the housing dimensions 17.1 mm × 8.89 mm (350 mils). In such housing So far, the actual chip of the standard size 14.05 mm × 6.50 mm on a metallic base of 14.60 mm × 6.80 mm applied. It remains for anchoring the lateral connections approximately 1 mm.

Im Zuge der Miniaturisierung wird für den gleichen Zweck die Verwendung eines 300 mil-Gehäuses, das 7,62 mm breit ist, angestrebt. Für ein derartiges Gehäuse würden zur Verankerung der seitlichen Anschlüsse beim 4 Mega-DRAM nur noch etwa 0,5 mm verbleiben. Jeder weitere zehntel Millimeter würde aber die Zuverlässigkeit des Bauteiles deutlich verbessern.in the The miniaturization process is for the same purpose using a 300 mil case, the 7.62 mm wide, sought after. For such a housing would to anchor the lateral connections of the 4 Mega DRAM only about 0.5 mm remain. Every other tenth of a millimeter would the reliability significantly improve the component.

Eine Möglichkeit zum Platzgewinn ist die Verkleinerung der metallischen Unterlage für den Halbleiterchip, was unter anderem in Proc. of the El. Comp. Conf. 1988, S. 552 bis 557 vorgeschlagen wird. Es ist allerdings bekannt, daß ein kleinerer Inselüberstand über den Halbleiterchip zu erhöhten mechanischen Spannungen im Bereich der unteren Chipkante und am Inselrand führt. Dadurch können bei dem fertigen Bauelement nach Verpressen des Chips in Pressmasse an den Stellen der erhöhten mechanischen Spannungen Risse in der Pressmasse entstehen. Bisher wurde daher ein Inselüberstand von 50 μm als untere Grenze angesehen.A possibility To gain space is the reduction of the metallic surface for the semiconductor chip, what among others in Proc. of the El. Comp. Conf. 1988, p. 552 bis 557 is proposed. However, it is known that a smaller Island supernatant over the Semiconductor chip to increased mechanical Stresses in the area of the lower chip edge and on the island edge leads. Thereby can at the finished device after pressing the chip in molding compound in the places of increased mechanical Tensions Cracks in the molding compound arise. So far, therefore an island overhang of 50 μm as lower limit.

Ein Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips ist aus der JP 64-80055 A bekannt. Dabei ist jeder Chip auf einer metallischen Unterlage aufgebracht, die als sogenannte Insel bezeichnet wird. Die Chips sind von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist. Die Insel ist dabei kleiner als die Fläche des Chips. Ein ähnliches Kunststoffgehäuse mit darin verkapselten Halbleiterchips, bei dem die Insel deutlich kleiner ist als die Fläche des Chips, ist weiterhin aus der JP 1-187841 A bekannt. Aus Hacke, H.-J.: Montage Integrierter Schaltungen, Springer-Verlag 1987, Seiten 35–42, ist eine Methode bekannt, beim Befestigen von Chips auf einem Substrat mittels eines Klebers durch die Wahl eines elastischen Materials und einer dicken Klebstoffschicht Spannungen abzubauen. Ein Standard-Kunststoffgehäuse, bei dem unter der Insel eine Kunststofffolie angeordnet ist, die an allen Sei ten über die Insel hervorsteht, ist aus der EP 0 209 265 A1 bekannt.A standard plastic housing with semiconductor chips encapsulated therein is known from JP 64-80055 A. Each chip is applied to a metallic surface, which is referred to as a so-called island. The chips are surrounded by a frame of the conductor connections forming the housing connections, which is connected to the island by means of thin webs until the chip, island and the inner part of the conductor tracks are coated with plastic. The island is smaller than the area of the chip. A similar plastic housing with semiconductor chips encapsulated therein, in which the island is significantly smaller than the area of the chip, is furthermore known from JP 1-187841 A. From Hacke, H.-J .: Assembly Integrated Circuits, Springer-Verlag 1987, pages 35-42, a method is known to reduce voltages when attaching chips on a substrate by means of an adhesive by the choice of an elastic material and a thick adhesive layer , A standard plastic housing, in which a plastic film is arranged under the island, which protrudes at all Be th on the island, is from the EP 0 209 265 A1 known.

Aufgabe der Erfindung ist es daher, ein Standard-Kunststoffgehäuse mit Halbleiterchips der eingangs genannten Art anzugeben, bei dem die Platzverhältnisse innerhalb des Gehäuses verbessert werden, ohne daß hohe mechanische Spannungen in der Pressmasse auftreten.task The invention is therefore a standard plastic housing with Specify semiconductor chips of the type mentioned, in which the space inside the case be improved without high mechanical stresses occur in the molding compound.

Die Aufgabe ist erfindungsgemäß dadurch gelöst, daß die Insel kleiner ist als die Fläche des Chips und der Chipüberstand an den einzelnen Seiten jeweils mindestens 300 μm beträgt und dass die Insel unter dem Chip an ihren Schmalseiten von einem sich durch Herausdrücken des Materials beim Aufbringen des Chips auf die Insel bildenden Wulst aus elastischem Material umgeben ist.The Task is inventively achieved in that the island smaller than the area of the chip and the chip overhang at the individual sides in each case at least 300 microns is and that the island under the chip on its narrow sides of a by pressing out the Material during application of the chip on the island forming bead surrounded by elastic material.

Im Rahmen der Erfindung konnte durch Finite-Elemente-Berechnungen gezeigt werden, daß die mechanischen Spannungen im Bereich der unteren Chipkante und am Inselrand überraschenderweise dann geringer werden, wenn die Insel deutlich kleiner ist als die Chipfläche. Damit ist das eingangs aufgezeigte Problem umgangen.in the Frame of the invention could be demonstrated by finite element calculations be that mechanical Tensions in the area of the lower edge of the chip and at the edge of the island surprisingly then become smaller if the island is significantly smaller than the chip area. In order to the problem indicated at the beginning has been bypassed.

In vorteilhafter Weiterbildung der Erfindung ist die Insel unter dem Halbleiterchip an ihren Schmalseiten von einem Wulst aus Klebstoff umgeben. Vorzugsweise ist der Klebstoff ein gefüllter Epoxidharz- oder ein Silikonkleber. Fertigungstechnisch erweist es sich auch als vorteilhaft, wenn unter die Insel eine Kunststoffolie geklebt ist, die an allen Seiten über die Insel hervorsteht, damit herausquellender Kleber nicht die Fertigungseinrichtung verschmutzt.In an advantageous embodiment of the invention, the island is surrounded by a bead of adhesive under the semiconductor chip on its narrow sides. Preferably, the adhesive is a filled Epo xidharz- or a silicone adhesive. Manufacturing technology, it also proves to be advantageous if under the island a plastic film is glued, which protrudes on all sides of the island, so that swelling adhesive does not pollute the manufacturing facility.

Die Stege, die die Insel in der Mitte des sogenannten Anschlußrahmens (Leadframe) halten, können vorteilhafterweise nach unten gekröpft ausgebildet sein. Dies gewährleistet, daß in der Preßmasse keine Risse im Bereich der Stege entstehen. Damit ergibt sich ein Standard-Kunststoffgehäuse mit optimaler Platzausnutzung in der Preßmasse.The Footbridges that connect the island in the middle of the so-called lead frame (Lead frame) can hold be formed advantageously bent down. This guaranteed that in the molding compound none Cracks in the area of the webs arise. This results in a standard plastic housing with optimal space utilization in the molding compound.

Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung von Ausführungsbeispielen anhand der Zeichnung. Es zeigenFurther Details and advantages of the invention will become apparent from the following Description of the figures of exemplary embodiments based on the drawing. Show it

1 ein in einem Standard-Kunststoffgehäuse realisiertes IC-Bauelement in perspektivischer Darstellung, 1 a realized in a standard plastic housing IC device in perspective view,

2 ein Stanzteil zur Ausbildung des sogenannten Leadframes in der Draufsicht und die 2 a stamped part for forming the so-called leadframe in plan view and the

3 u. 4 einen Chip im Kunststoffgehäuse unter Verwendung eine Leadframes gemäß 2 in der Ansicht von unten und als Schnitt in der Längsachse. 3 u. 4 a chip in the plastic housing using a leadframe according to 2 in the view from below and as a section in the longitudinal axis.

In der 1 ist ein IC-Bauelement dargestellt, daß beispielsweise als SMD (Surface Mounted Device) oder DIP (Dual Inline Package) ausgebildet ist. Ersichtlich ist ein Kunststoffgehäuse 10 aus dem an jeder Seite eine Reihe von Anschlußfüßen 11 herausragen. Das Kunststoffgehäuse 10 entspricht üblicherweise international genormten Standardgehäusen, beispielsweise 350 mil- oder 300 mil-Gehäusen mit entsprechend festgelegten Maßen. Insbesondere beim SMD sind die Anschlußfüße 11 abgekröpft, so daß sie unmittelbar auf eine Leiterplatte aufgesetzt und kontaktiert werden können.In the 1 is an IC device shown that, for example, as an SMD (Surface Mounted Device) or DIP (Dual Inline Package) is formed. A plastic housing is visible 10 from the on each side a number of connecting feet 11 protrude. The plastic housing 10 typically conforms to standard international standard enclosures, such as 350 mil or 300 mil cases of appropriately sized dimensions. Especially with the SMD are the connection feet 11 bent so that they can be placed and contacted directly on a circuit board.

In 2 ist ein gestanztes Blechteil 1 dargestellt, das als sogenanntes Leadframe bezeichnet wird und für die Fertigung des Bauelementes gemäß 1 benötigt wird. Es besteht aus einem äußeren Rahmen 2, der an zwei gegenüberliegenden Seiten Stege 3 als Halterung für eine innenliegende metallische Fläche beinhaltet, die als Leadframe-Insel 5 oder auch nur "Insel" bezeichnet wird. Von den beiden anderen Seiten des Rahmens sind Leiterbahnen 4 aus dem Blechteil 1 herausgestanzt, die jeweils in den Bereich der Insel führen und dort Erweiterungen bilden, die Insel aber selbst nicht berühren. Die Leiterbahnen 4 sind in Querrichtung über Verbindungen abgestützt, die später weggestanzt werden. Aus den Leiterbahnen 4 entstehen beim fertigmontierten Bauelement die Anschlußfüße 11.In 2 is a stamped sheet metal part 1 represented, which is referred to as a so-called leadframe and for the manufacture of the device according to 1 is needed. It consists of an outer frame 2 , which on two opposite sides webs 3 as a holder for an internal metallic surface that acts as a leadframe island 5 or just "island" is called. From the other two sides of the frame are tracks 4 from the sheet metal part 1 punched out, each leading into the area of the island and there extensions, but do not touch the island itself. The tracks 4 are supported in the transverse direction by connections which are later punched away. From the tracks 4 arise at the finished component, the connection feet 11 ,

Anhand 3 und 4 wird deutlich, wie unter Verwendung des Leadframes 1 gemäß 2 das IC-Bauelement platzsparend montiert wird: Die metallische Insel 5 ist nunmehr so dimensioniert, daß sie kleiner als der jeweils verwendete Halbleiterchip ist. Es ergibt sich also gemäß 3 ein Überstand eines Chips 6 gegenüber der Insel 5, der im vorliegenden Beispiel jeweils mindestens 300 μm beträgt.Based 3 and 4 becomes clear how using the leadframe 1 according to 2 The IC component is mounted to save space: the metallic island 5 is now dimensioned so that it is smaller than the semiconductor chip used in each case. It follows accordingly 3 a supernatant of a chip 6 opposite the island 5 , which in the present example is at least 300 μm in each case.

Der Chip 6 ist mittels einer Klebstoffschicht 7 mit der Insel 5 verbunden. An den Schmalseiten wird jeweils ein Wulst 8 gebildet. Der Wulst aus Kleber 7 um die Schmalseiten der Insel wird durch Herausdrücken von Kleber beim DIE-Bonden erzeugt. Fertigungstechnisch ist es günstig, unter der Insel 5 eine Kunststoffolie 9 anzubringen, die größer ist als die Insel 5 und ein Abfließen von herausgedrückten Kleber auf die Unterlage des Werkzeuges verhindern.The chip 6 is by means of an adhesive layer 7 with the island 5 connected. On the narrow sides in each case a bead 8th educated. The bead of glue 7 around the narrow sides of the island is produced by pressing out adhesive during DIE bonding. Manufacturing technology, it is cheap, under the island 5 a plastic film 9 larger than the island 5 and prevent leakage of pressed out adhesive on the base of the tool.

Speziell aus 4 ist ersichtlich, daß die Stege 3 zur Halterung der Insel 5 im Bereich der Chipkante abgesenkt oder geprägt sind. Durch eine derartige Abkröpfung 5' wird die Gefahr von Rissen in diesem Bereich der Preßmasse vermindert. Wenn derartige Abkröpfungen 3' in den Stegen 3 vorhanden sind, ist die Folie 9 in diesem Bereich geschlitzt. Entsprechendes ist für die Unterlage im Werkzeug für das Bonden notwendig.Specially made 4 it can be seen that the webs 3 for holding the island 5 are lowered or embossed in the region of the chip edge. By such a bend 5 ' the risk of cracks in this area of the molding compound is reduced. If such offsets 3 ' in the jetties 3 are present, is the film 9 slotted in this area. The same is necessary for the pad in the tool for bonding.

Der so vorbereitete Aufbau wird in Preßmasse aus Kunststoff eingehüllt. Dazu wird die gesamte Insel 5, der Chip 6 und die Folie 9 sowie ein Teil der Leiterbahnen 4 sowie auch der innere Teil der Stege 3 zur Inselaufhängung mit Preßmasse umhüllt. Der äußere Anschlußrahmen 2 hat anschließend keine Funktion mehr und wird weggestanzt, wobei auch die Querverbindungen der Leiterbahnen 4 durchtrennt werden. Es verbleiben dann nach außen die Anschlußbahnen 4, welche in geforderter Form umgebogen und als Anschlußfüße 11 gemäß 1 ausgebildet sind.The prepared structure is wrapped in plastic molding compound. This will be the entire island 5 , the chip 6 and the foil 9 and part of the tracks 4 as well as the inner part of the bars 3 wrapped around the island suspension with molding compound. The outer lead frame 2 then has no function and is punched away, with the cross-connections of the tracks 4 be severed. It then remain outward the connection tracks 4 , which bent in the required form and as connection feet 11 according to 1 are formed.

Das somit montierte IC-Bauelement zeichnet sich durch optimale Platzausnutzung innerhalb des Gehäuses 10 aus. Es hat sich gezeigt, daß bei dem beschriebenen Aufbau unerwünschte Spannungen in der Preßmasse, im Bereich der unteren Chipkanten und an den Schmalseiten der Inseln, die ansonsten häufig beobachtet werden, deutlich reduziert werden.The thus assembled IC component is characterized by optimum space utilization within the housing 10 out. It has been found that in the structure described undesirable stresses in the molding compound, in the region of the lower chip edges and on the narrow sides of the islands, which are otherwise frequently observed, are significantly reduced.

Claims (5)

Standard-Kunststoffgehäuse mit zumindest einem darin verkapselten Halbleiterchip, der auf seiner aktiven Oberfläche integrierte Schaltkreise aufweist, wobei jeder Chip auf einer metallischen Unterlage, die als sogenannte Insel bezeichnet wird, aufgebracht ist und die Chips von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben sind, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist, wobei die Insel kleiner als die Fläche des Chips ist und der Chipüberstand an den einzelnen Seiten jeweils mindestens 300 μm beträgt, dadurch gekennzeichnet, daß die Insel (5) unter dem Chip (6) an ihren Schmalseiten von einem sich durch Herausdrücken von elastischem Material beim Aufbringen des Chips (6) auf die Insel (5) bildenden Wulst (8) aus dem elastischem Material umgeben ist.Standard plastic housing with at least one semiconductor chip encapsulated therein having integrated circuits on its active surface, each chip being mounted on a metallic support called a so-called island is placed and the chips are surrounded by a frame of the conductor connections forming the housing connections, which is connected to the island by thin webs with the island until the chip, island and the inner part of the tracks are enveloped, the island being smaller than the surface of the island Chips is and the chip supernatant at each side is at least 300 microns, characterized in that the island ( 5 ) under the chip ( 6 ) on their narrow sides of a by pressing out of elastic material during application of the chip ( 6 ) on the island ( 5 ) forming bead ( 8th ) is surrounded by the elastic material. Standard-Kunststoffgehäuse nach Anspruch 1, dadurch gekennzeichnet, dass die Insel (5) unter dem Chip (6) an ihren Schmalseiten von einem Wulst (8) aus Klebstoff (7) unmgeben ist.Standard plastic housing according to claim 1, characterized in that the island ( 5 ) under the chip ( 6 ) on its narrow sides by a bead ( 8th ) of adhesive ( 7 ) is impossible. Standard-Kunststoffgehäuse nach Anspruch 2, dadurch gekennzeichnet, dass der Klebstoff (7) ein gefüllter Epoxidharz- oder Silikonkleber ist.Standard plastic housing according to claim 2, characterized in that the adhesive ( 7 ) is a filled epoxy or silicone adhesive. Standard-Kunststoffgehäuse nach Anspruch 1, wobei die Insel in der Mitte des Rahmens durch Stege gehaltert ist, dadurch gekennzeichnet, dass die Stege (3) zur Unterseite hin gekröpft ausgebildet sind.Standard plastic housing according to claim 1, wherein the island in the middle of the frame is supported by webs, characterized in that the webs ( 3 ) are cranked towards the bottom. Standard-Kunststoffgehäuse nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass unter der Insel (5) eine Kunststoffolie (9) angeordnet ist, die an allen Seiten über die Insel (5) hervorsteht.Standard plastic housing according to one of claims 1 to 4, characterized in that below the island ( 5 ) a plastic film ( 9 ) arranged on all sides over the island ( 5 protruding).
DE4041346A 1990-12-21 1990-12-21 Standard plastic housing with encapsulated semiconductor chips Expired - Lifetime DE4041346B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4041346A DE4041346B4 (en) 1990-12-21 1990-12-21 Standard plastic housing with encapsulated semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4041346A DE4041346B4 (en) 1990-12-21 1990-12-21 Standard plastic housing with encapsulated semiconductor chips

Publications (2)

Publication Number Publication Date
DE4041346A1 DE4041346A1 (en) 1992-06-25
DE4041346B4 true DE4041346B4 (en) 2005-10-06

Family

ID=6421139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4041346A Expired - Lifetime DE4041346B4 (en) 1990-12-21 1990-12-21 Standard plastic housing with encapsulated semiconductor chips

Country Status (1)

Country Link
DE (1) DE4041346B4 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4206437A1 (en) * 1992-02-29 1993-09-16 Telefunken Microelectron Semiconductor mounting eg for GaP LED - supports chip on raised surface of carrier with intermediate metallised silicon chip of similar thermal expansion coefficient
DE4428320A1 (en) * 1994-08-10 1996-02-15 Duerrwaechter E Dr Doduco Plastic housing with a vibration-damping bearing of a bondable element
DE19526010B4 (en) * 1995-07-17 2005-10-13 Infineon Technologies Ag Electronic component
EP0954879A1 (en) 1997-01-22 1999-11-10 Siemens Aktiengesellschaft Electronic component
DE112005003614B4 (en) 2005-07-28 2014-08-21 Infineon Technologies Ag Semiconductor module for a switching power supply and method for its assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209265A1 (en) * 1985-06-25 1987-01-21 Toray Silicone Co., Ltd. Lead frame for semiconductor devices
DE3635375C2 (en) * 1986-10-17 1988-07-21 W.C. Heraeus Gmbh, 6450 Hanau, De
JPS6480055A (en) * 1987-09-21 1989-03-24 Nec Corp Resin sealed semiconductor device
JPH01187841A (en) * 1988-01-22 1989-07-27 Hitachi Ltd Semiconductor device
JPH01204459A (en) * 1988-02-10 1989-08-17 Hitachi Ltd Lead frame for semiconductor device
JPH0225061A (en) * 1988-07-13 1990-01-26 Hitachi Ltd Semiconductor device and lead frame used for manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209265A1 (en) * 1985-06-25 1987-01-21 Toray Silicone Co., Ltd. Lead frame for semiconductor devices
DE3635375C2 (en) * 1986-10-17 1988-07-21 W.C. Heraeus Gmbh, 6450 Hanau, De
JPS6480055A (en) * 1987-09-21 1989-03-24 Nec Corp Resin sealed semiconductor device
JPH01187841A (en) * 1988-01-22 1989-07-27 Hitachi Ltd Semiconductor device
JPH01204459A (en) * 1988-02-10 1989-08-17 Hitachi Ltd Lead frame for semiconductor device
JPH0225061A (en) * 1988-07-13 1990-01-26 Hitachi Ltd Semiconductor device and lead frame used for manufacture thereof

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
1-204459 A. E-845, Nov.14, 1989, Vol.13/No.507
1-80055 A. E-785, July 11, 1989, Vol.13/No.301
HACKE, H.-J.: Montage Integrierter Schaltungen, Springer-Verlag, Berlin 1987, S. 35-42 *
JP 2025061 A. In: Patent Abstracts of Japan *
JP 2-25061 A. In: Patent Abstracts of Japan
Kleben von Mikroelektronik - Bauteilen mit Epoxyharzen. In: ELEKTRONIK, H.7, 1973, S.264-266 *
Patents Abstracts of Japan Vol.13/No.301, E-785, July 11, 1989 & JP 1080055 A *
Patents Abstracts of Japan Vol.13/No.476, E-837, Oct.27, 1989 & JP 1187841 A *
Patents Abstracts of Japan Vol.13/No.507, E-845, Nov.14, 1989 & JP 1204459 A *
Patents Abstracts of Japan: 1-187841 A. E-837, Oct.27, 1989, Vol.13/No.476

Also Published As

Publication number Publication date
DE4041346A1 (en) 1992-06-25

Similar Documents

Publication Publication Date Title
DE10147955A1 (en) Semiconductor device
EP0859993B1 (en) Chip module
DE19745648A1 (en) Carrier element for contactless semiconductor chip-card
DE19808193A1 (en) Leadframe device and corresponding manufacturing process
WO2005015488A1 (en) Chip card, chip card module and method for the production of a chip card module
DE10016135A1 (en) Housing assembly for an electronic component
DE19543427C2 (en) Chip module, in particular for installation in a chip card
DE19532755C1 (en) Chip module for chip card used as telephone or identification card
DE10223738B4 (en) Method for connecting integrated circuits
DE19752195A1 (en) Semiconductor component has a two-sided adhesive coated lead-on-chip tape with an aluminum oxide support
DE10124970B4 (en) Electronic component with a semiconductor chip on a semiconductor chip connection plate, system carrier and method for the production thereof
DE10136655C1 (en) Multichip module in COB design, in particular CompactFlash card with high storage capacity and method for producing the same
DE4041346B4 (en) Standard plastic housing with encapsulated semiconductor chips
EP0591668A1 (en) Method of mounting semiconductor integrated circuits
DE19526511A1 (en) PCB mounting applications of an encapsulated semiconductor package
WO1998048379A1 (en) Chip card and method for producing a chip card
DE102019127007A1 (en) STACK OF ELECTRICAL COMPONENTS AND METHOD FOR PRODUCING THE SAME
WO1998013863A1 (en) Process for flip chip bonding of a semiconductor chip with a small number of contacts
EP1403921A2 (en) Electronic device with stacked semiconductor chips and associated manufacturing process
DE19747177C2 (en) Housing component and method for its production
DE10139985B4 (en) Electronic component with a semiconductor chip and method for its production
DE10047135B4 (en) Process for producing a plastic-encased component and plastic-coated component
DE19502157B4 (en) Carrier element for an IC module for installation in smart cards
DE102004025911A1 (en) Kontakatbehaftierte chip card, method for producing such and their use
DE19915065A1 (en) Semiconductor module with improved heat dissipation; has power component and control component chip on fastening face of carrier

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition