DE4037219C2

DE4037219C2 -

Info

Publication number: DE4037219C2
Application number: DE4037219A
Authority: DE
Inventors: Guido Spreitenbach Ch Fosco
Original assignee: Siemens Albis AG
Current assignee: Siemens Schweiz AG
Priority date: 1989-12-18
Filing date: 1990-11-22
Publication date: 1993-01-14
Also published as: NO905462D0; CH679717A5; NO176080B; NO905462L; DE4037219A1; NO176080C

Description

Die vorliegende Erfindung betrifft einen Zweistufen-Verstärker nach dem Oberbegriff des Patentanspruchs 1.The present invention relates to a two-stage amplifier according to the preamble of the claim 1.

Schaltungen mit einem gegengekoppelten Operationsverstärker, in dessen Gegenkopplungszweig sich die Basis-Emitter-Strecke eines nachfolgenden Transistors befindet, weisen oft keine lineare Spannungs- oder Stromverstärkung auf. Insbesondere, wenn bei wechselnden Betriebszuständen des Transistors der Widerstand R_BE der Basis-Emitter-Strecke gegenüber den restlichen Widerständen des Gegenkopplungszweiges stark ändert, ergibt sich ein unlineares Übertragungsverhalten der Schaltungsanordnung.Circuits with a negative feedback operational amplifier, in the negative feedback branch of which is the base-emitter path of a subsequent transistor, often have no linear voltage or current gain. In particular, if the resistance R _{BE of} the base-emitter path changes significantly in relation to the remaining resistances of the negative feedback branch when the operating states of the transistor change, this results in a non-linear transmission behavior of the circuit arrangement.

Bei der in Fig. 3 gezeigten bekannten Schaltung wird ein in Emitterschaltung mit Stromgegenkopplung betriebener Transistor T1 durch einen Operationsverstärker OV gesteuert, dessen Ausgang über einen Gegenkopplungswiderstand R2 mit dem invertierenden Eingang verbunden ist, dem über einen Widerstand R1 die Eingangsspannung u_e zugeführt wird. Im normalen Betriebszustand der Schaltung, d. h. falls der Widerstand R_BE sehr viel kleiner als der Gegenkopplungswiderstand R2 ist, wird die Spannungsverstärkung des Operationsverstärkers OV durch das Verhältnis der Widerstände R1, R2 bestimmt. Falls die dem invertierenden Eingang zugeführten Signale negative Werte annehmen, ergeben sich am Ausgang des Operationsverstärkers OV positive Ausgangsspannungen u_a, die den Transistor T1 sperren. Durch die sich ergebende Vergrößerung des Basis-Emitter-Widerstandes R_BE erhöht sich die Spannungsverstärkung des Operationsverstärkers OV derart, daß die Ausgangsspannung u_a bereits bei leicht negativen Eingangssignalen u_e einen positiven Extremwert annimmt. Beim Verlauf des Eingangssignals vom negativen in den positiven Bereich entsteht dabei das Problem, daß schnell ansteigende Flanken nicht korrekt übertragen werden. Dies ergibt sich durch die Zeit, die die Schaltung benötigt, um in den linearen Betriebszustand zu gelangen. Inbesondere der Operationsverstärker OV benötigt Zeit, um die Ausgangsspannung u_a vom positiven Extremwert zurück gegen Nullpotential zu steuern. Die zu übertragenenden positiven Signalanteile des Eingangssignals u_e werden von der Schaltung folglich insbesondere bei stark ansteigenden Flanken nur unvollständig verarbeitet. In the known circuit shown in FIG. 3, a transistor T 1 operated in an emitter circuit with negative current feedback is controlled by an operational amplifier OV, the output of which is connected via a negative feedback resistor R 2 to the inverting input, to which the input voltage u _{e is} supplied via a resistor R 1 becomes. In the normal operating state of the circuit, ie if the resistor R _{BE is} very much smaller than the negative feedback resistor R 2 , the voltage gain of the operational amplifier OV is determined by the ratio of the resistors R 1 , R 2 . If the signals supplied to the inverting input assume negative values, positive output voltages u _a result at the output of the operational amplifier OV and block the transistor T 1 . The resulting increase in the base-emitter resistance R _BE increases the voltage gain of the operational amplifier OV in such a way that the output voltage u _a assumes a positive extreme value even with slightly negative input signals u _e . In the course of the input signal from the negative to the positive area, the problem arises that rapidly rising edges are not transmitted correctly. This results from the time it takes for the circuit to get into the linear operating state. In particular, the operational amplifier OV takes time to control the output voltage u _a from the positive extreme value back to zero potential. The positive signal components of the input signal u _e to be transmitted are consequently only incompletely processed by the circuit, particularly in the case of strongly rising edges.

Aus der US-PS 43 49 788 ist dabei eine Schaltungsanordnung bekannt, in der verhindert wird, daß die Ausgangsspannung eines Eingangsverstärkers Extremwerte annehmen kann, die den Werten der Versorgungsspannungen entsprechen. Durch die Begrenzung der Ausgangsspannung des Eingangsverstärkers wird dabei die Erholungszeit der Anordnung verkürzt und das Übertragungsverhalten grob linearisiert. Trotzdem verbleiben bei dieser bekannten Schaltungsanordnung durch Schwellspannungen verursachte Erholungszeiten, die sich negativ auf das Übertragungsverhalten auswirken.From US-PS 43 49 788 a circuit arrangement is known in which is prevented the output voltage of an input amplifier can assume extreme values that correspond to the values correspond to the supply voltages. By limiting the output voltage of the The recovery time of the arrangement is shortened and the transmission behavior is reduced roughly linearized. Nevertheless, this known circuit arrangement remains recovery times caused by threshold voltages, which negatively affect the transmission behavior impact.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine derartige Schaltungsanordnung mit verbessertem linearisiertem Übertragungsverhalten anzugeben. The present invention is therefore based on the object of such a circuit arrangement with improved linearized transmission behavior.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in weiteren Ansprüchen angegeben.This object is achieved by those specified in the characterizing part of patent claim 1 Measures solved. Advantageous embodiments of the invention are in further claims specified.

Der erfindungsgemäße Zweistufen-Verstärker weist folgende Vorteile auf: Die Linearisierung der Schaltung erfordert einen geringen zusätzlichen Schaltungsaufwand. Positive Eingangssignale werden ohne Verzerrungen übertragen.The two-stage amplifier according to the invention has the following advantages: The linearization of the Circuitry requires little additional circuitry. Positive input signals are transmitted without distortion.

Die Erfindung wird nachfolgend anhand von Zeichnungen beispielsweise näher erläutert. Dabei zeigtThe invention is explained in more detail below with reference to drawings, for example. Here shows

Fig. 1 eine erfindungsgemäße Schaltung mit einer elektronisch gesteuerten Batterie, Fig. 1 shows a circuit according to the invention with an electronically controlled battery,

Fig. 2 den bekannten Zweistufenverstärker mit zuschaltbarer Diode und Spannungsquelle, Fig. 2 shows the known two-stage amplifier with switchable diode and the voltage source,

Fig. 3 einen bekannten Zweistufen-Verstärker, Fig. 3 shows a prior art two-stage amplifier,

Fig. 4 Zeitdiagramme für den Verlauf der Eingangsspannung und der Ausgangsspannungen der ersten und zweiten Verstärkerstufe in der Schaltung gemäß Fig. 2 in Abhängigkeit der Beschaltung. Fig. 4 timing diagrams for the course of the input voltage and the output voltages of the first and second amplifier stage in the circuit of FIG. 2 as a function of the wiring.

Die in Fig. 3 gezeigte Schaltung wurde einleitend beschrieben und entspricht der Schaltung gemäß Fig. 2, wenn die Schalter S1, S2 beide auf Position a gesetzt sind. Die Schalter S1, S2 dienen hier lediglich zur Erläuterung verschiedener Ausführungsformen der erfindungsgemäßen Schaltung und werden in der praktischen Anwendung durch feste Verbindungen ersetzt. Fig. 4a zeigt den Spannungsverlauf einer an den Operationsverstärker OV angelegten Eingangsspannung u_e, der Ausgangsspannung u_a des Operationsverstärkers OV und der am Kollektor des Transistors T1 auftretenden Spannung u_k. Die am Widerstand R1 angelegte Eingangsspannung u_e weist einen sägezahnförmigen Verlauf auf. Im Bereich negativer Eingangsspannungen u_e ist der Operationsverstärker OV auf eine maximale Ausgangsspannung u_a ausgesteuert. Nach dem Nulldurchgang des Eingangssignals u_e nimmt die Ausgangsspannung u_a erst nach einer Verzögerung von einigen Mikrosekunden zum Eingangssignal u_e umgekehrt proportionale Werte an. Beim folgenden Nulldurchgang des Eingangssignals u_e bzw. am Ende der positiven Halbwelle treten erst beim Unterschreiten der Schwellspannung der Basis-Emitter-Strecke des Transistors T1 Unlinearitäten auf. Die sich am Kollektor des Transistors T1 ergebenden Verläufe der Spannung u_k sind für alle Diagramme der Fig. 4 betragsmäßig proportional zu den negativen Signalanteilen der Spannung u_a.The circuit shown in FIG. 3 has been described in the introduction and corresponds to the circuit shown in FIG. 2 when the switches S 1 , S 2 are both set to position a. The switches S 1 , S 2 are used here only to explain various embodiments of the circuit according to the invention and are replaced in practice by fixed connections. FIG. 4a shows the voltage waveform of a voltage applied to the operational amplifier OV input voltage U _e, the output voltage U _A of the operational amplifier OV and the voltage appearing at the collector of transistor T 1 and _k. The input voltage u _e applied to the resistor R 1 has a sawtooth shape. In the range of negative input voltages u _e , the operational amplifier OV is driven to a maximum output voltage u _a . After the zero crossing of the input signal u _e , the output voltage u _a only assumes inversely proportional values after a delay of a few microseconds to the input signal u _e . During the subsequent zero crossing of the input signal u _e or at the end of the positive half-wave, unlinearities only occur when the threshold voltage falls below the base-emitter path of the transistor T 1 . The curves of the voltage u _k which appear at the collector of the transistor T 1 are, for all diagrams in FIG. 4, proportional in amount to the negative signal components of the voltage u _a .

Falls in der Schaltung gemäß Fig. 2 der Schalter S1 auf Position b gesetzt wird, treten die in den Diagrammen von Fig. 4b gezeigten Spannungsverläufe auf. Durch das Zuschalten der Diode zwischen den invertierenden Eingang und den Ausgang des Operationsverstärkers OV wird die ma ximal mögliche positive Ausgangsspannung u_a beim Auftreten von negativen Eingangsspannun gen auf einige hundert mV beschränkt. Beim Übergang zu positiven Eingangssignalen u_e benötigt der Operationsverstärker OV folglich kaum noch Zeit zur Rückführung der Ausgangs spannung u_a aus einem Extrembereich sowie zur Stabilisierung. Die in Fig. 4b sichtbare restliche Unlinearität entsteht hauptsächlich durch die Verzögerung, welche bei der Rückführung der Tran sistorstufe in den normalen Arbeitsbereich eintritt. Zur Behebung dieser restlichen Unlinearität wird in Fig. 2 durch zusätzliches Setzen des Schalters S2 auf Position b eine Spannungsquelle B1 zwischen den Ausgang des Operationsverstärkers OV und die Basis des Transistors T1 ge schaltet. Durch entsprechende Wahl der Polarität und der Größe der Spannung für die Span nungsquelle B1 wird dabei vorgesehen, daß bei einer Ausgangsspannung u_a von maximal null Volt die Schwellspannung der Basis-Emitter-Strecke annähernd erreicht wird. Wie in Fig. 4c er sichtlich ergibt sich für die Spannung u_k durch diese Maßnahme bereits ab null Volt ein linearer Spannungsverlauf.If switch S 1 is set to position b in the circuit according to FIG. 2, the voltage profiles shown in the diagrams of FIG. 4b occur. By connecting the diode between the inverting input and the output of the operational amplifier OV, the maximum possible positive output voltage u _{a is} limited to a few hundred mV when negative input voltages occur. When transitioning to positive input signals u _e , the operational amplifier OV therefore hardly needs any time to return the output voltage u _a from an extreme range and for stabilization. The visible in Fig. 4b remaining non-linearity is mainly due to the delay that occurs when the transistor stage is returned to the normal operating range. To remedy this remaining non-linearity, a voltage source B 1 is switched between the output of the operational amplifier OV and the base of the transistor T 1 in FIG. 2 by additionally setting the switch S 2 to position b. By appropriate selection of the polarity and the magnitude of the voltage for the voltage source B 1 it is provided that the threshold voltage of the base-emitter path is approximately reached at an output voltage u of _a maximum of zero volts. As can be seen in FIG. 4c, this measure results in a linear voltage profile for the voltage u _k even from zero volts.

In der in Fig. 1 gezeigten Schaltung wurde die Spannungsquelle B1 durch einen Kondensator C1, einen Widerstand R5 und eine Diode D2 ersetzt. Der Ausgang des Operationsverstärkers OV ist dabei mit dem Kondensator C1 verbunden, der über den Widerstand R5 mit der Basis des Transi stors T1 und über die die Diode D2 mit Nullpotential verbunden ist. Die gezeigte Schaltung wird periodisch während einem Bruchteil der Periodendauer zur Verstärkung eines Signals, z. B. eines Bildsignals bzw. einer Bildzeile verwendet. Während einem weiteren Bruchteil der Periodendauer wird ein positiver Ladepuls an den nichtinvertierenden Eingang des Operationsverstärkers OV angelegt. Der Kondensator C1 wird durch einen Ladestrom, der vom Ausgang des Opera tionsverstärkers OV über den Kondensator C1 und die Diode D2 gegen Nullpotential fließt, auf die gewünschte, z. B. die der Spannungsquelle B1 entsprechende Spannung aufgeladen. Der Widerstand R5 dient zur Strombegrenzung und verhindert das schnelle Entladen des Kondensa tors C1 über den Transistor T1. Die Schaltung weist ferner eine Leuchtdiode D3 als Lastwider stand auf, welche die Bildsignale z. B. über ein Spiegelsystem auf einen Bildschirm überträgt.In the circuit shown in FIG. 1, the voltage source B 1 was replaced by a capacitor C 1 , a resistor R 5 and a diode D 2 . The output of the operational amplifier OV is connected to the capacitor C 1 , which is connected via the resistor R 5 to the base of the transistor T 1 and via which the diode D 2 is connected to zero potential. The circuit shown is periodically used during a fraction of the period to amplify a signal, e.g. B. an image signal or an image line. During a further fraction of the period, a positive charge pulse is applied to the non-inverting input of the operational amplifier OV. The capacitor C 1 is by a charging current that flows from the output of the operational amplifier OV via the capacitor C 1 and the diode D 2 to zero potential to the desired, for. B. the voltage corresponding to the voltage source B 1 is charged. The resistor R 5 serves to limit the current and prevents the capacitor C 1 from being quickly discharged via the transistor T 1 . The circuit also has a light emitting diode D 3 as a load resistor, which the image signals z. B. transmits via a mirror system on a screen.

Claims

1. Circuit arrangement with a differential amplifier which controls a transistor (T 1 ) such that the base-emitter path of the transistor (T 1 ) is in series in the negative feedback branch of the differential amplifier (OV), and that the output and the inverting input of the differential amplifier (OV) are connected to one another via a voltage limiter (D 1 ) such that the output voltages (u _a ) blocking the transistor (T 1 ) are limited to a minimum amount, characterized in that between the output of the differential amplifier (OV) and the input of the transistor (T 1), a battery (B 1) is inserted such that the resulting base-emitter voltage (1 T) is approximately the forward emitter path the base-corresponds to the transistor of the transistor (T 1), or in that from the base of the transistor (T 1 ) an inverse polarity to the base-emitter path of the transistor (T 1 ) diode (D 2 ) against zero potential and between the output of the difference Enz amplifier (OV) and the input of the transistor (T 1 ), a capacitor (C 1 ) is inserted, which is periodically charged via the differential amplifier (OV) such that the resulting base-emitter voltage of the transistor (T 1 ) approximately Forward voltage of the base-emitter path of the transistor (T 1 ) corresponds.

2. Arrangement according to claim 1, characterized in that the diode (D 2 ) and the capacitor (C 1 ) are connected via a resistor (R 5 ) to the base of the transistor (T 1 ).

3. Arrangement according to claim 1 or 2, characterized in that the differential amplifier (OV) is an operational amplifier.

4. Arrangement according to claim 1 for use in an image intensifier for linearizing the Output signals.