DE4032831A1 - Transistor assembly for bipolar integrated semiconductor circuit - has P-conductive zone, surrounding vertical PNP transistor within insulating frame - Google Patents

Transistor assembly for bipolar integrated semiconductor circuit - has P-conductive zone, surrounding vertical PNP transistor within insulating frame

Info

Publication number
DE4032831A1
DE4032831A1 DE19904032831 DE4032831A DE4032831A1 DE 4032831 A1 DE4032831 A1 DE 4032831A1 DE 19904032831 DE19904032831 DE 19904032831 DE 4032831 A DE4032831 A DE 4032831A DE 4032831 A1 DE4032831 A1 DE 4032831A1
Authority
DE
Germany
Prior art keywords
transistor
zone
npn transistor
conductive
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19904032831
Other languages
German (de)
Other versions
DE4032831C2 (en
Inventor
Michael Lenz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19904032831 priority Critical patent/DE4032831C2/en
Publication of DE4032831A1 publication Critical patent/DE4032831A1/en
Application granted granted Critical
Publication of DE4032831C2 publication Critical patent/DE4032831C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

In an n-conductive epitaxial layer (2) on a p-conductive semiconductor substrate (1) an npn transistor (3-5) is formed with a p-conductive insulating frame (7) on an n-conductive buried layer zone. In the insulating frame is formed an enclosed p-conductive zone (10, 11) surrounding the vertical npn transistor. A lateral pnp transistor (4, 5, 10, 11) is formed by the p-conductive zone, the base and collector of the vertical npn transistor. The enclosed p-conductive zone pref. has a contact (12), externally accessible in the integrated semiconductor circuit. The contact may be coupled to the npn transistor emitter (3). ADVANTAGE - Preventing substrate currents in npn transistors of integrated circuits.

Description

Die vorliegende Erfindung betrifft eine Transistoranordnung für pipolare integrierte Halbleiterschaltungen nach dem Oberbegriff des Patentanspruchs 1.The present invention relates to a transistor arrangement for Pipolar integrated semiconductor circuits according to the generic term of claim 1.

Fig. 1 zeigt eine bekannte gebräuchliche Ausführungsform eines vertikalen NPN-Transistors für bipolare integrierte Halbleiter­ schaltungen. Der Transistor ist dabei in einer auf einem P-lei­ tenden Substrat 1 aufgebrachten N-leitenden epitaktischen Schicht 2 vorgesehen. Der vertikale NPN-Transistor wird dabei durch ei­ ne N⁺-leitende Emitterzone 3, eine P-leitende Basiszone (4) und einen eine aktive Kollektorzone 5 bildenden Teil der N-leiten­ den epitaktischen Schicht 2 gebildet. Unter der aktiven Kollek­ torzone 5 ist in üblicher Weise eine N⁺-leitende Buried Layer- Zone 6 vorgesehen, welche zur Realisierung eines kleinen Zulei­ tungswwiderstandes zur aktiven Kollektorzone 5 dient. Fig. 1 shows a known common embodiment of a vertical NPN transistor for bipolar semiconductor integrated circuits. The transistor is provided in an N-type epitaxial layer 2 applied to a P-type substrate 1 . The vertical NPN transistor is formed by an egg N⁺-type emitter zone 3 , a P-type base zone ( 4 ) and an active collector zone 5 forming part of the N-type epitaxial layer 2 . Under the active collector gate zone 5 , an N⁺-conducting buried layer zone 6 is provided in a conventional manner, which serves to realize a small supply line resistance to the active collector zone 5 .

Der vertikale NPN-Transistor ist in einer Wanne vorgesehen, die durch einen P⁺-leitenden Isolationsrahmen 7 von weiteren Berei­ chen in der epitaktischen Schicht 2 isoliert ist. Wird der Tran­ sistor in die Sättigung gesteuert, so führt er einen großen Strom, von dem mindestens ein Teil über einen lateralen PNP- Transistor in das Substrat 1 abfließen kann, wobei dieser late­ rale PNP-Transistor durch die Basiszone 4 des NPN-Transistors als Emitter, die aktive Kollektorzone 5 des NPN-Transistors als Basis und den Isolationsrahmen 7 als Kollektor gebildet wird.The vertical NPN transistor is provided in a trough, which is isolated by a P leit-conducting insulation frame 7 from other areas in the epitaxial layer 2 . If the transistor is controlled to saturation, it carries a large current, at least some of which can flow into the substrate 1 via a lateral PNP transistor, this late PNP transistor passing through the base zone 4 of the NPN transistor as Emitter, the active collector zone 5 of the NPN transistor as the base and the insulation frame 7 is formed as a collector.

Ein Ersatzbild einer solchen Transistoranordnung ist in Fig. 2 dargestellt, in der gleiche Teile wie in Fig. 1 mit glei­ chen Bezugszeichen versehen sind. Die Basis 4 des NPN-Transi­ stors bildet gleichzeitig den Emitter des lateralen PNP-Transi­ stors, während der Kollektor 5 des NPN-Transistors gleichzeitig die Basis des lateralen PNP-Transistors bildet. Der durch den Isolationsrahmen 7 gebildete Kollektor des PNP-Transistors liegt direkt am Substrat 1.An equivalent image of such a transistor arrangement is shown in Fig. 2, in the same parts as in Fig. 1 are provided with the same reference numerals. The base 4 of the NPN transistor forms the emitter of the lateral PNP transistor, while the collector 5 of the NPN transistor forms the base of the lateral PNP transistor. The collector of the PNP transistor formed by the insulation frame 7 lies directly on the substrate 1 .

Entsprechende Substratströme können auch bei lateralen PNP- Transistoren für bipolare integrierte Schaltungen auftreten, wobei sich gegenüber der schematischen Darstellung nach Fig. 1 lediglich die Leitungstypen sowie die vertikale Zonenfolge des Transistors in eine laterale Zonenfolge für einen PNP-Transi­ stor umkehren. Zur Vermeidung von Substratströmen bei einem solchen in Sättigung gesteuerten lateralen PNP-Transistor ist es aus der US-PS 46 84 970 bekannt geworden, mindestens eine weitere Kollektorzone für den lateralen PNP-Transistor vorzu­ sehen, wodurch ein Mehrkollektor-Transistor entsteht.Corresponding substrate currents can also occur in the case of lateral PNP transistors for bipolar integrated circuits, with only the line types and the vertical zone sequence of the transistor being reversed into a lateral zone sequence for a PNP transistor compared to the schematic illustration in FIG. 1. In order to avoid substrate currents in such a lateral PNP transistor controlled in saturation, it has become known from US Pat. No. 4,684,970 to provide at least one further collector zone for the lateral PNP transistor, thereby creating a multi-collector transistor.

Derartige zusätzliche Kollektoren sind aber bei einem vertika­ len NPN-Transistor praktisch nicht möglich, da die epitaktische Schicht den aktiven Kollektor bildet und daher ein weiterer Kollektor jedenfalls nicht ohne weiteres realisierbar ist.Such additional collectors are with a vertika len NPN transistor practically impossible because the epitaxial Layer forms the active collector and therefore another In any case, the collector is not easily realizable.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit zur Vermeidung von Substratströmen bei NPN-Transi­ storen für bipolare integrierte Halbleiterschaltungen anzugeben.The present invention has for its object a Possibility of avoiding substrate currents with NPN transis specify interference for bipolar integrated semiconductor circuits.

Diese Aufgabe wird bei einer Transistoranordnung der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeich­ nenden Teils des Patentanspruchs 1 gelöst.This task is the beginning of a transistor arrangement mentioned type according to the invention by the features of the character nenden part of claim 1 solved.

Weiterbildungen der Erfindung sind Gegenstand von Unteransprü­ chen.Further developments of the invention are the subject of dependent claims chen.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen gemäß den Fig. 3 bis 5 der Zeichnung näher erläutert. Es zeigt:The invention is explained in more detail below with reference to exemplary embodiments according to FIGS. 3 to 5 of the drawing. It shows:

Fig. 3 eine schematische Schnittdarstellung einer erfindungsge­ mäßen Transistoranordnung; Fig. 3 is a schematic sectional view of an inventive transistor arrangement;

Fig. 4 eine Aufsicht der Transistoranordnung nach Fig. 3; und Fig. 5 ein Ersatzschaltbild der Transistoranordnung nach den Fig. 3 und 4. FIG. 4 shows a top view of the transistor arrangement according to FIG. 3; and FIG. 5 shows an equivalent circuit diagram of the transistor arrangement according to FIGS. 3 and 4.

In Fig. 3, in der gleiche Teile wie in Fig. 1 mit gleichen Bezugszeichen versehen sind, wird ein vertikaler NPN-Transistor wiederum durch eine Emitterzone 3, eine Basiszone 4, eine akti­ ve Kollektorzone 5 in der epitaktischen Schicht 2 und die Buried-Layer-Zone 6 gebildet. Der Vollständigkeit halber sind weiterhin N⁺-leitende Kollektoranschlußzonen 8 und 9 vorgese­ hen, wodurch insgesamt ein niederohmiger Anschlußwiderstand über die Buried Layer-Zone 6 zur aktiven Kollektorzone 5 gebil­ det wird. Ein Kollektorkontakt auf der Anschlußzone 9 ist eben­ so wie ein Basisanschlußkontakt aus Übersichtlichkeitsgründen nicht dargestellt.In Fig. 3, in the same parts as in Fig. 1 are provided with the same reference numerals, a vertical NPN transistor is in turn by an emitter zone 3 , a base zone 4 , an active collector zone 5 in the epitaxial layer 2 and the buried Layer zone 6 formed. For the sake of completeness, N⁺-conducting collector connection zones 8 and 9 are also hen, whereby overall a low-impedance connection resistance across the buried layer zone 6 to the active collector zone 5 is formed. A collector contact on the connection zone 9 , just like a base connection contact, is not shown for reasons of clarity.

Um nun einen Substratstrom im oben erläuterten Sinne über den Isolationsrahmen 7 bei Sättigung des vertikalen NPN-Transistors zu verhindern, ist nun erfindungsgemäß innerhalb des Isolations­ rahmens 7 eine den vertikalen NPN-Transistor 3, 4, 5 so umgebende geschlossene P, P⁺-leitende Zone 10, 11 vorgesehen, die mit der Basis 4 und dem aktiven Kollektor 5 des vertikalen NPN-Transi­ stors einen lateralen PNP-Transistor 4, 5, 10, 11 bildet. Aus noch zu erläuternden Gründen sind weiterhin ein Kontakt 12 für die P-leitende Zone 11 und ein Kontakt 14 für den Emitter 3 des ver­ tikalen NPN-Transistors dargestellt. In der Draufsicht nach Fi­ gur 4 sind der Isolationsrahmen 7 ausgezogen, der Buried Layer strichpunktiert, die Zone 11 wiederum ausgezogen, die Zone 10 gestrichelt, die Zone 9 ausgezogen, die Zone 8 doppelt strich­ punktiert, Basis 3 und Emitter 4 ausgezogen, der Kontakt 12 für die Zone 11 ebenfalls ausgezogen und der Emitterkontakt 14 doppelt strichpunktiert dargestellt.In order now to prevent a substrate current in the sense explained above via the insulation frame 7 when the vertical NPN transistor is saturated, the vertical NPN transistor 3 , 4 , 5 thus surrounding the closed NPN transistor 3 , 4 , 5 is now enclosed within the insulation frame 7 Zone 10 , 11 is provided, which forms a lateral PNP transistor 4 , 5 , 10 , 11 with the base 4 and the active collector 5 of the vertical NPN transistor. For reasons yet to be explained, a contact 12 for the P-type zone 11 and a contact 14 for the emitter 3 of the vertical NPN transistor are also shown. In the top view according to FIG. 4 , the insulation frame 7 is extended, the buried layer is dash-dotted, zone 11 is extended, zone 10 is broken, zone 9 is extended, zone 8 is double-dotted, base 3 and emitter 4 are extended, the contact 12 also pulled out for zone 11 and the emitter contact 14 is shown in two-dot chain lines.

Für die Transistoranordnung nach den Fig. 3 und 4 ergibt sich ein Ersatzschaltbild nach Fig. 5, bei dem zusätzlich zum Ersatzschaltbild nach Fig. 2 der durch die Zonen 4, 5 und 11 gebildete laterale PNP-Transistor dargestellt ist, der ein Ab­ fließen von Strom in das Substrat 1 verhindert, wenn der NPN- Transistor 3, 4, 5 in die Sättigung gesteuert wird.For the transistor array of Figs. 3 and 4 results in an equivalent circuit diagram of FIG. 5, wherein the addition of the formed by the regions 4, 5 and 11 lateral PNP transistor is shown for the equivalent circuit diagram of FIG. 2, the flow a Ab of Current into the substrate 1 is prevented when the NPN transistor 3 , 4 , 5 is driven into saturation.

Es ist nun einerseits möglich, den den Kollektorkontakt des lateralen PNP-Transistors bildenden Kontakt 12 in der inte­ grierten Halbleiterschaltung über einen Anschluß 13 extern elektrisch zugänglich zu machen, wodurch es beispielsweise möglich wird, die Sättigung des NPN-Transistors über eine zwi­ schen den Anschluß 13 und die Basis des NPN-Transistors ge­ koppelte Regelschaltung über den aus der Kollektorzone 11 herausfließenden Strom zu regeln.It is now possible on the one hand to make the collector contact of the lateral PNP transistor contact 12 in the integrated semiconductor circuit externally electrically accessible via a connection 13 , which makes it possible, for example, to saturate the NPN transistor via an intermediate connection 13 and to regulate the base of the NPN transistor coupled control circuit via the current flowing out of the collector zone 11 .

Andererseits ist es auch möglich, den Kollektorkontakt 12 und den Emitterkontakt 14 über eine Verbindung 15 elektrisch mit­ einander zu verbinden, was zweckmäßig ist, wenn der Emitter des NPN-Transistors in der integrierten Halbleiterschaltung auf Masse liegt, so daß sein Basisstrom nach Masse abfließen kann.On the other hand, it is also possible to electrically connect the collector contact 12 and the emitter contact 14 to one another via a connection 15 , which is expedient if the emitter of the NPN transistor in the integrated semiconductor circuit is connected to ground so that its base current can flow off to ground .

Die beiden vorgenannten Möglichkeiten sind in Fig. 3 durch gestrichelte Verbindungen angedeutet.The two aforementioned options are indicated in Fig. 3 by dashed connections.

Es ist weiterhin möglich, daß zusätzlich zu der geschlossenen P-leitenden Zone 10, 11 auch die Kollektoranschlußzone 8, 9 den Vertikaltransistor 3, 4, 5 ringförmig umgibt. Dies ist in den Fig. 3 und 4 aus Übersichtlichkeitsgründen nicht eigens dar­ gestellt, versteht sich aber aus Fig. 3 von selbst. In dieser Darstellung ist dann rechts von der Zonenfolge 3, 4, 5 eine Zonenfolgendarstellung 8, 9 vorhanden, die auf die Buried-Layer- Zone 6 führt.It is also possible that, in addition to the closed P-conducting zone 10 , 11 , the collector connection zone 8 , 9 also surrounds the vertical transistor 3 , 4 , 5 in a ring. This is not shown in FIGS. 3 and 4 for reasons of clarity, but is self-evident from FIG. 3. In this representation, a zone sequence representation 8 , 9 is present to the right of the zone sequence 3 , 4 , 5 , which points to the Buried layer zone 6 leads.

Claims (4)

1. Transistoranordnung für bipolare integrierte Halbleiter­ schaltungen, bei welcher in einer auf einem P-leitenden Halb­ leitersubstrat (1) befindlichen N-leitenden epitaktischen Schicht (2) in einer durch einen P-leitenden Isolationsrahmen (7) auf einer N-leitenden Buried Layer-Zone (6) ein vertikaler NPN-Transistor (3, 4, 5) vorgesehen ist, dadurch ge­ kennzeichnet, daß innerhalb des Isolationsrahmens (7) eine den vertikalen NPN-Transistor (3, 4, 5) so umgebende ge­ schlossene P-leitende Zone (10, 11) vorgesehen ist, daß durch sie sowie die Basis (4) des NPN-Transistors und den den Kollek­ tor (5) des NPN-Transistors (3, 4, 5) bildenden Teil der epitak­ tischen Schicht (2) ein lateraler PNP-Transistor (4, 5, 10, 11) gebildet ist.1. transistor arrangement for bipolar integrated semiconductor circuits, in which in a on a P-type semiconductor substrate ( 1 ) located N-type epitaxial layer ( 2 ) in a through a P-type insulation frame ( 7 ) on an N-type buried layer Zone ( 6 ) a vertical NPN transistor ( 3 , 4 , 5 ) is provided, characterized in that within the insulation frame ( 7 ) a vertical NPN transistor ( 3 , 4 , 5 ) surrounding P closed ge conductive zone ( 10 , 11 ) is provided that through it and the base ( 4 ) of the NPN transistor and the collector ( 5 ) of the NPN transistor ( 3 , 4 , 5 ) forming part of the epitaxial table ( 2nd ) a lateral PNP transistor ( 4 , 5 , 10 , 11 ) is formed. 2. Transistoranordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die geschlossene P-leitende Zone (10, 11) einen Kontakt (12) aufweist, der in der integrierten Halbleiterschaltung extern elektrisch zugänglich ist.2. Transistor arrangement according to claim 1, characterized in that the closed P-conducting zone ( 10 , 11 ) has a contact ( 12 ) which is externally electrically accessible in the integrated semiconductor circuit. 3. Transistoranordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß ein Kontakt (12) der geschlosse­ nen P-leitenden Zone (10, 11) elektrisch mit dem Emitter (3) des vertikalen NPN-Transistors (3, 4, 5) verbunden ist.3. Transistor arrangement according to claim 1, characterized in that a contact ( 12 ) of the closed P-type zone ( 10 , 11 ) is electrically connected to the emitter ( 3 ) of the vertical NPN transistor ( 3 , 4 , 5 ) . 4. Transistoranordnung nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß zusätzlich zu der den vertikalen NPN-Transistor (3, 4, 5) umgebenden geschlossenen P-leitenden Zone (10, 11) eine Kollektoranschlußzone (8, 9) den vertikalen NPN-Transistor (3, 4, 5) umgibt.4. Transistor arrangement according to one of claims 1 to 3, characterized in that in addition to the vertical NPN transistor ( 3 , 4 , 5 ) surrounding closed P-type zone ( 10 , 11 ), a collector connection zone ( 8 , 9 ) vertical NPN transistor ( 3 , 4 , 5 ) surrounds.
DE19904032831 1990-10-16 1990-10-16 Transistor arrangement for bipolar integrated semiconductor circuits Expired - Fee Related DE4032831C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904032831 DE4032831C2 (en) 1990-10-16 1990-10-16 Transistor arrangement for bipolar integrated semiconductor circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904032831 DE4032831C2 (en) 1990-10-16 1990-10-16 Transistor arrangement for bipolar integrated semiconductor circuits

Publications (2)

Publication Number Publication Date
DE4032831A1 true DE4032831A1 (en) 1992-04-23
DE4032831C2 DE4032831C2 (en) 1996-07-18

Family

ID=6416396

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904032831 Expired - Fee Related DE4032831C2 (en) 1990-10-16 1990-10-16 Transistor arrangement for bipolar integrated semiconductor circuits

Country Status (1)

Country Link
DE (1) DE4032831C2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2118213A1 (en) * 1971-04-15 1972-10-26 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithic integrated circuit
DE2016760B2 (en) * 1969-04-18 1978-12-07 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Semiconductor device
FR2525818A1 (en) * 1982-04-23 1983-10-28 Thomson Csf Saturation detection NPN transistor for logic circuit - has P=type annular zone surrounding base zone and supplementary metallisation
US4684970A (en) * 1985-07-29 1987-08-04 Rca Corporation High current lateral transistor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2016760B2 (en) * 1969-04-18 1978-12-07 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Semiconductor device
DE2118213A1 (en) * 1971-04-15 1972-10-26 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithic integrated circuit
FR2525818A1 (en) * 1982-04-23 1983-10-28 Thomson Csf Saturation detection NPN transistor for logic circuit - has P=type annular zone surrounding base zone and supplementary metallisation
US4684970A (en) * 1985-07-29 1987-08-04 Rca Corporation High current lateral transistor structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Vol. 20, No. 2, 1977, S. 636/37 *

Also Published As

Publication number Publication date
DE4032831C2 (en) 1996-07-18

Similar Documents

Publication Publication Date Title
DE2021824C3 (en) Monolithic semiconductor circuit
DE2554296C2 (en) Integrated C MOS circuit arrangement
DE1211334B (en) Semiconductor component with recessed zones
DE2217456B2 (en) Transistor circuit with anti-saturation circuit
DE2238348B2 (en) Operational amplifier
DE1295647B (en) Logical circuit with a diode input gate having several inputs
DE2514466A1 (en) INTEGRATED SEMI-CONDUCTOR ARRANGEMENT
DE2422912A1 (en) INTEGRATED SEMICONDUCTOR CIRCUIT
DE19932959B4 (en) Semiconductor device and semiconductor circuit using the same
EP0052860B1 (en) Monolithic integrated semiconductor bridge circuit
DE1564218A1 (en) Process for manufacturing transistors
DE2054863A1 (en) Voltage amplifier
DE2822094C2 (en)
DE1762435B2 (en) HIGH GAIN INTEGRATED AMPLIFIER CIRCUIT WITH A MOS FIELD EFFECT TRANSISTOR
DE2033800A1 (en) Multiple emitter transistor structure and circuit
DE3709124C2 (en) NPN equivalent structure with increased breakdown voltage
DE1541488B2 (en) MONOLITHIC INTEGRATED SEMI-CONDUCTOR AMPLIFIER CIRCUIT
DE3210785C2 (en)
DE3604173A1 (en) LATERAL TRANSISTOR
DE2614580C2 (en) "I → 2 → L circuit"
DE3005367C2 (en)
DE4032831C2 (en) Transistor arrangement for bipolar integrated semiconductor circuits
DE2756777C3 (en) Digital circuit element
DE3333959A1 (en) SEMICONDUCTOR ELEMENT WITH INTEGRATED GAIN CONTROL CIRCUIT
DE2004090B2 (en) Monolithically integrated transistor with reduced inverse gain factor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee