Gegenstand der Erfindung ist eine Ergebniszahl-Verschiebe
schaltung, welche die Ergebniszahl einschließlich Komma in
die richtige Stellung bringt. Wie bekannt, muß eine ge
wöhnliche, kommafreie Dezimalzahl so im Anzeigenfeld er
scheinen, daß sich deren Stellenwert 100 ganz links befin
det. Im Gegensatz hierzu muß die erste Ziffer einer Dezi
malbruchzahl ganz rechts erscheinen, wenn der Abschnitt
hinter dem Komma ein unendlicher Dezimalbruch ist. Die vor
liegende Verschiebeschaltung ist nur dann anwendbar, wenn
jede Zahl ein Komma aufweist. Die Zahl 123 muß also in der
Form 123, angeliefert werden, wenn diese Verschiebeschalt
ung richtig arbeiten soll.The invention relates to a shift in the result number
circuit which includes the result number including comma
the right position. As is known, a ge
usual, comma-free decimal number so in the display field
seem to be 100 on the far left
det. In contrast, the first digit of a deci
Fractional number appear on the far right when the section
there is an infinite decimal fraction after the comma. The before
horizontal shift circuit is only applicable if
each number has a comma. The number 123 must therefore be in the
Form 123, will be delivered if this shifting switch
should work properly.
Diese Verschiebeschaltung ist in Fig. 1 ohne Komma-Ein
gabeschaltung dargestellt, aber nur in vereinfachter Form,
weil ein Ziffern-Schieberegister im Normalfall ein Vier
fach-Schieberegister ist. Die Komma-Eingabeschaltung ist
in Fig. 2 dargestellt.This shift circuit is shown in Fig. 1 without a comma input circuit, but only in a simplified form, because a digit shift register is normally a four-fold shift register. The comma input circuit is shown in Fig. 2.
Diese Verschiebeschaltung besteht aus den Ziffern-Schiebe
registern 3 und 4 und den Komma-Schieberegistern 1 und 2
und den Potential-Speicher-Flip-Flops 7 und 8 und den Oder-Schaltungen
9 bis 11 mit je 2 Eingangen und den Oder-Schaltungen
12 und 13 mit je 2 Eingängen und den Und-Schaltungen
14 bis 17 mit je 2 Eingängen und den Negier-Schaltungen
18 und 19 und 8 Oder-Schaltungen 20 mit je 2
Eingängen und 8 Oder-Schaltungen 21 mit je 2 Eingängen
und den zugehörigen Leitungen. Der Eingang T ist der
Takt-Eingang. Der Eingang r ist der Rückstell-Eingang.
This shift circuit consists of the digit shift registers 3 and 4 and the comma shift registers 1 and 2 and the potential memory flip-flops 7 and 8 and the OR circuits 9 to 11 , each with 2 inputs and the OR circuits 12 and 13 with 2 inputs each and the AND circuits 14 to 17 with 2 inputs each and the Negier circuits 18 and 19 and 8 OR circuits 20 with 2 inputs each and 8 OR circuits 21 with 2 inputs each and the associated lines . The input T is the clock input. The input r is the reset input.
Die Wirkungsweise dieser Ergebniszahl-Verschiebeschaltung
ergibt sich wie folgt: Nach beendeter Addition oder Sub
traktion oder Multiplikation oder Division befindet sich
die Ergebniszahl ohne genaue Stellung im Schieberegister 5
und das zugehörige Komma im Schieberegister 6 und wird im
Anschluß der Eingang T mit der Takt-Frequenz angesteuert.
Damit wird die Ergebniszahl, kleiner Stellenwert vorn, in
Richtung des Pfeiles a weitergetaktet, ebenso das zuge
hörige Komma im Schieberegister 6. Die Ergebniszahl wird
hierbei somit in das Schieberegister 3 hineingetaktet und
das zugehörige Komma in das Schieberegister 1. Diese Takt-
Ansteuerung wird abgebrochen, sobald entweder eine Ziffer
(nicht die Ziffer 0, sondern eine Ziffer von 1 bis 9) das
bit a erreicht hat oder das Komma das bit b erreicht hat,
weil dann die Oder-Schaltung 10 an ihrem Ausgang H-Poten
tial hat und dann somit die Negier-Schaltung 18 an ihrem
Ausgang L-Potential hat. Falls nun außerdem die
Oder-Schaltung 12 oder 13 an ihrem Ausgang H-Potential hat
liegt der Fall "Überlauf" vor und wird somit das Flip-
Flop 7 in seine Rechts-Stellung gekippt. Damit hat die Ne
gierschaltung 19 an ihrem Ausgang L-Potential und ist die
Und-Schaltung 14 vorangesteuert und werden somit die
Schieberegister 1 bis 4 auf Links-Verschiebung Taktange
steuert. Diese Takt-Ansteuerung ist zu Ende, wenn entweder
mit bit c eine Ziffer (nicht die Ziffer 0) ankommt oder im
bit d ein Komma ankommt, weil dann die Oder-Schaltung 11
an ihrem Ausgang H-Potential hat und damit das Flip-Flop
8 nach rechts gekippt wird. Im ersteren Fall wird die Er
gebniszahl also nur in das Schieberegister 3 hineingetak
tet. Im zweiten Fall wird die Ergebniszahl somit zuerst
in das Schieberegister 3 hineingetaktet und dann in das
Schieberegister 4 hineingetaktet.The operation of this result number shift circuit results as follows: After the addition or subtraction or multiplication or division has ended, the result number is in the shift register 5 without an exact position and the associated comma in the shift register 6 and is then the input T with the clock frequency controlled. The result number, small value at the front, is clocked further in the direction of arrow a, as is the associated comma in the shift register 6 . The result number is thus clocked into shift register 3 and the associated comma into shift register 1 . This clock control is interrupted as soon as either a number (not the number 0, but a number from 1 to 9) has reached bit a or the comma has reached bit b, because then the OR circuit 10 at its output H -Pot tial and then the negation circuit 18 has L potential at its output. If the OR circuit 12 or 13 also has H potential at its output, the case is "overflow" and the flip-flop 7 is thus tilted into its right position. So that the Ne gierschalt 19 at its output L potential and the AND circuit 14 is controlled and thus the shift registers 1 to 4 controls clockwise shift to the left. This clock control ends when either a digit (not the digit 0 ) arrives with bit c or a comma arrives in bit d, because then the OR circuit 11 has H potential at its output and thus the flip-flop 8 is tilted to the right. In the former case, the result number is only clocked into the shift register 3 . In the second case, the result number is thus clocked into shift register 3 first and then clocked into shift register 4 .
Bei der Ausführung B werden von der Oder-Schaltung 13 nur
die Ausgänge der bits e und f erfaßt und von der
Oder-Schaltung 12 nur die Ausgänge der bits g und h erfaßt.
Die Ziffer 0 vor dem Komma wird in der Anzeige vom Komma
aus angesteuert.
In embodiment B, the OR circuit 13 only detects the outputs of bits e and f and the OR circuit 12 only detects the outputs of bits g and h. The number 0 before the decimal point is controlled by the decimal point in the display.
Diese Ergebniszahl-Verschiebeschaltung wird ergänzt mit
einer Nullen-Schaltung, welche in Fig. 4 dargestellt ist
und die Nullen-Ansteuerung liefert. Diese Nullen-Schaltung
ist nicht in voller Länge dargestellt, sondern um zwei
Teil-Schaltungen verkürzt. Eine mittlere Teil-Schaltung
besteht aus einer Oder-Schaltung 1 mit 4 Eingängen und
einer Negier-Schaltung 2 und einer Und-Schaltung 3 mit 2
Eingängen und einer Oder-Schaltung 4 mit 2 Eingängen und
einer Oder-Schaltung 5 mit 3 Eingängen und einer Negier-
Schaltung 6 und einer Und-Schaltung 7 mit 3 Eingängen und
einer Oder-Schaltung 8 mit 2 Eingängen. Diese Nullen-Schaltung
liefert also für das Anzeigenfeld die erforder
lichen Nullen zum Beispiel für die Zahlen 7004 oder 0,275
oder 0,00275.This result number shifting circuit is supplemented with a zero circuit, which is shown in FIG. 4 and which supplies the zero control. This zero circuit is not shown in full length, but shortened by two sub-circuits. A middle subcircuit consists of an OR circuit 1 with 4 inputs and a negation circuit 2 and an AND circuit 3 with 2 inputs and an OR circuit 4 with 2 inputs and an OR circuit 5 with 3 inputs and one Negation circuit 6 and an AND circuit 7 with 3 inputs and an OR circuit 8 with 2 inputs. This zero circuit therefore supplies the necessary zeros for the display field, for example for the numbers 7004 or 0.275 or 0.00275.