DE4019435A1

DE4019435A1 - A=D conversion for analog input signal - determines coarse value with N bit resolution from input signal by subtraction from constant voltages

Info

Publication number: DE4019435A1
Application number: DE19904019435
Authority: DE
Inventors: Daniel Grenzendorf
Original assignee: Individual
Current assignee: GRENZENDORF, DANIEL, 7530 PFORZHEIM, DE
Priority date: 1990-06-19
Filing date: 1990-06-19
Publication date: 1990-11-08

Abstract

An analog input signal is converted into a digital signal, using a coarse and a fine value for forming the result. For the coarse determination with N bit resolution from the analog input signal (Ue) by subtraction of constant voltages, at least 2N signals are generated. One of the constant voltages can equal zero, and the generated signals are such that one signal is equal to the quantising residue of the coarse value determination, independently of the input signal magnitude. The coarse value is determined from the signal magnitudes. For the time value determination, a signal is selected which equals the quantising residue. USE/ADVANTAGE - For digital signal processing. Fine value determination without reconversion of coarse value.

Description

Die Erfindung betriff ein Verfahren und eine Anordnung zur Analog- Digital-Umsetzung eines analogen Eingangssignales, wie im Oberbegriff des Patentanspruchs 1 angegeben.The invention relates to a method and an arrangement for analog Digital implementation of an analog input signal, as in the preamble of claim 1 specified.

In vielen technischen Anwendungen, insbesondere zur digitalen Signal verarbeitung, werden Analog/Digital-Umsetzer (A/D-Umsetzer) mit hohen Umsetzraten und großem Dynamikbereich benötigt. Zur Erzielung hoher Umsetzraten ist deshalb das Parallel-Verfahren bekannt, wie es z. B. von R. Eckl. L. Pütgens und J. Walter in dem Buch "A/D- und D/A- Wandler", Franzis'-Verlag, 1988, S. 30-35, erläutert ist.In many technical applications, especially for digital signals processing, analog / digital converters (A / D converters) are included high conversion rates and large dynamic range required. To achieve high conversion rates, the parallel process is therefore known as it is e.g. B. by R. Eckl. L. Pütgens and J. Walter in the book "A / D- and D / A- Wandler ", Franzis'-Verlag, 1988, pp. 30-35, is explained.

Bei dem bekannten Verfahren wird für einen A/D-Umsetzer, welcher eine Auflösung von M Bit aufweist, der Eingangsspannungsbereich des Umsetzers durch 2^M-1 Vergleichsnormale in 2^M Quantisierungsinter valle eingeteilt. Hierdurch kann in einem Schritt bestimmt werden, innerhalb welchem Quantisierungsintervall das Eingangssignal liegt.In the known method, for an A / D converter which has a resolution of M bits, the input voltage range of the converter is divided into 2 ^M quantization intervals by 2 ^M -1 comparison standards. In this way it can be determined in one step within which quantization interval the input signal lies.

Dieses Verfahren weist jedoch den schwerwiegenden Nachteil auf, daß der Bedarf an Schaltungskomponenten exponentiell mit der Auflösung ansteigt.However, this method has the serious disadvantage that the need for circuit components exponentially with the resolution increases.

Die erzielbare Auflösung wird dadurch einerseits durch die verfügbare Chipfläche und andererseits, da die Vergleichsnormale mittels eines Spannungsteilers generiert werden, durch die Toleranzen der Wider stände begrenzt. Zusätzlich wird bei der Vergrößerung der Auflösung die erzielbare Umsetzrate durch die höheren Signallaufzeiten und das Einkoppeln von Störsignalen in den Referenzspannungsteiler reduziert.The achievable resolution is determined on the one hand by the available resolution Chip area and on the other hand, since the comparison standards by means of a Voltage divider are generated by the tolerances of the counter limited. In addition, the resolution increases the achievable conversion rate due to the longer signal transit times and Coupling of interference signals into the reference voltage divider reduced.

Zur Verbesserung der Auflösung ist deshalb das Parallel-Serien- Verfahren bekannt, wie es z. B. von H. Zander in dem Buch "Analog- Digital-Wandler in der Praxis", Markt & Technik, 1983, S 115-119, beschrieben ist.To improve the resolution, the parallel series Method known as it is for. B. by H. Zander in the book "Analog- Digital converter in practice ", Markt & Technik, 1983, S 115-119, is described.

Nach diesem Verfahren wird die A/D-Umsetzung des Eingangssignales in mindestens zwei Schritten durchgeführt, wobei im ersten Schritt der Grobwert des Eingangssignales und im zweiten Schritt, mittels dieser Information, der Quantisierungsrest und durch dessen Digitalisierung der Feinwert bestimmt wird. According to this procedure the A / D conversion of the input signal carried out in at least two steps, the first step being Coarse value of the input signal and in the second step, by means of this Information, the quantization residue and through its digitization the fine value is determined.

Dieses Verfahren weist jedoch den Nachteil auf, daß vor der zweiten Umsetzung erst das Umsetzergebnis der ersten A/D-Umsetzung wieder rückgewandelt werden muß, wodurch die erzielbare Abtastrate erheblich reduziert wird.However, this method has the disadvantage that before the second Implementation only the implementation result of the first A / D implementation again must be reconverted, which significantly increases the achievable sampling rate is reduced.

Es ist deshalb weiter bekannt, die Umsetzrate durch Einsatz der Pipelining-Technik zu erhöhen. Hierzu wird das Eingangssignal verzögert dem Feinumsetzer zugeführt, so daß der Grobumsetzer bereits eine neue Umsetzung beginnen kann, während der Feinwert bestimmt wird. Da jedoch im allgemeinen die Zeitspanne für die Rückwandlung des Grob wertes und die Bestimmung des Quantisierungsrestes größer ist, als die Zeitspanne zur Bestimmung der Grobwerte selbst, ist mit dieser Technik keine mit dem Parallel-Verfahren vergleichbare Umsetzrate erzielbar.It is therefore also known to use the conversion rate Increase pipelining technique. For this, the input signal is delayed fed to the fine converter, so that the rough converter is already a new one Implementation can begin while the fine value is being determined. There however, in general, the period of time for the coarse reconversion value and the determination of the quantization residue is greater than that Time span for determining the rough values themselves is with this technique no conversion rate comparable to the parallel method can be achieved.

Aufgabe der Erfindung ist es deshalb, ein Verfahren und eine entsprechende Anordnung zu schaffen, welche eine Bestimmung des Feinwertes ermöglicht, ohne den Grobwert rückzuwandeln und dadurch die Umsetz rate zu erhöhen.The object of the invention is therefore a method and a corresponding To create an arrangement which determines the fine value enables without converting the gross value and thereby the implementation rate increase.

Diese Aufgabe wird bei dem Verfahren gemäß der Erfindung durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.This object is achieved in the method according to the invention by characterizing features of claim 1 solved.

Ausgestaltungen und Vorteile der Erfindung sind in den Unteransprüchen, in der Beschreibung und in den Zeichnungen dargestellt.Embodiments and advantages of the invention are in the subclaims, shown in the description and in the drawings.

Die Bestimmung des Quantisierungsrestes nach dem bekannten Verfahren wird in der Weise durchgeführt, daß von dem Eingangssignal das nächst kleinere Vergleichsnormal, die dem Grobwert entsprechende Spannung, subtrahiert wird.The determination of the quantization residue according to the known method is carried out in such a way that the next of the input signal smaller comparison standard, the voltage corresponding to the rough value, is subtracted.

Dadurch weist dieses Verfahren, wie bereits eingangs erwähnt, den Nachteil auf, daß der Quantisierungsrest ohne die bei der Bestimmung des Grobwertes gewonnenen Information nicht gebildet werden kann.As a result, as already mentioned at the beginning, this method has the Disadvantage that the quantization residue without the in the determination of the gross value obtained cannot be formed.

Wie erfindungsgemäß erkannt wurde, kann der Quantisierungsrest jedoch durch die Bildung von zusätzlichen Signalen, welche die gleiche Informa tion wie das Eingangssignal enthalten, auch vor der Bestimmung des Grobwertes gebildet werden. As was recognized according to the invention, however, the quantization residue can through the formation of additional signals which have the same informa tion as the input signal included, even before determining the Gross value are formed.

Zur A/D-Umsetzung eines unipolaren Eingangssignales wird hierzu durch die Subtraktion von konstanten Spannungen, wobei diese Span nungen gleich den Vergleichsnormalen sein können, von diesem Eingangs signal eine Vielzahl von zusätzlichen Signalen generiert, wodurch gewährleistet ist, daß eines der Signale gleich dem Quantisierungsrest ist. Die Bestimmung dieses Signales kann dabei anhand des Grobwertes erfolgen.For the A / D conversion of a unipolar input signal this becomes by subtracting constant voltages, this span can be equal to the reference standards from this input signal generates a large number of additional signals, whereby it is ensured that one of the signals is equal to the quantization residue is. The determination of this signal can be based on the gross value respectively.

Hierdurch ist der Vorteil erreichbar, daß der Quantisierungsrest nicht durch eine Rückwandlung, sondern durch eine, einfacher realisierbare, Auswahl erfolgen kann.This has the advantage that the quantization residue is not through a conversion, but through a more easily realizable, Selection can be made.

Die Erfindung wird nachfolgend anhand der Zeichnungen näher erläutert. Im einzelnen zeigtThe invention is explained in more detail below with reference to the drawings. In detail shows

Fig. 1A und 1B ein Beispiel für die Generierung zweier Signale aus dem Eingangssignal, Fig. 1A and 1B, an example of the generation of two signals from the input signal,

Fig. 2A bis 2D eine Verallgemeinerung des in Fig. 1A und 1B dargestellten Beispieles, Figs. 2A to 2D is a generalization of the example shown in Fig. 1A and 1B,

Fig. 3 eine Schaltungsanordnung zur A/D-Umsetzung mit analoger Auswahl des Quantisierungsrestes, Fig. 3 shows a circuit arrangement for A / D conversion with analog selection of Quantisierungsrestes,

Fig. 4 eine Schaltungsanordnung zur A/D-Umsetzung mit digitaler Auswahl des Quantisierungsrestes, Fig. 4 shows a circuit arrangement for A / D conversion with digital selection of Quantisierungsrestes,

Fig. 5 die Ausbildung der in Fig. 4 verwendeten Komparatorenmatrix, Fig. 5 shows the formation of the Komparatorenmatrix used in Fig. 4,

Fig. 6 ein Beispiel für die Ausbildung einer Schaltungsanordnung zur Generierung der Signale. Fig. 6 shows an example of the formation of a circuit arrangement for generating the signals.

Die Signalbildung wird nachfolgend anhand des in Fig. 1A und 1B gezeigten Beispieles für ein unipolares Eingangssignal U _e und eine Grobwertbestimmung mit einem Bit Auflösung näher erläutert.The signal formation is explained in more detail below with reference to the example shown in FIGS. 1A and 1B for a unipolar input signal U _e and a coarse value determination with a bit resolution.

Aufgrund der Grobwertbestimmung mit einem Bit Auflösung weist hierbei der Eingangsspannungsbereich der Grobumsetzung U _G den doppelten Umfang des Eingangsspannungsbereiches der Feinumsetzung U _F auf.Because of the coarse value determination with a bit resolution, the input voltage range of the coarse conversion U _{G has} twice the scope of the input voltage range of the fine conversion U _F.

Zur Bildung der Signale werden aus dem Eingangssignal die zwei Signale U _e′ und U _e′′ gebildet, wobei das Signal U _e′, wie der Signalverlauf 10 anzeigt, in einfachsten Falle gleich dem Eingangssignal sein kann.To form the signals, the two signals U _e 'and U _e ''are formed from the input signal, wherein the signal U _e ', as the signal curve 10 indicates, can in the simplest case be the same as the input signal.

Das zusätzliche Signal U _e′′ wird dagegen durch die Subtraktion des für die Grobwertbestimmung vorgesehenen Vergleichsnormales (0,5 U _G=U _F) von dem Eingangssignal gebildet. The additional signal U _e '', on the other hand, is formed by subtracting the comparison standard (0.5 U _G = U _F ) provided for the coarse value determination from the input signal.

Da die beiden Signale U _e′ und U _e′′ die gleiche Information enthalten, kann hierbei der Grobwert entweder durch die Abfrage ob das Signal U _e′ den Eingangsspannungsbereich der Feinumsetzung U _F überschreitet, oder durch die Abfrage ob das Signal U _e′′ diesen Eingangsspannungs bereich unterschreitet, gebildet werden.Since the two signals U _e 'and U _e ''contain the same information, the coarse value can either be obtained by querying whether the signal U _e ' exceeds the input voltage range of the fine conversion U _F or by querying whether the signal U _e '' falls below this input voltage range, are formed.

Nachfolgend kann anhand dieses Grobwertes bestimmt werden, welches der beiden Signale den Quantisierungsrest bildet. Ist der Grobwert kleiner als 0,5 U _G, so bildet das Signal U _e′, im anderen Falle das Signal U _e′′, den Quantisierungsrest.This rough value can then be used to determine which of the two signals forms the quantization residue. If the gross value is less than 0.5 U _G , the signal U _e ', in the other case the signal U _e '', forms the quantization residue.

Der Quantisierungsrest kann dadurch durch Auswahl eines dieser beiden Signale gebildet werden.The quantization residue can be selected by choosing one of these two Signals are formed.

Gemäß einer Weiterbildung des Verfahrens erfolgt die Subtraktion des Vergleichsnormales (0,5 U _G) vom Eingangssignal U _e durch eine Potential verschiebung des Eingangssignales. Dadurch kann bei der schaltungs technischen Realisierung anstelle einer aufwendigen Subtrahiereinrich tung eine potentialverschiebende Schaltungseinheit, wie sie z. B. in Verstärkern vielfach üblich ist, eingesetzt werden.According to a further development of the method, the comparison standard (0.5 U _G ) is subtracted from the input signal U _e by a potential shift of the input signal. This allows a potential-shifting circuit unit, such as z. B. is often used in amplifiers.

Gemäß einer Variante dieses Verfahrens wird die Potentialverschiebung des Eingangssignales dadurch realisiert, daß bei den Spannungskom paratoren des Feinumsetzers eine Offset-Spannung, von der Höhe der auszuführenden Potentialverschiebung, eingestellt wird.According to a variant of this method, the potential shift of the input signal realized in that at the voltage comm parators of the converter an offset voltage, from the amount of potential shift to be carried out.

Bei den beiden Signalen 10 und 20 handelt es sich um redundante Signale, da sie, abgesehen von der Potentialverschiebung, die gleiche Information enthalten. Es ist deshalb gemäß einer bevorzugten Weiterbildung des Verfahrens vorgesehen, von diesen Signalen nur jeweils den zur Fein umsetzung benötigten Anteil zu verwenden und den redundanten Signal anteil zu entfernen. Der redundante Anteil kann hierbei in einfacher Weise entfernt werden, indem die Signale auf den zur Feinumsetzung nutzbaren Spannungsbereich U _F begrenzt werden.The two signals 10 and 20 are redundant signals since, apart from the potential shift, they contain the same information. It is therefore provided according to a preferred development of the method to use only the portion required for fine implementation of these signals and to remove the redundant signal portion. The redundant component can be removed in a simple manner by limiting the signals to the voltage range U _F that can be used for fine conversion.

Durch diese Begrenzung auf das Intervall (0, U _F) ergibt sich im Idealfall der mit 12 und 22 bezeichnete Signalverlauf, wobei beide Signale zusammen die gleiche Information wie das Eingangssignal enthalten.This limitation to the interval (0, U _F ) ideally results in the signal curve denoted by 12 and 22 , the two signals together containing the same information as the input signal.

Der durch diese Begrenzung erzielbare Vorteil besteht, neben einer Erhöhung der Bandbreite, vor allem darin, daß die Komparatoren für die Feinwertbestimmung für einen Eingangsspannungsbereich ausgelegt sein können, welcher wesentlich unter dem Eingangsspannungsbereich des Gesamtumsetzers liegt. The advantage that can be achieved by this limitation is, besides one Increasing the bandwidth, especially in that the comparators for the Fine value determination designed for an input voltage range can be which is significantly below the input voltage range of the overall converter.

Fig. 2A bis 2D zeigen eine Verallgemeinerung des in Fig. 1A und 1B dargestellten Beispieles für eine Grobwertbestimmung mit 2 Bit Auf lösung, wobei die Spannungen in diesen Diagrammen in Vielfachen des für die Feinumsetzung vorgesehenen Eingangsspannungsbereich U _F angegeben sind. Fig. 2A to 2D show solution a generalization of the example shown in Fig. 1A and 1B for a coarse value determination with 2 bits, wherein the voltages are shown in these graphs, in multiples of the provided for the fine conversion input voltage U _F.

Zusätzlich sind in diesen Diagrammen die Bereiche mit dem gleichen Grobwert durch gestrichelte Linie markiert, wobei die zugehörigen Grobwerte G in Fig. 2A eingetragen sind.In addition, in these diagrams the areas with the same rough value are marked by a dashed line, the associated rough values G being entered in FIG. 2A.

Entsprechend der Signalbildung gemäß Fig. 1A ist hierbei das Signal U₀, bis auf die Signalbegrenzung, gleich dem Eingangssignal U _e′.Accordingly, the signal formation shown in FIG. 1A, in this case the signal U ₀, up to the limit signal, equal to the input signal U _e '.

Da der Idealfall der Signalbegrenzung schaltungstechnisch nur schwer zu realisieren ist, werden die Signale, um Fehler durch die von der Begrenzung verursachten Signalverzerrungen zu vermeiden, auf einen Spannungsbereich begrenzt, welcher geringfügig größer als der Eingangs spannungsbereich U _F des Feinumsetzers ist.Since the ideal case of signal limitation is difficult to implement in terms of circuitry, the signals are limited to a voltage range which is slightly larger than the input voltage range U _{F of} the fine converter in order to avoid errors caused by the signal distortions caused by the limitation.

Die Signale U₁, U₂ und U₃ werden dagegen gebildet, indem vom Eingangs signal die für die Bestimmung des Grobwertes benötigten Vergleichs normale substrahiert werden.The signals U ₁, U ₂ and U ₃, on the other hand, are formed by subtracting the comparison required for the determination of the coarse value normal from the input signal.

Da es sich bei diesen Vergleichsnormalen um ganzzahlige Vielfache eines Quantisierungsintervalls U _q der Grobwertbestimmung handelt, wobei die Größe eines Quantisierungsintervalls gleich dem Eingangs spannungsbereich U _F des Feinumsetzers ist, kann die Bildung des Signales U _i, mit i=0(1)3, durch die FormelSince these comparison standards are integer multiples of a quantization interval U _{q of} the coarse value determination, the size of a quantization interval being equal to the input voltage range U _{F of} the fine converter, the formation of the signal U _i , with i = 0 (1) 3, can be carried out the formula

U _i = U _e - i · U _q (1) U _i = U _e - iU _q (1)

ausgedrückt werden.be expressed.

Durch diese Signalbildung ist unabhängig von der Größe des Eingangs signales gewährleistet, daß eines dieser Signale gleich dem Quantisie rungsrest ist.This signal formation is independent of the size of the input signals ensures that one of these signals is equal to the quantisie remnant is.

Zur Bestimmung des Grobwertes ist es hierbei zweckmäßig, diesen anhand der Größe der Signale zu bestimmen.To determine the gross value, it is expedient here based on the size of the signals.

Der Grobwert kann dabei durch die Bestimmung des größten Vergleichs normales, welches vom Eingangssignal substrahiert werden kann, ohne daß die Differenz negativ wird, gebildet werden.The gross value can be determined by determining the largest comparison normal, which can be subtracted from the input signal without that the difference becomes negative.

Aufgrund der schaltungstechnischen Realisierbarkeit ist es jedoch zweckmäßig, dieses Vergleichsnormal indirekt zu bestimmen. However, due to the feasibility of the circuitry, it is expedient to determine this standard of comparison indirectly.

Da bei der Signalbildung nach Fig. 2A bis 2B die Anzahl der Signale gleich der Anzahl der Quantisierungsintervalle ist und die Differenz zweier aufeinanderfolgender Signale ein Quantisierungsintervall beträgt, weist sie die Eigenschaft auf, daß hierbei die Anzahl der Signale, welche größer als ein Quantisierungsintervall sind, gleich dem Grobwert ist.Since in the signal formation shown in Fig. 2A to 2B, the number of signals equal to the number of quantization, and the difference between two consecutive signals is a quantization interval, it has the characteristic that in this case the number of signals which are larger than a quantization interval, is equal to the gross value.

Die gleiche Information kann hierbei selbstverständlich auch anhand der Anzahl der Signale, welche die Größe eines Quantisierungsintervalles unterschreitet, gebildet werden.The same information can of course also be based on the Number of signals representing the size of a quantization interval falls below, are formed.

Es ist deshalb gemäß einer bevorzugten Ausbildung des Verfahrens vorgesehen, den Grobwert anhand der Anzahl der Signale, welche die Größe eines Quantisierungsintervalles unter- oder überschreiten, zu bestimmen.It is therefore in accordance with a preferred embodiment of the method provided the gross value based on the number of signals that the Exceed or fall below the size of a quantization interval determine.

Diese indirekte Grobwertbestimmung weist den Vorteil auf, daß der Vergleich, ob ein Signal größer als ein Quantisierungsintervall ist, schaltungstechnisch in einfacher Weise realisiert werden kann und daß die Ergebnisse der einzelnen Vergleiche einen Summencode bilden, wobei dieser Summencode in bekannter Weise, z. B. mittels eines Prÿoritätsdecorders, in eine Binär- oder BCD-Zahl umcodiert werden kann.This indirect coarse value determination has the advantage that the Comparing whether a signal is larger than a quantization interval, circuitry can be realized in a simple manner and that the results of the individual comparisons form a sum code, this sum code in a known manner, e.g. B. by means of a Priority decoders can be transcoded into a binary or BCD number can.

Nachfolgend wird die Grobwertbestimmung anhand eines Zahlenbeispiels näher erläutert. Die Eingangsspannung weise hierbei eine Größe auf, welche 2,3 Quantisierungsintervallen U _q entspricht. Nach Formel 1 ergeben sich, unter Vernachlässigung der Signalbegrenzung, für die einzelnen Signale folgende Werte:The coarse value determination is explained in more detail below using a numerical example. The input voltage has a size which corresponds to 2.3 quantization intervals U _q . According to Formula 1, neglecting the signal limitation, the following values result for the individual signals:

U₀ = 2,3 U _q - 0 · U _q = 2,3 U _q
U₁ = 2,3 U _q - 1 · U _q = 1,3 U _q
U₂ = 2,3 U _q - 2 · U _q = 0,3 U _q
U₃ = 2,3 U _q - 3 · U _q = -0,7 U _q U ₀ = 2.3 U _q - 0 · U ₌ 2.3 U _q
U ₁ = 2.3 U _q - 1 · U _q = 1.3 U _q
U ₂ = 2.3 U _q - 2 · U _q = U 0.3 _q
U ₃ = 2.3 U _q - 3 · U _q = -0.7 U _q

Aus diesen Ergebnissen folgt, daß der Grobwert der A/D-Umsetzung gleich zwei ist, da hierbei zwei Signale (U₀, U₁) größer als ein Quantisie rungsintervall sind. Weiter folgt, daß das Signal (U₂), welches durch die Subtraktion von zwei Quantisierungsintervallen vom Eingangssignal, gebildet wurde gleich dem Quantisierungsrest der Grobumsetzung ist.From these results it follows that the gross value of the A / D conversion is equal to two, since two signals (U ₀, U ₁) are larger than a quantization interval. It also follows that the signal (U ₂), which was formed by subtracting two quantization intervals from the input signal, is equal to the quantization residue of the rough conversion.

Da der Eingangsspannungsbereich U _F der Feinumsetzung die Größe eines Quantisierungsintervalles der Grobumsetzung aufweist, kann der Vergleich eines Signales mit der Spannung U _q als eine Abfrage der Eingangsspannungsbereichsüberschreitung des Feinumsetzers realisiert werden. Since the input voltage range U _{F of} the fine conversion has the size of a quantization interval of the rough conversion, the comparison of a signal with the voltage U _q can be realized as a query of the input voltage range exceeding of the fine converter.

Da die Summe aus der Anzahl der Signale welchen den Eingangsspan nungsbereich U _F überschreitet und der Anzahl der Signale welche U _F unterschreiten, gleich der um eins verminderten Anzahl der Quantisie rungsintervalle ist, kann der Grobwert auch anhand der Anzahl der Signale, welche U _F unterschreitet, bestimmt werden.Is approximately intervals because the sum of the number of signals which exceeds the input clamping voltage range U _F and the number of signals below that U _F is equal to the reduced by one the number of quantization, the coarse value can also be based on the number of the signals U _F below be determined.

Die Signalbildung für ein bipolares Eingangssignal unterscheidet sich hiervon allein dadurch, daß der Potentialverschiebung der Signalbildung eine weitere Potentialverschiebung additiv überlagert ist, wodurch der Quantisierungsrest auf einen zur Feinumsetzung günstigen Spannungs bereich gelegt werden kann.The signal formation for a bipolar input signal differs of this solely because the potential shift in signal formation a further potential shift is additively superimposed, whereby the Residual quantization to a voltage that is favorable for fine implementation area can be placed.

Dadurch kann auch bei einem bipolaren Eingangssignal ein unipolarer Quantisierungsrest gebildet werden, so daß der auch Eingangsspannungs bereich des Feinumsetzers unipolar ausgelegt sein kann, wodurch der Vorteil erreichbar ist, daß lediglich eine Referenzspannung benötigt wird.This means that even with a bipolar input signal, a unipolar one Quantization residue are formed so that the input voltage range of the fine converter can be designed unipolar, whereby the The advantage that can be achieved is that only a reference voltage is required becomes.

Die Auswahl des Signales, welches den Quantisierungsrest bildet, kann sowohl analog- als auch digitalseitig erfolgen. Bei der analogseitigen Auswahl des Quantisierungsrestes wird anhand des Grobwertes das Signal, welches den Quantisierungsrest bildet, bestimmt und anschließend digitalisiert. Dagegen werden bei der digitalseitigen Auswahl des Quantisierungsrestes alle Signale digitalisiert und anschließend wird anhand des Grobwertes das Umsetzergebnis, welches den Quantisierungs rest bildet ausgewählt.The selection of the signal that forms the quantization residue can both analog and digital. With the analog side Selection of the quantization residue is based on the gross value Signal, which forms the quantization residue, determined and then digitized. In contrast, in the digital selection of the Quantization rest of all signals are digitized and then based on the gross value, the conversion result, which the quantization rest forms selected.

Fig. 3 zeigt ein Blockschaltbild einer Schaltungsanordnung zur Durch führung des erfindungsgemäßen Verfahrens mit analoger Auswahl des Quantisierungsrestes, wobei die Auflösung der Grobwertbestimmung 2 Bit beträgt. Fig. 3 is a block diagram showing a circuit arrangement for the implementing of the method according to the invention with analog selection of Quantisierungsrestes, wherein the resolution of the coarse determination value is 2 bits.

Diese Anordnung besteht aus einer Schaltungseinheit 32 zur Generierung der Signale, 3 Komparatoren K 1 bis K 3 zur Bestimmung des Grobwertes, einem Decoder 34, einem analogen Multiplexer 36 und einem A/D- Umsetzer 38 zur Bestimmung des Feinwertes.This arrangement consists of a circuit unit 32 for generating the signals, 3 comparators K 1 to K 3 for determining the coarse value, a decoder 34 , an analog multiplexer 36 and an A / D converter 38 for determining the fine value.

Die Schaltungseinheit 32 dient zur Generierung der in Fig. 2A bis 2D dargestellten Signale. Die Grobwertbestimmung erfolgt, wie bei der Beschreibung von Fig. 2A bis 2D bereits angegeben, durch die Bestim mung der Anzahl der Signale, welche den Eingangsspannungsbereich (U _F) des Feinumsetzers 38 überschreiten. Hierzu wird mittels der Komparatoren K 1 bis K 3 bestimmt, welche der Signale U _0A bis U _2A den Eingangsspannungsbereich U _F überschreiten, wobei das Ergebnis dieser Komparatoren durch den Decoder 34 in eine Binärzahl, dem Grobwert 30 A der Umsetzung, umcodiert wird. Der auf diese Weise gebildete Grobwert wird dem Multiplexer 36 beaufschlagt, wodurch das Signal, welches den Quantisierungsrest bildet, zu dem Feinumsetzer 38 durch geschaltet wird. Nach einer Verzögerung, welche sich aus der Schaltzeit des Multiplexers und der Umsetzzeit des Feinumsetzers zusammensetzt, kann der Feinwert 30 B der A/D-Umsetzung am Ausgang des Feinum setzers abgegriffen werden.The circuit unit 32 serves to generate the signals shown in FIGS. 2A to 2D. The coarse value is determined, as already indicated in the description of FIGS. 2A to 2D, by determining the number of signals which exceed the input voltage range (U _F ) of the fine converter 38 . For this purpose, the comparators K 1 to K 3 determine which of the signals U _{0 A} to U _{2 A} exceed the input voltage range U _F , the result of these comparators being recoded by the decoder 34 into a binary number, the coarse value 30 A of the conversion . The coarse value formed in this way is applied to the multiplexer 36 , whereby the signal which forms the quantization residue is switched through to the fine converter 38 . After a delay, which is composed of the switching time of the multiplexer and the conversion time of the fine converter, the fine value 30 B of the A / D conversion can be tapped at the output of the fine converter.

Diese Verzögerung führt jedoch zu einer Beschränkung der erzielbaren Abtastrate, wobei sich diese Beschränkung, wie bereits eingangs erwähnt, in bekannter Weise mittels der Pipelining-Technik umgehen läßt.However, this delay leads to a limitation of the achievable Sampling rate, this limitation, as already mentioned at the beginning, can be handled in a known manner by means of the pipelining technique.

Die Anwendung dieser Technik auf diese Schaltungsanordnung erfordert jedoch den Einsatz von analogen Zwischenspeichern oder analogen Verzögerungsleitungen, welche, da sie fehlerbehaftet sind, die erziel bare Auflösung reduziert.The application of this technique to this circuitry requires however, the use of analog buffers or analog Delay lines, which, because they are faulty, achieve the reduced resolution.

Es ist deshalb gemäß einer bevorzugten Ausbildung des Verfahrens vorgesehen, die Zwischenspeicher, bzw. die Verzögerungsleitungen auf die Digitalseite zu verlagern, da digitale Speicher und Verzögerungs glieder, im Gegensatz zu ihren analogen Entsprechungen, nicht fehler behaftet sind.It is therefore in accordance with a preferred embodiment of the method provided the buffer, or the delay lines relocate the digital side because of digital storage and delay links, in contrast to their analog counterparts, do not errors are afflicted.

Hierzu wird die analoge Auswahl des Quantisierungsrestes durch eine digitale Auswahl ersetzt.For this purpose, the analog selection of the quantization residue by a digital selection replaced.

Eine Schaltungsanordnung zur Durchführung dieses Verfahrens ist in Fig. 4 dargestellt, wobei die Auflösung sowohl für die Grobwert- als auch für die Feinwertbestimmung 2 Bit beträgt, wodurch eine Gesamt auflösung von 4 Bit erzielt wird.A circuit arrangement for carrying out this method is shown in FIG. 4, the resolution being 2 bits for both the coarse value determination and for the fine value determination, as a result of which a total resolution of 4 bits is achieved.

Da gemäß dieser Ausbildung des Verfahrens alle Signale (U _0B bis U _3B) gleichzeitig digitalisiert werden, müssen hierfür 4 Parallelumsetzer bereitgestellt werden, wobei jeder dieser Umsetzer die für die Bestim mung des Feinwertes benötigte Auflösung (2 Bit) aufweist.Since, according to this embodiment of the method, all signals (U _{0 B} to U _{3 B} ) are digitized at the same time, 4 parallel converters must be provided for this, each of these converters having the resolution (2 bits) required for determining the fine value.

Dadurch, daß alle Signale den gleichen Spannungsbereich aufweisen, können die Vergleichsnormale der Parallelumsetzer aus einem Referenz spannungsteiler (R 10 bis R 13) abgeleitet werden. Because all signals have the same voltage range, the comparison standards of the parallel converters can be derived from a reference voltage divider (R 10 to R 13 ).

Der dadurch erzielbare Vorteil besteht, neben der Reduktion der Anzahl der benötigten Präzisionswiderstände, vor allem in einer matrixförmigen Anordnung der Komparatoren, wodurch die Anzahl der benötigten Leitungen reduziert wird.The advantage that can be achieved in this way is, besides the reduction in the number of the required precision resistors, especially in a matrix Arrangement of the comparators, reducing the number of needed Lines is reduced.

Der im Blockschaltbild als Komparatorenmatrix bezeichnete Schaltungs teil weist deshalb für die Eingabe der Signale die Eingänge U _0B bis U _3B und für die Vergleichsnormale die Eingänge V _0B bis V _3B auf. Weiter weist dieser Schaltungsteil zur Anzeige der Bereichsüberschreitung der Parallelumsetzer die Ausgänge B _0B bis B _3B und für die Umsetzergebnisse der einzelnen Parallelumsetzer die Ausgänge E _0B bis E _3B auf.The circuit part referred to in the block diagram as the comparator matrix therefore has the inputs U _{0 B} to U _{3 B} for the input of the signals and the inputs V _{0 B} to V _{3 B} for the comparison standards. Furthermore, this circuit part has the outputs B _{0 B} to B _{3 B} for displaying the exceeding of the range of the parallel converters and the outputs E _{0 B} to E _{3 B} for the conversion results of the individual parallel converters.

Eine detailierte Beschreibung dieses Schaltungsteiles wird noch anhand von Fig. 5 gegeben.A detailed description of this circuit part is given with reference to FIG. 5.

Bei der Schaltungsanordnung gemäß Fig. 4 werden, durch die Schaltungs einheit 42, aus dem Eingangssignal U _e die 4 Signale U _0B bis U _3B generiert. Diese Signale werden gleichzeitig durch die Komparatoren matrix digitalisiert, wobei eine Überschreitung der Spannung U _F der Signale mittels der Ausgänge B _0B bis B _3B als Bereichsüberschreitung angezeigt wird. Anhand dieser Bereichsüberschreitungen kann eine Eingangsspannungsbereichsüberschreitung 41 der Schaltungsanordnung und, wie bei der Beschreibung von Fig. 2A bis 2D bereits erläutert, der Grobwert 40 A des Eingangssignales gebildet werden.In the case of the circuit of Fig. 4, unit by the circuit 42, the signals U _{0 B} 4 to _{B 3} U generated from the input signal U _e. These signals are digitized at the same time by the comparators matrix, an exceeding of the voltage U _{F of} the signals by means of the outputs B _{0 B} to B _{3 B} being indicated as an out of range. On the basis of these range violations, an input voltage range violation 41 of the circuit arrangement and, as already explained in the description of FIGS. 2A to 2D, the coarse value 40 A of the input signal can be formed.

Dieser Grobwert 40 A wird zur Auswahl des Umsetzergebnisses, welches den Quantisierungsrest bildet, dem Multiplexer 46 beaufschlagt.This coarse value 40 A is applied to the multiplexer 46 in order to select the conversion result which forms the quantization residue.

Zwecks der Reduktion des Schaltungsaufwandes ist es hierbei zweck mäßig, die Umcodierung des Umsetzergebnisses in den Binärcode erst nach dessen Auswahl auszuführen, weshalb hierbei der Decoder 45 dem Multiplexer 46 nachgeschaltet ist.In order to reduce the amount of circuitry, it is expedient to carry out the recoding of the conversion result into the binary code only after it has been selected, which is why the decoder 45 is connected downstream of the multiplexer 46 .

Entsprechend der analogen Auswahl des Quantisierungsrests kann auch bei dieser Anordnung der Feinwert 40 B der A/D-Umsetzung erst nach einer Verzögerung, welche sich auch der Verzögerung Multiplexers 46 und des Decoders 45 zusammensetzt, am Ausgang dieses Decoders abgegriffen werden.According to the analog selection of the quantization remainder, the fine value 40 B of the A / D conversion can also be tapped at the output of this decoder only after a delay, which is also composed of the delay multiplexer 46 and the decoder 45 .

Der durch die digitale Auswahl des Quantisierungsrestes erreichbare Vorteil besteht, wie bereits erwähnt, insbesondere darin, daß die Synchro nisation zwischen der Bildung des Grob- und des Feinwertes mittels digitaler Komponenten durchgeführt werden kann. The one that can be achieved through the digital selection of the quantization residue As already mentioned, the advantage is in particular that the synchro nization between the formation of the coarse and fine values by means of digital components can be performed.

Gemäß einer bevorzugten Ausbildung der Schaltungsanordnung wird der Multiplexer, wie bei der Parallelschaltung von Parallelumsetzern viel fach üblich, durch die Parallelschaltung von Komparatoren, deren Ausgänge als Open-Collector- oder Three-State-Ausgänge ausgebildet sind, realisiert.According to a preferred embodiment of the circuit arrangement, the Multiplexers, much like the parallel connection of parallel converters usual, through the parallel connection of comparators whose Outputs designed as open collector or three-state outputs are realized.

Fig. 5 zeigt die Ausbildung der in Fig. 4 verwendeten Komparatormatrix. FIG. 5 shows the configuration of the comparator matrix used in FIG. 4.

Diese Schaltungsanordnung besteht aus 4 Parallelumsetzern mit 2 Bit Auflösung, wobei mindestens 3 dieser Umsetzer zur Erkennung einer Überschreitung des Eingangsspannungsbereiches ausgebildet sein müssen.This circuit arrangement consists of 4 parallel converters with 2 bits Resolution, with at least 3 of these converters to detect a Be exceeded the input voltage range have to.

Hierbei bildet jede Spalte der Matrix einen Parallelumsetzer, weshalb die Komparatoren einer Spalte mit dem gleichen Signal (z. B. U _1C) verbunden sind.Each column of the matrix forms a parallel converter, which is why the comparators of a column are connected to the same signal (e.g. U _{1 C} ).

Dadurch, daß alle 4 Signale den gleichen Spannungsbereich aufweisen, benötigen die Parallelumsetzer die gleichen Vergleichsnormale, weshalb alle Komparatoren einer Zeile mit dem gleichen Vergleichsnormal (z. B. V _1C) verbunden sind.Because all 4 signals have the same voltage range, the parallel converters require the same comparison standards, which is why all the comparators on a line are connected to the same comparison standard (e.g. V _{1 C} ).

So besteht beispielsweise der Parallelumsetzer der zur Digitalisierung des Signales U _3C aus den Komparatoren K 11, K 21, K 31 und K 41. Hierbei dienen die Komparatoren K 21, K 31 und K 41 dazu, das Signal U _3C mittels der Vergleichsnormale V _0C bis V _2C zu digitalisieren und dadurch den Feinwert E _3C zu bilden.For example, the parallel converter for digitizing the signal U _{3 C} consists of the comparators K 11 , K 21 , K 31 and K 41 . The comparators K 21 , K 31 and K 41 serve to digitize the signal U _{3 C} by means of the comparison standards V _{0 C} to V _{2 C} and thereby to form the fine value E _{3 C.}

Der Komparator K 11 dient dagegen, die zur Grobwertbestimmung benötigte Überschreitung des Eingangsspannungsbereiches U _F=V _3C anzuzeigen, wobei in diesem Falle dieser Komparator nicht zur Grob wertbestimmung benötigt wird, sondern lediglich der Anzeige der Über schreitung des Eingangsspannungsbereiches (U _G) des Gesamtumsetzers dient.The comparator K 11 , on the other hand, serves to indicate that the input voltage range U _F = V _{3 C is} exceeded, which is required for the coarse value determination, in which case this comparator is not required for the coarse value determination, but only to display the excess of the input voltage range (U _G ) of the overall converter serves.

Hieraus ergibt sich, daß für eine solche Komparatorenmatrix ebensoviele Komparatoren wie bei einem Umsetzer nach dem Parallel-Verfahren benötigt werden.It follows from this that just as many for such a comparator matrix Comparators like a converter using the parallel method are needed.

Eine Schaltungsanordnung zur Durchführung des Verfahrens mit der Potentialverschiebung durch die Komparatoren unterscheidet sich hiervon allein dadurch, daß alle Komparatoren mit dem Eingangssignal beaufschlagt werden. Hierbei wird den Komparatoren jeder Spalte der Matrix eine Offset-Spannung von der Höhe der zugehörigen Potential verschiebung eingestellt. A circuit arrangement for performing the method with the Potential shift by the comparators differs of this only because all comparators with the input signal be charged. Here, the comparators of each column Matrix an offset voltage from the level of the associated potential shift set.

Der durch eine matrixförmige Anordnung der Komparatoren erzielbare Vorteil besteht insbesondere darin, daß die Komparatoren physikalisch enger benachbart angeordnet werden können, wodurch die Signallaufzeit reduziert wird.The one that can be achieved by a matrix-like arrangement of the comparators The particular advantage is that the comparators are physical can be placed closer together, reducing the signal delay is reduced.

Fig. 6 zeigt ein Beispiel für die Ausbildung der in Fig. 3 und Fig. 4 verwendeten Schaltungsanordnung zur Generierung der Signale gemäß Fig. 2A bis Fig. 2D. Fig. 6 shows an example of the configuration shown in Fig. 3 and Fig. 4 circuitry used to generate the signals shown in Fig. 2A through Fig. 2D.

Bei dieser Schaltungsanordnung wird das analoge Eingangssignal U _e zur Impedanzwandlung über einen Eingangsverstärker EV, welcher als Abtast-Halte-Verstärker ausgebildet sein kann, geführt.In this circuit arrangement, the analog input signal U _e for impedance conversion is conducted via an input amplifier EV , which can be designed as a sample-and-hold amplifier.

Nachfolgend werden aus dem gepufferten Eingangssignal das Signal U _0D und mittels potentialverschiebender Schaltungseinheiten, wie sie aus der Konstantstromkopplung von Verstärkerstufen bekannt sind, die Signale U _1D bis U _3D gebildet.The signal U _{0 D is} subsequently formed from the buffered input signal and the signals U _{1 D} to U _{3 D are} formed by means of potential-shifting circuit units, as are known from the constant current coupling of amplifier stages.

Das Signal U _0D kann hierbei durch die Begrenzung des gepufferten Eingangssignales auf den Spannungsbereich (U _{H 2}, U _{H 1}) gebildet werden.The signal U _{0 D} can be formed by limiting the buffered input signal to the voltage range (U _{H 2} , U _{H 1} ).

Der Widerstand R 1 dient hierbei in bekannter Weise dazu, die Fehlerein flüsse der kapazitiven Einkopplung des Umsetzsignales auf die Eingangs seite der Komparatoren zu minimieren.The resistor R 1 is used in a known manner to minimize the influences of the capacitive coupling of the conversion signal onto the input side of the comparators.

Weiter ermöglicht dieser Widerstand in Verbindung mit den Dioden D 1 und D 5 und den beiden Hilfspannungen U _{H 1} und U _{H 2} die Begrenzung des Signales U _0D auf auf das Intervall (U _{H 2}, U _{H 1}).Furthermore, this resistor in conjunction with the diodes D 1 and D 5 and the two auxiliary voltages U _{H 1} and U _{H 2} enables the signal U _{0 D} to be limited to the interval (U _{H 2} , U _{H 1} ).

Die Bildung der übrigen Signale (z. B. U _1D) unterscheidet sich hiervon lediglich dadurch, daß zur Potentialverschiebung mittels einer Konstant stromquelle (I₂) ein Spannungsabfall über den Widerstand (R 2) verur sacht wird.The formation of the other signals (eg U _{1 D} ) differs from this only in that a voltage drop across the resistor (R 2 ) is caused to shift the potential by means of a constant current source (I ₂).

Es ist hierbei zweckmäßig, alle Widerstände gleich zu dimensionieren und die Höhe der Potentialverschiebung allein durch Variation der Größe der einzelnen Konstantstromquellen festzulegen.It is advisable to dimension all resistors equally and the amount of the potential shift solely by varying the size of the individual constant current sources.

Claims

1. A method for analog / digital conversion of an analog input signal, with the formation of the result from a coarse and a fine value, characterized in that for coarse value determination with N bit resolution from the analog input signal U _e by subtracting constant voltages, one of these constant voltages can be zero, at least 2 ^N signals are generated in such a way that regardless of the size of the input signal one of these signals is equal to the quantization residue of the coarse value determination, the coarse value being determined on the basis of the size of these signals and for determining the fine value , by means of this rough value, the signal is selected which is equal to the quantization residue.

2. The method according to claim 1, characterized in that the constant voltages are equal to the integer multiple of a quantization interval U _{q of} the coarse value determination, the formation of the signal U _i with i = 0 (1) 2 ^N -1, according to the formula U _i = U _e - i · U _q .

3. The method according to claim 1 or 2, characterized in that the Subtractions due to potential shifts in the input signal be carried out.

4. The method according to claim 3, characterized in that the potential shift through an offset setting of the voltage comparators is carried out.

5. The method according to any one of claims 1 to 3, characterized in that the size of the signals on the usable for A / D conversion Voltage range is limited.

6. The method according to any one of claims 3 to 5 for bipolar input signals, characterized in that the potential shift to Signal formation an additional potential shift is superimposed.

7. The method according to any one of claims 1 to 6, characterized in that that the gross value by determining the greatest comparison normal, which can be subtracted from the input signal without that the difference becomes negative is formed.

8. The method according to any one of claims 1 to 6, characterized in that the coarse value is determined on the basis of the number of signals which fall below or exceed the size of a quantization interval U _q .

9. The method according to claim 8, characterized in that the determ measurement of falling short of or exceeding the quantization interval as falling below the input voltage or over the input voltage step of the fine converter is formed.

10. The method according to any one of claims 1 to 9, characterized in that of the signals only the signal which contains the quantization residue forms, is selected and digitized.

11. The method according to any one of claims 1 to 9, characterized in that all signals are digitized at the same time, being from the multitude of the conversion results the conversion result of the quantization remainder is selected.

12. Circuit arrangement for carrying out the method according to claim 10, characterized by a circuit unit ( 32 ) for forming 2 ^N signals from the analog input signal U _e , 2 ^N -1 comparators for determining whether the input voltage range U _{F of} the fine converter has been exceeded or not reached ( 38 ), which is followed by a decoder ( 34 ) for determining the coarse value ( 30 A) and that this coarse value is applied to an analog multiplexer ( 36 ) for selecting the signal which is equal to the quantization residue, so that the quantization residue for the fine converter to determine the fine value ( 30 B) is supplied.

13. Circuit arrangement for performing the method according to Claim 11, characterized by a circuit unit (42) to Formation of 2nd ^N Signals from the analog input signalU _e, Which for parallel A / D conversion of these signals one of 2^N In parallel implemented comparator matrix are supplied, wherein the comparison standards (e.g.V _{1 B}) this parallel converter of the same Reference voltage dividers are derived, the display of the over- or falling below the input voltage rangeU _F the parallel converter for rough value determination (40 A) a decoder (44) is applied and that by means of this rough value by a digital multiplexer (46) the sum code (e.g.E _{1 B}) which is the same the conversion result of the quantization residue is selected and through a decoder (45) in the fine value (40 B) is recoded.

14. Circuit arrangement according to claim 13, characterized in that the comparators with a column of the comparator matrix same signal and the comparators of a line with the same Are connected to the standard of comparison.

15. Circuit arrangement according to claim 13 or 14, characterized records that the multiplexer as a parallel connection of comparators is designed with open collector or three-state outputs.

16. Circuit arrangement according to one of claims 12 to 15 for Generation of the signals according to one of claims 3, 5 or 6 characterized by the use of circuit units for constant current coupling for carrying out the potential shift.

17. Circuit arrangement according to claim 16, characterized in that the signals (z. B. U _{0 D} ) by means of diodes (D 1 and D 5 ) to the voltage range (U _{H 2} , U _{H 1} ) are limited.