DE4014831A1 - Undervoltage protected circuit - comprises non-volatile memory, microprocessor and undervoltage detector, thus enables more rapid return to functionality - Google Patents

Undervoltage protected circuit - comprises non-volatile memory, microprocessor and undervoltage detector, thus enables more rapid return to functionality

Info

Publication number
DE4014831A1
DE4014831A1 DE19904014831 DE4014831A DE4014831A1 DE 4014831 A1 DE4014831 A1 DE 4014831A1 DE 19904014831 DE19904014831 DE 19904014831 DE 4014831 A DE4014831 A DE 4014831A DE 4014831 A1 DE4014831 A1 DE 4014831A1
Authority
DE
Germany
Prior art keywords
undervoltage
microprocessor
volatile memory
detector
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19904014831
Other languages
German (de)
Other versions
DE4014831C2 (en
Inventor
Alois Dipl Ing Neth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19904014831 priority Critical patent/DE4014831A1/en
Publication of DE4014831A1 publication Critical patent/DE4014831A1/en
Application granted granted Critical
Publication of DE4014831C2 publication Critical patent/DE4014831C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

The circuit with undervoltage protection contains a non-volatile memory (NS), a microprocessor (uP) and an undervoltage detector (UD). The microprocessor is reset by the detector if a supply voltage below a threshold is detected. An undervoltage signal (US) applied to the memory input via a signal extender (T1) causes write protection. The undervoltage detector output is also connected to a microprocessor hold input (P1). It is passed to the reset input (P2) only if it exceeds a defined minimum pulse duration. USE/ADVANTAGE - For multiplexer in data transmission system. Returns to operational state more rapidly after supply voltage returns above undervoltage threshold than with conventional undervoltage protection.

Description

Die Erfindung betrifft eine unterspannungsgeschützte Schaltungsanordnung mit einem Mikroprozessor, einem nichtflüchtigen Speicher und einem Unterspannungsdetektor gemäß dem Oberbegriff des Anspruchs 1.The invention relates to an undervoltage-protected Circuit arrangement with a microprocessor, one non-volatile memory and one Undervoltage detector according to the preamble of Claim 1.

Von Mikroprozessoren verarbeitete Daten werden je nach Art der Daten in flüchtigen oder nichtflüchtigen externen Speichern abgespeichert. Bei einer Funktionsstörung des Mikroprozessors ist es dabei besonders wichtig, die nichtflüchtigen Speicher vor dem Beschreiben mit fehlerhaften Daten, oder Daten mit fehlerhaften Adressen zu schützen.Data processed by microprocessors will vary depending on Type of data in volatile or non-volatile external memories saved. At a The microprocessor is malfunctioning especially important the non-volatile memory before Describe with incorrect data, or data with protect incorrect addresses.

Eine Ursache für die Funktionsstörung eines Mikroprozessors ist das Anliegen einer zu niedrigen Versorgungsspannung. Bei fallender Versorgungsspannung verliert zuerst der Mikroprozessor und dann der nichtflüchtige Speicher seine volle Funktionsfähigkeit. Dies hat zur Folge, daß der Mikroprozessor bei zu niedriger Versorgungsspannung zwar noch arbeiten kann, aber gegebenenfalls fehlerhafte Daten in den nichtflüchtigen Speicher schreibt und/oder an die falschen Speicherplätze adressiert. A cause of a malfunction Microprocessor is the concern of a too low Supply voltage. When supply voltage drops first the microprocessor loses and then the non-volatile memory its full functionality. As a result, the microprocessor is too low supply voltage can still work, but possibly incorrect data in the writes and / or to the non-volatile memory wrong memory locations addressed.  

Aus der DE-OS 34 17 825 ist eine unterspannungsgeschützte Schaltungsanordnung bekannt, bei der der Mikroprozessor über einen Unterspannungsdetektor in den Resetzustand versetzt wird, nachdem die Versorgungsspannung unter einen bestimmten Schwellwert gefallen ist. Der Resetzustand wird nach überschreiten dieses Schwellwertes verzögert aufgehoben. Die Freigabe des Datenausganges des Mikroprozessors erfolgt somit erst nach dieser Verzögerung, dadurch ist gewährleistet, daß der interne Oszillator des Mikroprozessors schon angeschwungen ist und verschiedene Speicher schon gesetzt sind.From DE-OS 34 17 825 is one undervoltage-protected circuit arrangement known, where the microprocessor has one Undervoltage detector in the reset state after the supply voltage is below one certain threshold has fallen. The reset state is delayed after this threshold is exceeded canceled. The release of the data output of the Microprocessor thus takes place after this Delay, this ensures that the internal oscillator of the microprocessor already has swung up and various stores already are set.

Nachteilig bei der bekannten Anordnung ist, daß der Mikroprozessor bei jeder detektierten Unterspannung in den Resetzustand versetzt wird und die Freigabe des Mikroprozessors in jedem Fall nur verzögert erfolgt.A disadvantage of the known arrangement is that the Microprocessor at each detected undervoltage in the reset state is set and the release of the In any case, the microprocessor is delayed.

Der Erfindung liegt die Aufgabe zugrunde, eine unterspannungsgeschützte Schaltungsanordnung mit einem Mikroprozessor und einem nichtflüchtigen Speicher zu schaffen, bei der nach wieder überschreiten des Schwellwertes der Versorgungsspannung die Schaltungsanordnung schneller, insbesondere bei nur kurzzeitig anliegenden Unterspannungen, in den voll funktionsfähigen Zustand gebracht werden kann.The invention has for its object a undervoltage-protected circuit arrangement with a Microprocessor and a non-volatile memory create, after exceeding the Threshold value of the supply voltage Circuit arrangement faster, especially with only briefly present undervoltage, in the full functional condition can be brought.

Diese Aufgabe wird bei einer gattungsgemäßen Anordnung durch die Merkmale des Anspruchs 1 gelöst.This task is carried out in a generic arrangement solved by the features of claim 1.

Weitere Ausgestaltungen der Erfindung sind den übrigen Ansprüchen und dem folgenden Teil der Beschreibung zu entnehmen. Further refinements of the invention are the rest Claims and the following part of the description remove.  

Ein Ausführungsbeispiel der Erfindung wird anhand zweier Figuren erläutert und im folgenden beschrieben. Es zeigen:An embodiment of the invention is based on two Figures explained and described below. It demonstrate:

Fig. 1 eine schematische Abbildung der erfindungsgemäßen Schaltungsanordnung und Fig. 1 is a schematic illustration of the circuit arrangement according to the invention and

Fig. 2A bis 2E die Funktion der Schaltungsanordnung beschreibende Ablaufdiagramme. Figs. 2A to 2E, the operation of the circuit arrangement described flowcharts.

Die in Fig. 1 abgebildete unterspannungsgeschützte Schaltungsanordnung UGS besteht aus einem Mikroprozessor uP, einem nichtflüchtigen Speicher NS, einem Unterspannungsdetektor UD, einer Vorrichtung zur Verlängerung eines anliegenden Unterspannungssignales, um eine Verlängerungszeit T1, im folgenden Pulsverlängerung PV genannt, und einer Vorrichtung, die nur Unterspannungssignale mit einer minimalen Pulsdauer T2 und von denen nur den nach der minimalen Pulsdauer T2 anliegenden Teil durchläßt, im folgenden Resetentscheider RE genannt.The undervoltage-protected circuit arrangement shown in FIG. 1 consists of a microprocessor uP, a non-volatile memory NS, an undervoltage detector UD, a device for extending an applied undervoltage signal by an extension time T 1 , hereinafter referred to as pulse extension PV, and a device that only Undervoltage signals with a minimum pulse duration T 2 and of which only the part that is present after the minimum pulse duration T 2 passes, hereinafter called reset decision RE.

Der Mikroprozessor uP, der nichtflüchtige Speicher NS und der Unterspannungsdetektor UD liegen an derselben Stromversorgung UV an. Der Mikroprozessor uP ist über einen Daten- und Adressbus DAB mit dem nichtflüchtigen Speicher NS verbunden. Der Mikroprozessor uP weist einen Hold- und einen Reseteingang P1, P2 auf, dabei ist der Holdeingang P1 direkt und der Reseteingang P2 über den Resetentscheider RE mit dem Ausgang S des Unterspannungsdetektors UD verbunden. Der nichtflüchtige Speicher NS ist mit einem Schreibsperreneingang P3 versehen, der über die Pulsverlängerung PV mit dem Ausgang S des Unterspannungsdetektors UD verbunden ist. The microprocessor uP, the non-volatile memory NS and the undervoltage detector UD are connected to the same power supply U V. The microprocessor uP is connected to the non-volatile memory NS via a data and address bus DAB. The microprocessor uP has a hold input and a reset input P 1 , P 2 , the hold input P 1 being connected directly and the reset input P 2 being connected to the output S of the undervoltage detector UD via the reset decision maker RE. The non-volatile memory NS is provided with a write lock input P 3 , which is connected to the output S of the undervoltage detector UD via the pulse extension PV.

Der Mikroprozessor uP kann (nicht abgebildet) mit weiteren Speichern, vorzugsweise flüchtigen Speichern (RAMs), über den Daten- und Adressbus DAM verbunden sein. Am Schreibsperreneingang P3 des nichtflüchtigen Speichers NS können auch weitere (nicht abgebildet) Anschlüsse anliegen, über die aus anderen Gründen eine Schreibsperre bewirkt werden kann.The microprocessor uP can (not shown) be connected to further memories, preferably volatile memories (RAMs), via the data and address bus DAM. Further (not shown) connections can also be present at the write lock input P 3 of the non-volatile memory NS, via which a write lock can be effected for other reasons.

Die unterspannungsgeschützte Schaltungsanordnung UGS soll ein Beschreiben des nichtflüchtigen Speichers NS verhindern, erstens, solange der Mikroprozessor uP und der nichtflüchtige Speicher NS mit einer Versorgungsspannung UV unter einem vorgegebenen Schwellwert US versorgt werden, und zweitens, solange die zuverlässige Funktionssicherheit des Mikroprozessors uP nach wiederintakten Spannungsversorgung nicht gewährleistet ist. Sobald eine Unterspannung anliegt, wird der Mikroprozessor uP in den Holdzustand versetzt und der nichtflüchtige Speicher NS mit einer Schreibsperre versehen. Dauert die Unterspannung länger an, wird der Mikroprozessor uP zusätzlich in den Resetzustand versetzt. Die Schreibsperre wird erst nach Wiederanliegen der normalen Versorgungsspannung zuzüglich der Verlängerungszeit T1 aufgehoben, nachdem die volle Funktionsfähigkeit des Mikroprozessors uP wieder gewährleistet ist.The undervoltage-protected circuit arrangement UGS is intended to prevent writing to the non-volatile memory NS, firstly as long as the microprocessor uP and the non-volatile memory NS are supplied with a supply voltage U V below a predetermined threshold value U S , and secondly as long as the reliable functional reliability of the microprocessor uP after intact Power supply is not guaranteed. As soon as an undervoltage is present, the microprocessor uP is put into the hold state and the non-volatile memory NS is provided with a write lock. If the undervoltage lasts longer, the microprocessor uP is also set to the reset state. The write lock is only released after the normal supply voltage plus the extension time T 1 is restored after the full functionality of the microprocessor uP is guaranteed again.

Vorzugsweise geeignet ist diese unterspannungsgeschützte Schaltungsanordnung für die Verwendung in einem Multiplexgerät mit PCM-Kanälen eines Nachrichtenübertragungssystems, in dem der Mikroprozessor uP zusätzlich zu der Verbindung mit dem nichtflüchtigen Speicher NS, und mit anderen flüchtigen Speichern verbunden ist. Im nichtflüchtigen Speicher NS werden z. B. die Darstellung der Systemkonfiguration, wie Kanalbelegung und Dämpfung gespeichert, wohingegen in den flüchtigen Speichern sich ständig ändernde Daten, wie z. B. die Signalisierung, gespeichert werden.This is preferably suitable for undervoltage protection Circuit arrangement for use in one Multiplexer with one PCM channels Communication system in which the Microprocessor uP in addition to the connection with the non-volatile memory NS, and with other volatile Save is connected. In the non-volatile memory NS  z. B. the representation of the system configuration, such as Channel assignment and attenuation saved, whereas in the volatile memories constantly changing data, such as B. the signaling, stored.

Die Erfindung gewährleistet einen hohen Schutz des nichtflüchtigen Speichers vor falscher Beschreibung, läßt bei einer kurzen Unterspannung, bei der der Resetzustand nicht herbeigeführt wird, ein schnelles Beschreiben der flüchtigen Speicher zu. Der Mikroprozessor uP wird andererseits nach einer länger andauernden Unterspannung sehr schnell in einen definierten Ausgangszustand gebracht. Anhand der in den Fig. 2a bis 2f abgebildeten Ablaufsdiagramme wird die Funktion der unterspannungsgeschützten Schaltungsanordnung im folgenden beschrieben:The invention ensures a high level of protection of the non-volatile memory against incorrect description, and allows the volatile memories to be written to quickly in the event of a short undervoltage in which the reset state is not brought about. The microprocessor uP, on the other hand, is brought very quickly into a defined initial state after a prolonged undervoltage. The function of the undervoltage-protected circuit arrangement is described below on the basis of the flow diagrams illustrated in FIGS . 2a to 2f:

In Fig. 2a ist die Versorgungsspannung UV über die Zeit t aufgetragen, die zu einem Zeitpunkt t0 einen Schwellwert US unterschreitet und nach einem Zeitpunkt t2 wieder überschreitet. Der Schwellwert US ist derart bestimmt, daß bei sinkender Versorgungsspannung der Mikroprozessor uP und der nichtflüchtige Speicher NS bei Erreichen des Schwellwertes noch voll funktionsfähig sind. Der Unterspannungsdetektor UD liefert bei Unterschreiten des Schwellwertes US, wie in Fig. 2b abgebildet, vom Zeitpunkt t0 bis t2 ein Unterspannungssignal US. Das Unterspannungssignal US liegt dann ab t0 am Holdeingang P1 des Mikroprozessors uP (Fig. 2c) an, wodurch der Mikroprozessor uP ab dem Zeitpunkt t0 in den Holdzustand versetzt wird. Solange das Unterspannungssignal US anliegt, d. h. bis t2, bleibt der Holdzustand beibehalten. Der Resetentscheider RE verzögert (Fig. 2d) das Anliegen des Unterspannungssignals US an P1 um die minimale Pulsdauer T2, wodurch der Mikroprozessor uP erst zum Zeitpunkt t1 in den Resetzustand versetzt wird, der bis zum Zeitpunkt t2, d. h. bis zum Wegfall des Unterspannungssignals US beibehalten wird. Liegt das Unterspannungssignal US kürzer als die minimale Pulsdauer T2 an (nicht abgebildet) wird der Mikroprozessor uP nur in den Holdzustand, nicht aber in den Resetzustand versetzt.In FIG. 2a, the supply voltage U V is plotted over time t, which falls below a threshold value U S at a time t 0 and exceeds it again after a time t 2 . The threshold value U S is determined in such a way that when the supply voltage drops, the microprocessor uP and the non-volatile memory NS are still fully functional when the threshold value is reached. The undervoltage detector UD supplies an undervoltage signal US from the time t 0 to t 2 when the threshold value U S is undershot, as shown in FIG. 2b. The undervoltage signal US is then present from t 0 on the hold input P 1 of the microprocessor uP ( FIG. 2c), as a result of which the microprocessor uP is placed in the hold state from the time t 0 . As long as the undervoltage signal US is present, ie until t 2 , the hold state is maintained. The reset decision maker RE delays ( FIG. 2d) the application of the undervoltage signal US to P 1 by the minimum pulse duration T 2 , as a result of which the microprocessor uP is only put into the reset state at the time t 1 , which is until the time t 2 , ie until it ceases to exist of the undervoltage signal US is maintained. If the undervoltage signal US is shorter than the minimum pulse duration T 2 (not shown), the microprocessor uP is only placed in the hold state, but not in the reset state.

Ab dem Zeitpunkt t0 liegt das Unterspannungssignal US am Schreibsperreneingang P3 des nichtflüchtigen Speichers NS bis zum Zeitpunkt t2 an, das durch die Pulsverlängerung PV um die Pulsdauer T1 verlängert wird (Fig. 2e), so daß das Unterspannungssignal US bis zum Zeitpunkt t3 am Schreibsperreneingang 3 anliegt.From the time t 0 , the undervoltage signal US is present at the write lock input P 3 of the non-volatile memory NS until the time t 2 , which is lengthened by the pulse lengthening PV by the pulse duration T 1 ( FIG. 2e), so that the undervoltage signal US up to the time t 3 is present at write lock input 3 .

Ab dem Zeitpunkt t3 sind alle durch die anliegende Unterspannung ausgelösten Maßnahmen wieder aufgehoben.From time t 3 all measures triggered by the undervoltage present are canceled.

Das Anliegen des Unterspannungssignals US am Holdeingang P1 des Mikroprozessors uP bewirkt, daß dieser seinen Arbeitszyklus unterbricht und, sobald das Unterspannungssignal US nicht mehr anliegt an derselben Stelle weiterarbeitet. Ein solches Funktionsmerkmal eines Mikroprozessors ist dem Fachmann bekannt und wird daher nicht näher erläutert.The presence of the undervoltage signal US at the hold input P 1 of the microprocessor uP has the effect that it interrupts its working cycle and continues to work at the same point as soon as the undervoltage signal US is no longer present. Such a feature of a microprocessor is known to the person skilled in the art and is therefore not explained in more detail.

Das Anliegen des Unterspannungssignals US am Reseteingang P2 bewirkt, daß der Mikroprozessor uP auf einen definierten Beginn eines Arbeitszyklus zurückgesetzt wird. Es ist dabei von Vorteil, einen Hardware-Reseteingang und nicht einen Software-Reseteingang zu belegen, da die Funktionsfähigkeit eines Software-Reseteinganges bei zu niedriger Versorgungsspannung UV nicht gewährleistet ist.The presence of the undervoltage signal US at the reset input P 2 causes the microprocessor uP to be reset to a defined start of a work cycle. It is advantageous to use a hardware reset input and not a software reset input, since the functionality of a software reset input is not guaranteed if the supply voltage U V is too low.

Beim nichtflüchtigen Speicher NS verhindert das Anliegen des Unterspannungssignales US am Schreibsperreneingang R3, solange es dort anliegt, das Beschreiben des nichtflüchtigen Speichers NS.In the case of the non-volatile memory NS, the presence of the undervoltage signal US at the write lock input R 3 , as long as it is present there, prevents the non-volatile memory NS from being written to.

Die minimale Pulsdauer T2 ist kürzer gewählt als die Übertragungszeit des kürzesten Nutzsignals. Hierdurch wird gewährleistet, daß keine falschen Befehle abgespeichert werden können. Bei Übertragungen von Signalisierungen in den flüchtigen Speicher würde dies eine Pulsdauer von etwa 5 ms ergeben. Ist der Mikroprozessor uP nur mit der Verarbeitung von Konfigurationstaten beschäftigt, kann die Pulsdauer T2 bis etwa 100 ms betragen.The minimum pulse duration T 2 is chosen to be shorter than the transmission time of the shortest useful signal. This ensures that no wrong commands can be saved. If signaling was transferred to the volatile memory, this would result in a pulse duration of approximately 5 ms. If the microprocessor uP is only processing configuration data, the pulse duration T 2 can be up to approximately 100 ms.

Die Länge der Verlängerungszeit T1 richtet sich nach der Einschwingzeit des Mikroprozessors uP, die er benötigt, um wieder voll funktionsfähig zu sein. Die Verlängerungszeit T1 beträgt z. B. T < 0,1 ms. Als flüchtige Speicher werden vorzugsweise RAMs und als nichtflüchtige Speicher EEPROMs oder gepufferte RAMs verwendet. Die Realisierung der Pulsverlängerung PV und der Resetentscheider RE ist dem Fachmann bekannt. Der Pulsverlängerer PV kann z. B. dadurch realisiert werden, daß aus der Rückflanke des Unterspannungssignals US ein Referenzparallelimpuls mit vorgegebener Länge generiert und mit einem verzögerten Unterspannungssignal auf ein Oder-Gatter geführt wird. The length of the extension time T 1 depends on the settling time of the microprocessor uP, which it needs in order to be fully functional again. The extension time T 1 is z. B. T <0.1 ms. RAMs are preferably used as volatile memories and EEPROMs or buffered RAMs are used as non-volatile memories. The realization of the pulse extension PV and the reset decision RE is known to the person skilled in the art. The pulse extender PV can e.g. B. can be realized by generating a reference parallel pulse with a predetermined length from the trailing edge of the undervoltage signal US and routing it to an OR gate with a delayed undervoltage signal.

Der Resetentscheider RE kann ähnlich realisiert werden, indem aus der Vorflanke des Unterspannungssignals US ein Referenzimpuls mit vorgegebener Länge generiert und parallel mit einem verzögerten Unterspannungsimpuls auf ein explusives Oder-Gatter geführt wird.The reset decision maker RE can be implemented similarly, by entering from the leading edge of the undervoltage signal US Generated reference pulse with a given length and in parallel with a delayed undervoltage pulse an explorative OR gate is performed.

Es besteht auch die Möglichkeit, als Unterspannungssignal ein gegenüber dem Unterspannungssignal US (Fig. 25) invertiertes Signal zu verwenden. Dies würde bedeuten, daß am Unterspannungsdetektor z. B. ein unterspannungsanzeigender Impuls anliegt, solange der Wert der Unterspannung über dem Schwellwert US liegt und hätte einen besseren Schutz bei totalem Spannungsausfall zur Folge.It is also possible to use a signal inverted with respect to the undervoltage signal US ( FIG. 25) as the undervoltage signal. This would mean that the undervoltage detector z. B. an undervoltage indicating pulse is present as long as the undervoltage value is above the threshold value U S and would result in better protection in the event of a total power failure.

Claims (7)

1. Unterspannungsgeschützte Schaltungsanordnung mit einem nichtflüchtigen Speicher, einem Mikroprozessor und einem Unterspannungsdetektor,
  • - bei der eine Datenleitung zwischen dem Mikroprozessor und dem nichtflüchtigen Speicher angeordnet ist, über die Daten vom Mikroprozessor in den nichtflüchtigen Speicher geschrieben werden,
  • - bei der der Ausgang des Unterspannungsdetektors bei Vorliegen einer unter einem bestimmten Schwellwert liegenden Versorgungsspanner ein Unterspannungssignal anliegt,
  • - bei der der Unterspannungsedetektor mit einem Reset-Eingang des Mikroprozessors verbunden ist, und bei Anliegen eines Unterspannungssignales der Mikroprozessor in den Resetzustand versetzt wird,
1. Undervoltage-protected circuit arrangement with a non-volatile memory, a microprocessor and an undervoltage detector,
  • a data line is arranged between the microprocessor and the non-volatile memory, via which data are written by the microprocessor into the non-volatile memory,
  • the output of the undervoltage detector is present with an undervoltage signal when there is a supply tensioner below a certain threshold value,
  • in which the undervoltage detector is connected to a reset input of the microprocessor, and when an undervoltage signal is present, the microprocessor is put into the reset state,
dadurch gekennzeichnet,characterized,
  • - daß der Ausgang (S) des Unterspannungsdetektors (UD) mit dem Eingang (P3) des nichtflüchtigen Speichers (NS) verbunden ist und ein an diesem Eingang (P3) anliegendes Unterspannungssignal (US) einen Schreibschutz bewirkt, - that the output (S) of the undervoltage detector (UD) is connected to the input (P 3 ) of the non-volatile memory (NS) and an undervoltage signal (US) present at this input (P 3 ) causes write protection,
  • - daß zwischen dem Unterspannungsdetektor (UD) und dem nichtflüchtigen Speicher (NS) eine Vorrichtung zur Verlängerung des Unterspannungssignals um eine Verlängerungszeit (T1) angeordnet ist,a device for extending the undervoltage signal by an extension time (T 1 ) is arranged between the undervoltage detector (UD) and the non-volatile memory (NS),
  • - daß der Ausgang (S) des Unterspannungsdetektors (UD) mit einem Holdeingang (P1) des Mikroprozessors (uP) verbunden ist und der Mikroprozessor (uP) bei Anliegen eines Unterspannungssignals (US) in den Holdzustand versetzt wird, und- That the output (S) of the undervoltage detector (UD) is connected to a hold input (P 1 ) of the microprocessor (uP) and the microprocessor (uP) is placed in the hold state when an undervoltage signal (US) is present, and
  • - daß zwischen dem Ausgang (S) des Unterspannungsdetektors (UD) und dem Reseteingang (R2) des Mikroprozessors (uP) eine Vorrichtung (RE) angeordnet ist, durch die ein anliegendes Unterspannungssignal (US) erst ab einer minimalen Pulsdauer (T2) und auch nur der nach dieser minimalen Pulsdauer (T2) anliegende Teil des Unterspannungssignals (US) weitergeleitet wird.- That between the output (S) of the undervoltage detector (UD) and the reset input (R 2 ) of the microprocessor (uP) a device (RE) is arranged, through which an applied undervoltage signal (US) only from a minimum pulse duration (T 2 ) and only that part of the undervoltage signal (US) which is present after this minimum pulse duration (T 2 ) is forwarded.
2. Unterspannungsgeschützte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die minimale Pulsdauer (T2) kleiner als die Dauer zur Übertragung des kürzesten Nutzsignals ist.2. Undervoltage-protected circuit arrangement according to claim 1, characterized in that the minimum pulse duration (T 2 ) is less than the duration for the transmission of the shortest useful signal. 3. Unterspannungsgeschützte Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Mikroprozessor (uP) mit weiteren Speichern verbunden ist, unter denen auch flüchtige Speicher sein können.3. Undervoltage-protected circuit arrangement after Claim 2, characterized in that the Microprocessor (uP) connected to additional memories is volatile storage. 4. Unterspannungsgeschützte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verlängerungszeit (T1) größer ist als die Zeit, die ein Mikroprozessor (uP) benötigt, um bei wiederanliegender Versorgungsspannung über dem Schwellwert in einen voll funktionsfähigen Zustand zu gelangen. 4. Undervoltage-protected circuit arrangement according to claim 1, characterized in that the extension time (T 1 ) is greater than the time it takes a microprocessor (uP) to reach a fully functional state when the supply voltage is above the threshold. 5. Unterspannungsgeschützte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der nichtflüchtige Speicher ein EEPROM ist.5. Undervoltage-protected circuit arrangement after Claim 1, characterized in that the non-volatile memory is an EEPROM. 6. Unterspannungsgeschützte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der nichtflüchtige Speicher ein gepuffertes RAM ist.6. Undervoltage-protected circuit arrangement after Claim 1, characterized in that the non-volatile memory is a buffered RAM.
DE19904014831 1990-05-09 1990-05-09 Undervoltage protected circuit - comprises non-volatile memory, microprocessor and undervoltage detector, thus enables more rapid return to functionality Granted DE4014831A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904014831 DE4014831A1 (en) 1990-05-09 1990-05-09 Undervoltage protected circuit - comprises non-volatile memory, microprocessor and undervoltage detector, thus enables more rapid return to functionality

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904014831 DE4014831A1 (en) 1990-05-09 1990-05-09 Undervoltage protected circuit - comprises non-volatile memory, microprocessor and undervoltage detector, thus enables more rapid return to functionality

Publications (2)

Publication Number Publication Date
DE4014831A1 true DE4014831A1 (en) 1991-12-12
DE4014831C2 DE4014831C2 (en) 1992-03-19

Family

ID=6406004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904014831 Granted DE4014831A1 (en) 1990-05-09 1990-05-09 Undervoltage protected circuit - comprises non-volatile memory, microprocessor and undervoltage detector, thus enables more rapid return to functionality

Country Status (1)

Country Link
DE (1) DE4014831A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0563924A1 (en) * 1992-04-01 1993-10-06 Nec Corporation Control device for controlling a central processing unit on instantaneous voltage drop
DE4217830A1 (en) * 1992-05-29 1993-12-02 Francotyp Postalia Gmbh Method for operating a data processing system
FR2730105A1 (en) * 1995-02-01 1996-08-02 Alkan R & Cie Device for uninterrupted electrical supply to electrical and electromechanical loads used on aircraft
EP1553676A1 (en) * 2004-01-09 2005-07-13 STMicroelectronics S.A. An electronic protection device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3714325A1 (en) * 1986-05-01 1987-11-19 Hitachi Ltd DATA PROTECTION DEVICE FOR A COMPUTER OF AN INTERNAL COMBUSTION ENGINE CONTROLLER

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3714325A1 (en) * 1986-05-01 1987-11-19 Hitachi Ltd DATA PROTECTION DEVICE FOR A COMPUTER OF AN INTERNAL COMBUSTION ENGINE CONTROLLER

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Haseloff, Eilhard, Datensicherung in batteriege- pufferten Speichern, in: Elektronik 2/19.01.1990, S. 70-77 *
Thümmler, Tobias, Stromversorgung nichtflüchtiger Speicher zur Datensicherung, in: Design & Elektro-nik, 12.05.1987, S. 132, 133 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0563924A1 (en) * 1992-04-01 1993-10-06 Nec Corporation Control device for controlling a central processing unit on instantaneous voltage drop
DE4217830A1 (en) * 1992-05-29 1993-12-02 Francotyp Postalia Gmbh Method for operating a data processing system
FR2730105A1 (en) * 1995-02-01 1996-08-02 Alkan R & Cie Device for uninterrupted electrical supply to electrical and electromechanical loads used on aircraft
EP1553676A1 (en) * 2004-01-09 2005-07-13 STMicroelectronics S.A. An electronic protection device

Also Published As

Publication number Publication date
DE4014831C2 (en) 1992-03-19

Similar Documents

Publication Publication Date Title
DE2058060B2 (en)
DE3048108C2 (en) Memory device with fast word line charging circuits
DE4014831C2 (en)
DE1562119B2 (en) CIRCUIT ARRANGEMENT FOR AN EQUIPMENT FOR REMOTE COMMUNICATION, IN PARTICULAR TELEPHONE SWITCHING SYSTEMS
DE2823788C2 (en)
DE4117882A1 (en) BOOSTER CIRCUIT FOR A SEMICONDUCTOR MEMORY
DE2833343A1 (en) IGNITION SYSTEM FOR AN INTERNAL COMBUSTION ENGINE
WO2001094768A1 (en) Method for testing a capacitive actuator
DE19811269C1 (en) Electronic circuit with protective circuit for lubrication controllers in motor vehicles, esp. lorries
DE4326596C2 (en) Protective circuit arrangement for electronic subscriber circuits
DE4340551A1 (en) Program memory extension for a microprocessor
DE3104725C2 (en)
DE3310585C2 (en) Memory protection circuit
WO1999013573A1 (en) Digital circuit with filter unit for suppressing glitches
DE1208344B (en) Arrangement for delaying a signal of constant duration and amplitude
DE3240704A1 (en) Circuit arrangement for monitoring electronic computer chips
DE2213921C2 (en) Electronic short-circuit-proof switch system
DE852246C (en) Device for storage control of a live steam storage steam turbine with a gradient storage
EP0234015B1 (en) Pressure actuated braking system for tractors
DE2804523C3 (en) Fire alarm device
DE2620188B2 (en) Bistable multivibrator circuit
DE3422994C2 (en)
DE1613828C3 (en) Protection circuitry for electronic information storage
DE3446362A1 (en) Circuit arrangement to protect a subscriber feed circuit in a preferably digital telephone exchange against overload
DE10157857C1 (en) Safety device for a vehicle auxiliary heater

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8339 Ceased/non-payment of the annual fee