DE4010553C1

DE4010553C1 - Data transmission installation converting words packed in sentence - is installed between data source and data sink having unpacked words in specific processing data format

Info

Publication number: DE4010553C1
Application number: DE4010553A
Authority: DE
Inventors: Ulrich Kurt 8560 Lauf De Splittgerber; Hans-Peter 8500 Nuernberg De Stein
Original assignee: Diehl GmbH and Co
Current assignee: Diehl Verwaltungs Stiftung
Priority date: 1990-04-02
Filing date: 1990-04-02
Publication date: 1991-11-21
Anticipated expiration: 2010-04-03

Abstract

The data transmission unit is for use with a bus (B) for sending condensed data sets (D) from a data source to a receiver. The equipment includes an evaluating unit (A), with a converter circuit (K). This arrangement separates the words W() taking up only a part of the bit width of the bus, inside a data set, into separate words and, according to the size of the format evaluated, fills up the bit width available with the data (D') that has to be processed further, even if some information (S) has to be repeated. ADVANTAGE - No time lost in converting condensed data into format suitable for reception.

Description

Die Erfindung betrifft eine Einrichtung gemäß dem Oberbegriff des Anspruches 1.The invention relates to a device according to the preamble of Claim 1.

Aus der EP 02 40 242 A2 ist es zur effektiven Nutzung der Bitbreite von Speicherplätzen in einem Computer, insbesondere bei der Fernseh- Textübertragung an einen die Empfangsfunktionen steuernden Mikroprozessor, bekannt, beispielsweise zwei Datensätze von vier Bit Breite in einem einzigen Speicherplatz von acht Bit Breite abzulegen.From EP 02 40 242 A2 it is for the effective use of the bit width of memory space in a computer, especially in the television Text transmission to a microprocessor controlling the reception functions, known, for example two data records of four bits wide stored in a single memory space of eight bits wide.

Ein anderes Problem als die optimierte Speichernutzung ist die im Rahmen vorliegender Erfindung interessierende Minimierung der Bus-Belegungszeit. In diesem Zusammenhang kommt es in der Schaltungspraxis vor, schon den Datenaustausch zwischen den Teilnehmern des Busses, also von einer sendenden Datenquelle zu einer empfangenden Datensenke, mit zu Datensätzen der vollen Busbreite gepackten Worten durchzuführen, deren Wortbreite geringer als die Busbreite ist. Empfangsseitig müssen die Transfer-Da tensätze dann wieder entpackt und in Daten der Breite umformatiert werden, mit der die nachfolgenden Verarbeitungsschaltungen wie ins besondere Signalprozessoren arbeiten. Während für die Echtzeit-Sig nalverarbeitung der rasche Datentransfer über den Bus vorteilhaft ist, geht jedoch der Zeitvorteil, gesehen für das System insgesamt, weitgehend verloren, wenn in der empfangenden Datensenke in her kömmlicher Weise ein softwaremäßiges Entpacken erfolgt, also eine programmgesteuerte Umsetzung der Inhalte des empfangenen Datensatzes.Another problem than the optimized memory usage is the im Minimization of the bus occupancy time that is of interest in the context of the present invention. In this context, it occurs in circuit practice before, already exchanging data between the participants of the bus, i.e. from a sending Data source for a receiving data sink, with data records the full bus width packed words, their word width is less than the bus width. The transfer da then extracted and reformatted into data of width with which the subsequent processing circuits such as ins special signal processors work. While for the real-time sig processing of rapid data transfer via the bus is advantageous is, however, the time advantage, seen for the system as a whole, largely lost when in in the receiving data sink A conventional software unpacking takes place, i.e. one program-controlled implementation of the content of the received data record.

In Erkenntnis dieser Gegebenheiten liegt der Erfindung die Aufgabe zugrunde, eine zeitoptimalere Konvertierung gepackter Bustransfer-Da tensätze in das empfängerspezifische Datenformat zu realisieren. The invention is based on the knowledge of these circumstances based on a time-optimized conversion of packed bus transfer da to implement records in the recipient-specific data format.

Diese Aufgabe ist erfindungsgemäß im wesentlichen dadurch gelöst, daß die gattungsgemäße Einrichtung gemäß dem Kennzeichnungsteil des Anspruches 1 ausgelegt ist.According to the invention, this object is essentially achieved by that the generic device according to the labeling part of claim 1 is designed.

Nach dieser Lösung findet das Entpacken einschließlich des Umformatie rens im Zuge des Datentransfers vor oder in der empfangenden Auswerte schaltung mittels einer zusätzlich vorgesehenen Konverterschaltung statt, so daß der Zeitbedarf für ein programmgesteuertes Entpacken entfällt und praktisch keine Zeitverzögerung mehr auftritt, wenn der über den Bus empfangene Datensatz entpackt und umformatiert zur Weiterverarbeitung und Auswertung etwa in nachgeschaltete Sig nalprozessoren übergeben wird. Es kann aber auch vorgesehen sein, das erfindungsgemäße Entpacken schon vor dem Bus-Transfer, also senderseitig durchzuführen, nachdem aus der Datengewinnung oder -vorverarbeitung gepackte Datensätze zur Verfügung gestellt werden, die dann schnell weiterverarbeitet werden müssen.After this solution the unpacking takes place including the reformatting rens in the course of data transfer before or in the receiving evaluations circuit by means of an additionally provided converter circuit instead, so that the time required for a program-controlled unpacking omitted and practically no time delay occurs when the data record received via the bus is unpacked and reformatted for further processing and evaluation in downstream Sig nal processors is passed. But it can also be provided the unpacking according to the invention even before the bus transfer, that is to be carried out on the transmitter side after data acquisition or prepackaged data records are made available, which then have to be processed quickly.

Zusätzliche Alternativen und Weiterbildungen sowie weitere Merkmale und Vorteile der Erfindung ergeben sich aus den weiteren Ansprüchen und, auch unter Berücksichtigung der Darlegungen in der Zusammenfassung, aus nachstehender Beschreibung von in der Zeichnung unter Beschrän kung auf das Wesentliche als einpoliges Blockschaltbild stark abstra hiert skizzierten bevorzugten Realisierungsbeispielen zur erfindungs gemäßen Lösung. Es zeigtAdditional alternatives and further training as well as further features and advantages of the invention result from the further claims and, also taking into account the explanations in the summary, from the following description of in the drawing under restriction focus on the essentials as a single-line block diagram strongly abstract outlined preferred implementation examples for the invention appropriate solution. It shows

Fig. 1 die Verbindung einer Datenquelle, für gepackte Datensätze mit einer Datensenke, zur Aufbereitung der entpackten Daten sätze, über einen Bus, Fig. 1, the connection of a data source, for packed data sets with a data sink, for the preparation of the unpacked data sets, via a bus,

Fig. 2 das Prinzip einer während des Datentransfers arbeitenden Konvertierungsschaltung zum Entpacken der Datensätze auf das spezifische Datenformat für die Prozessoren in der Daten senke und Fig. 2 shows the principle of a converting circuit working during data transfer for unpacking the data records to the specific data format for the processors in the data sink and

Fig. 3 auf das Prinzipielle vereinfacht dargestellt eine Konvertie rungsschaltung gemäß Fig. 2, aber mit Multiplexern anstelle von Registern. Fig. 3 simplified to the principles shown a conversion circuit according to FIG. 2, but with multiplexers instead of registers.

Bei einem komplexen System sind verschiedene sendende bzw. empfangende Teilnehmer, die Informationen in Form von Folgen binärkodierter Worte W untereinander austauschen, über einen Bus B miteinander verbunden. Bei der Informationen generierenden Datenquelle handelt es sich beispielsweise um eine schnelle sogenannte Frontend-Schaltung F, also nicht um eine programmierbare Schaltung zur Datenverarbeitung, sondern um eine festverdrahtete Schaltung zur Datengewinnung. Im vorliegenden Beispielsfalle ist sie durch ein Radarsystem R mit nachfolgender Schaltung zur schnellen Fouriertransformation T gegeben. Die Frontend-Schaltung F als Datenquelle liefert auf den Bus B Daten sätze D aus je zwei Worten W von der halben Bit-Breite des Busses B. Beispielsweise handelt es sich beim einen Wort Wq um eine ganze Realzahl Q von 15 Bit Breite zuzüglich einem Bit für das Vorzeichen S; während das andere Wort Wi gleich aufgebaut ist, aber eine ganz zahlige Imaginärzahl I samt Vorzeichen S beinhaltet. Nicht näher dargestellt ist, daß es sich bei den Roh- wie auch bei den Ergebnis daten in der Praxis um Datensätze im Zweierkomplement handelt. Bei diesen Worten W kann es sich um Real- und Imaginärteil des Ergebnisses einer schnellen Fourietransformation eines Sensorsignales handeln, oder unmittelbar um das Ergebnis einer Phasenauswertung eines Ra darsignales (vgl. EP 02 51 498 A2).In a complex system, there are different senders and receivers Participants who binary-coded information in the form of sequences Exchange words W with each other via bus B with each other connected. Is the data-generating data source it is, for example, a fast so-called front-end circuit F, not a programmable circuit for data processing, but a hard-wired circuit for data acquisition. in the In the present example case, it is connected to a radar system R. subsequent circuit for fast Fourier transformation T given. The front-end circuit F as a data source supplies data on the bus B. set D from two words W each of half the bit width of bus B. For example, one word Wq is an entire one Real number Q of 15 bit width plus one bit for the sign S; while the other word Wi is constructed the same way, but one entirely includes imaginary number I including the sign S. Not closer it is shown that the raw as well as the result In practice, data is a two's complement. At These words W can be the real and imaginary part of the result act a fast Fourte transformation of a sensor signal, or directly the result of a phase evaluation of a Ra darsignales (cf. EP 02 51 498 A2).

Vor der Übergabe auf den Bus B wird der jeweilige Datensatz D in einer Interface-Schaltung C um Arbitrierungs- und Zielinformationen (in der Zeichnung nicht gesondert dargestellt) ergänzt. Dadurch wird die Zugriffspriorität zum Bus B bei mehreren konkurrierenden Teilnehmer-Zugriffswünschen gesteuert und die Datensenke angegeben, also der Teilnehmer, dessen Auswerteschaltung A den aktuellen Da tensatz D empfangen soll; wobei in dieser Zielinformation auch eine relative Adressenangabe enthalten sein kann, um erforderlichenfalls den Datensatz D, vor seiner Weiterverarbeitung, in einem Eingangs register zwischenspeichern und dadurch den Bus B schnell wieder freigeben zu können.Before the transfer to bus B, the respective data record D in an interface circuit C for arbitration and target information (not shown separately in the drawing) added. Thereby the priority of access to bus B becomes with several competing Controlled subscriber access requests and specified the data sink, So the participant whose evaluation circuit A the current Da set D should receive; where in this target information also relative address information may be included, if necessary the data record D, before its further processing, in an input buffer the register and thereby quickly reset the bus B. to be able to release.

Im Interesse raschen Daten-Transfers über den Bus B sind im darge stellten Ausführungsbeispiel die beiden Worte W also zu einem Datensatz D der vollen Bus-Bitbreite zusammengepackt. Wenn die empfan gende Datensenke eine Auswerteschaltung A mit Signalprozessoren Pq, Pi ist, müssen diesen die entpackten Worte Wq, Wi als zu verarbei tende Daten Di, Dq von voller prozessorspezifischer Bitbreite zur Verfügung gestellt werden. Für ein solches Entpacken sind programm gesteuerte Abläufe im Empfänger des Datensatzes üblich, die allerdings relativ viel Zeit für das Auftrennen der gepackten Worte W benötigen. Deshalb ist erfindungsgemäß eine nur geringen Zusatz-Hardwareaufwand aber keinen Zeitverlust bedingende, empfängerseitig an den Bus B angeschlossene Konverterschaltung K vorgesehen, die in oder vor der Auswerteschaltung A realisiert sein kann. Sie liefert aus dem empfangenen Datensatz D zwei Daten Di, Dq, die durch die gepackt übertragenen Worte Wi, Wq repräsentiert sind, jedoch zur vollen Breite (von beispielsweise wieder 32 Bit) des prozessorspezifischen Datenformates aufgefüllt sind. Diese Auffüllung vor der Realzahl- bzw. der Imaginärzahl-Information besteht zweckmäßigerweise in einer Wiederholung des zu Beginn eines Wortes W ohnehin enthaltenen Vor zeichens S, wie in Fig. 1 unten symbolisch veranschaulicht.In the interest of rapid data transfers via bus B, the two words W are thus packed together to form a data record D of the full bus bit width in the exemplary embodiment shown. If the receiving data sink is an evaluation circuit A with signal processors Pq, Pi, the unpacked words Wq, Wi must be made available as data Di, Dq to be processed, of full processor-specific bit width. For such an unpacking, program-controlled processes in the receiver of the data record are common, but they take a relatively long time to separate the packed words W. Therefore, according to the invention, only a small additional hardware expenditure but no loss of time, provided on the receiver side to the bus B, converter circuit K is provided, which can be implemented in or before the evaluation circuit A. It delivers two data Di, Dq from the received data record D, which are represented by the packed transmitted words Wi, Wq, but are filled up to the full width (for example again 32 bits) of the processor-specific data format. This filling up before the real number or imaginary number information expediently consists in a repetition of the character S contained anyway at the beginning of a word W, as symbolically illustrated in FIG. 1 below.

Die Arbeitsweise der Konverterschaltung K kann man sich als ein Paar von Registern G vorstellen, die an je eine Hälfte des Bus B angeschlossen sind und so mit den beiden Worten Wi, Wq für die Dar stellung der Imaginärzahl und der Realzahl gefüllt werden; mit Über tragung der Bit-Information des Vorzeichens S (vgl. die symbolisch vereinfachte Darstellung in Fig. 2) auf die nicht von der Zahlen information belegten Registerstellen zum Auffüllen des prozessor spezifischen Datenformates.The operation of the converter circuit K can be imagined as a pair of registers G, which are each connected to one half of the bus B and thus filled with the two words Wi, Wq for the representation of the imaginary number and the real number; with transfer of the bit information of the sign S (cf. the symbolically simplified representation in FIG. 2) to the register positions not occupied by the number information for filling up the processor-specific data format.

Fig. 3 gibt eine Prinzipdarstellung einer schaltungstechnisch zu bevorzugenden Lösung für die Realisierung der Konverterschaltung K, nämlich unter Einsatz von Multiplexern M, welche Register G′ für je den halben über den Bus B empfangenen Datensatz D abfragen und den Anfang der entpackten Daten D′ jeweils mit der aktuellen In formation über das Vorzeichen S auffüllen, um zwei Daten D′i, D′q voller Bitbreite (und damit entpackte und unmittelbar in nachfolgenden Signalprozessoren P verarbeitbare) Worte zur Verfügung zu stellen. Fig. 3 gives a schematic diagram of a circuit-technically preferred solution for the implementation of the converter circuit K, namely using multiplexers M, which registers G 'for half the data record D received via bus B and the beginning of the extracted data D' each Fill with the current information using the sign S to provide two data D'i, D'q full bit width (and thus unpacked and immediately processable in subsequent signal processors P) words.

Die anschließende Signalverarbeitung in der Auswerteschaltung A kann etwa in einem Vergleich von Real- und Imaginärinformation zum Gewinnen einer Phasenfront-Information liegen, mit der Algorithmen für die Deutung des mit dem Radarsystem R erfaßten Objektes gespeist werden.The subsequent signal processing in the evaluation circuit A can for example in a comparison of real and imaginary information Obtaining a phase front information lies with the algorithms fed for the interpretation of the object detected with the radar system R. will.

Claims

1. Data transmission device, in particular with a bus (B) for the transmission of packed data records (D) from a data source to a data sink, characterized in that an evaluation circuit (A) is assigned a converter circuit (K), in which the only Words (W) taking up part of the bit width of the bus (B) within a transmitted data record (D) are separated into the individual words (W) and filled in according to the evaluation-specific data format to the bit width of the data to be processed (D ').

2. Device according to claim 1, characterized, that the padding to the bit width of the to be processed Data (D ') by repeating the sign information (S) in formerly packed word (W).

3. Device according to claim 1 or 2, characterized, that a packed data record (D) consists of two words (Wq, Wi), each of which is integer information about the real part and the imaginary part of a numerical value including its sign (S) include.

4. Device according to one of the preceding claims, characterized, that the packed words (Wq, Wi) of a data record (D) the real part and the imaginary part of a radar signal or its Fouriertrans are more formed.

5. Device according to one of the preceding claims, characterized, that the converter circuit (K) for each word to be extracted (W) a register (G) of the bit width of the extracted data (D ′) has that with the bit-associated words (W) of the packed Data set (D) fed and with a repeat information is replenished.

6. Device according to one of claims 1 to 4, characterized, that the converter circuit (K) behind input registers (G ′) Multiplexer (M) for the output of what is to be processed Data format filled data (D ') has.