Die Erfindung betrifft einen Konverter für ein digitales Emp
fangssystem mit einem in PLL-Technik aufgebauten Oszillator zur
Mischung mit einem Eingangssignal zur Bildung eines Zwischenfre
quenzsignals.The invention relates to a converter for a digital emp
catching system with an oscillator built in PLL technology
Mix with an input signal to form an intermediate frequency
frequency signal.
Es sind digitale Rundfunkempfänger bekannt, die mit einer Zwi
schenfrequenz von 118 MHz arbeiten und für den Empfang von
Frequenzen zwischen 950 bis 1750 MHz geeignet sind. Hierzu ist
ein Oszillator notwendig, der im Frequenzbereich von 1068 bis
1868 MHz arbeitet. Die erzeugte Zwischenfrequenz muß sehr
stabil sein und darf nicht mehr als 100 KHz von ihrem Sollwert
abweichen, damit sie durch das nachfolgende Oberflächenwellen
filter nicht beeinträchtigt wird. Da systembedingt die PLL-
Schaltung die Oszillatorfrequenz nur in diskreten Schritten
durch Ändern des Teilerverhältnisses des programmierbaren Tei
lers in 125-KHz-Schritten als feinste Auflösung bei einer gege
benen Referenzfrequenz von z. B. 4 MHz verändern kann, ist die
Forderung einer Auflösung von kleiner als 100 KHz nur mit gro
ßen Schwierigkeiten erreichbar.Digital radio receivers are known, which have a Zwi
operating frequency of 118 MHz and for the reception of
Frequencies between 950 and 1750 MHz are suitable. This is
an oscillator in the frequency range from 1068 to
1868 MHz works. The intermediate frequency generated must be very
be stable and must not be more than 100 KHz from their setpoint
deviate so they by the subsequent surface waves
filter is not affected. Since the PLL
Switching the oscillator frequency only in discrete steps
by changing the dividing ratio of the programmable part
in 125 kHz steps as the finest resolution with a
ben reference frequency of z. B. can change 4 MHz is the
Requirement of a resolution of less than 100 KHz only with large
Difficulties attainable.
Der Erfindung liegt die Aufgabe zugrunde, die Auflösung der
PLL-Schaltung zu vergrößern und damit die Abweichung der erzeug
ten Eingangsfrequenz für das digitale Empfangssystem unter 100 KHz
zu halten.The invention has for its object the resolution of
To enlarge the PLL circuit and thus the deviation of the generated
th input frequency for the digital receiving system below 100 KHz
to keep.
Nachstehend wird die Erfindung am Beispiel eines digitalen
Rundfunksystems mit Hilfe der Zeichnung beschrieben.The invention is illustrated below using a digital example
Broadcasting system described with the help of the drawing.
Mit 1 ist ein digitaler Empfänger für 118 MHz bezeichnet, des
sen innerer Aufbau im einzelnen an sich bekannt ist. Die erzeug
te Zwischenfrequenz von 118 MHz gelangt über ein Bandfilter 2,
daß als Oberflächenwellenfilter OFW ausgebildet ist, an einen
Verstärker 3. Die um 180° phasenverschobenen Ausgänge sind mit
den Eingängen von Synchrondemodulatoren 4 und 4′ verbunden,
denen die Schwingungen eines Oszillators 5 zugeführt werden,
von denen die eine über ein phasendrehendes Glied 6 um 90° in
der Phase verschoben ist. Die Ausgänge der Demodulatoren 4 und
4′ sind über Verstärker 7 und 7′ mit dem Decoder 8 verbunden,
der die NF-Signale demoduliert, die über Audiokanäle 9 und 9′
weiter verarbeitet werden. An die Ausgänge der Verstärker 7 und
7′ sind Gegentaktmodulatoren 10 und 10′ zur Trägerrückgewinnung
angeschlossen. Diese Anordnung ist unter dem Begriff COSTAS-
loop bekannt. Die Gegentaktmodulatoren 10 und 10′ sind mit den
Eingängen einer AFC-Verstärkerschaltung 11 zur Erzeugung eines
Regelsignals verbunden. Der AFC-Verstärker 11 liefert ein von
der Frequenzabweichung abhängiges Regelsignal für den Oszilla
tor 5. 1 designates a digital receiver for 118 MHz, the internal structure of which is known per se. The generated intermediate frequency of 118 MHz passes through a bandpass filter 2 , which is designed as a surface wave filter SAW, to an amplifier 3 . The 180 ° phase-shifted outputs are connected to the inputs of synchronous demodulators 4 and 4 ', to which the oscillations of an oscillator 5 are supplied, one of which is shifted in phase by 90 ° via a phase-rotating element 6 . The outputs of the demodulators 4 and 4 'are connected via amplifiers 7 and 7 ' to the decoder 8 , which demodulates the LF signals, which are further processed via audio channels 9 and 9 '. Push-pull modulators 10 and 10 'are connected to the outputs of the amplifiers 7 and 7 ' for carrier recovery. This arrangement is known under the term COSTAS loop. The push-pull modulators 10 and 10 'are connected to the inputs of an AFC amplifier circuit 11 for generating a control signal. The AFC amplifier 11 provides a control signal dependent on the frequency deviation for the oscillator 5 .
Zur Erzeugung der Eingangsfrequenz von 118 MHz für das digitale
System 1 dient eine Mischschaltung, die von einer Oszillator
schaltung 12 in bekannter PLL-Technik gesteuert wird. Das zu
empfangende Frequenzband von 950 bis 1750 MHz gelangt über
einen Vorverstärker 13 an ein Bandfilter 14, welches die Ein
gangsfrequenz fE für die Mischstufe 15 liefert. Diese Eingangs
frequenz fE wird mit der Oszillatorfrequenz fo gemischt. Die
Oszillatorfrequenz liegt zwischen 1068 und 1868 MHz. Die
daraus resultierende Zwischenfrequenz von 118 MHz gelangt über
einen Bandpaß 16 und einen Verstärker 17 an den Eingang des
digitalen Empfangssystems 1. Die Oszillatorschwingungen des
Oszillators 18 werden von der PLL-Schaltung frequenzstabil
eingestellt. Die mit 12 bezeichnete PLL-Schaltung ist in ihrem
Aufbau hinreichend bekannt, so daß auf die Beschreibung verzich
tet werden kann.To generate the input frequency of 118 MHz for the digital system 1 , a mixing circuit is used, which is controlled by an oscillator circuit 12 in known PLL technology. The frequency band to be received from 950 to 1750 MHz passes through a preamplifier 13 to a bandpass filter 14 which supplies the input frequency fE for the mixer 15 . This input frequency fE is mixed with the oscillator frequency fo. The oscillator frequency is between 1068 and 1868 MHz. The resulting intermediate frequency of 118 MHz reaches the input of the digital reception system 1 via a bandpass 16 and an amplifier 17 . The oscillator oscillations of the oscillator 18 are set in a frequency-stable manner by the PLL circuit. The PLL circuit designated 12 is well known in its structure, so that the description can be waived.
Als Referenz für die PLL-Schaltung dient ein Quarzoszillator 19
mit einer festen Frequenz von z. B. 4 MHz. Der wesentliche Erfin
dungsgedanke beruht nun darauf, daß die Frequenz des Referenzos
zillators 19 nicht auf einem festen Wert eingestellt ist, son
dern daß diese je nach Abweichung von der dem digitalen Emp
fangssystem zuzuführenden Sollfrequenz (hier 118 MHz) innerhalb
des digitalen Schrittes verstellbar ist. Diese Verstellung kann
im einfachsten Fall mit Hilfe einer Kapazitätsdiode 21 erfol
gen, der man eine einstellbare Gleichspannung zuführt. Das kann
z. B. mit Hilfe eines Potentiometers 24 geschehen, das der Bedie
nende betätigen kann. Die Verstellung der Referenzfrequenz kann
auch automatisch dadurch erfolgen, indem die Einstellspannung
von dem AFC-Verstärker 11 des digitalen Empfangssystems 1 abge
nommen wird. Vom Ausgang des internen AFC-Verstärkers 11 wird
das analoge Regelsignal abgeleitet, und über einen Verstärker
20 der Kapazitätsvariationsdiode 21 zugeführt. Durch diese
Veränderung der Referenzfrequenz mit Hilfe eines analogen Si
gnals kann die Frequenz des Oszillators 18 innerhalb eines
digitalen Schrittes nochmals fein verändert werden, so daß die
Auflösung der erzeugten Oszillatorschwingungen größer geworden
ist. Die Zuschaltung des analogen Steuersignals für die Kapazi
tätsvariationsdiode 21 geschieht zweckmäßigerweise dann, wenn
sich das digitale Empfangssystem 1 bereits im eingeschwungenen
Zustand befindet. Erst dann wird das zusätzliche Steuersignal
über einen vom Mikroprozessor 22 gesteuerten Schalter 23 zuge
schaltet.A quartz oscillator 19 with a fixed frequency of z. B. 4 MHz. The essential inven tion idea is now based on the fact that the frequency of the reference oscillator 19 is not set to a fixed value, but that this can be adjusted within the digital step depending on the deviation from the target frequency to be supplied to the digital receiving system (here 118 MHz). In the simplest case, this adjustment can be carried out with the aid of a capacitance diode 21 , to which an adjustable DC voltage is supplied. That can e.g. B. happen with the help of a potentiometer 24 that the operator can operate. The reference frequency can also be adjusted automatically by the setting voltage being removed from the AFC amplifier 11 of the digital reception system 1 . The analog control signal is derived from the output of the internal AFC amplifier 11 and fed to the capacitance variation diode 21 via an amplifier 20 . Through this change in the reference frequency with the aid of an analog signal, the frequency of the oscillator 18 can be finely changed again within a digital step, so that the resolution of the oscillator vibrations generated has become greater. The connection of the analog control signal for the capacitance variation diode 21 expediently occurs when the digital receiving system 1 is already in the steady state. Only then is the additional control signal switched on via a switch 23 controlled by the microprocessor 22 .