DE3932316A1

DE3932316A1 - Transmitting binary data with sync. pulse - sending both simultaneously along same line using third signal level

Info

Publication number: DE3932316A1
Application number: DE19893932316
Authority: DE
Inventors: Dietrich Dipl Ing Boettle; Gert Dr Ing Eilenberger; Hans Dipl Ing Ott
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1989-09-28
Filing date: 1989-09-28
Publication date: 1991-04-11

Abstract

A signal source (10) comprises two transistor pairs (101,103) with associated drivers (102,104) and an emitter follower (105). The outputs of the transistor pairs (101,103) are connected to a common resistor (RC). Zero current and current IO represent binary '1' and '0' and current I1+I0 represents a synch-pulse. The current level is converted to an output signal Q by the resistor (RC) and emitter follower (105) and is transmitted over a transmission line (11) to a receiver (12) where it is compared by two comparators (121,122) to two reference values (Vref1, Vref2) to determine if the signal is data or a synch pulse. USE/ADVANTAGE - Between sub-assemblies within system where synchronisation needed e.g. telephone exchange. Inexpensive system for synchronisation between data terminals.

Description

Die Erfindung betrifft ein Verfahren zur Übertragung eines Binärsignals unter Zuhilfenahme zweier Signalpegel, eine Anordnung mit einer Signalquelle und einer Signalsenke zur Übertragung eines Binärsignals unter Zuhilfenahme zweier Signalpegel, sowie eine derartige Signalquelle und eine derartige Signalsenke.The invention relates to a method for transmission a binary signal with the help of two Signal level, an arrangement with a signal source and a signal sink for the transmission of a binary signal with the help of two signal levels, as well as one such a signal source and such a signal sink.

Die Synchronisation zwischen einer Signalquelle und einer Signalsenke gehört zu den Grundaufgaben der Nachrichten- und Datentechnik. Eine grundsätzliche Möglichkeit hierzu besteht darin, zwischen der Signalquelle und der Signalsenke auf einem zusätzlichen Weg ein separates Synchronisationssignal zu übertragen. Beispiele hierfür sind Taktleitungen in Digitalschaltungen. Häufig sind auch im Signal selbst Anteile enthalten, die der Synchronisation dienen. Beispiele hierfür sind Synchronisationswörter in einem digitalen Datenstrom und der in einem amplitudenmodulierten Signal enthaltene Träger. Weiter sind zentrale Taktversorgungen und Frequenznormalien zu nennen. Zu all diesen Prinzipien sind sehr viele Detaillösungen bekannt. Gleichartige Aufgaben und auch gleichartige Lösungen treten auch bei der Speicherung und Wiedergewinnung von Signalen und Daten auf.The synchronization between a signal source and a signal sink is one of the basic tasks of Communication and data technology. A basic one One way to do this is between Signal source and the signal sink on an additional Way to transmit a separate synchronization signal. Examples of this are clock lines in Digital circuits. Often are also in the signal itself Contain portions that are used for synchronization. Examples of this are synchronization words in one digital data stream and the one carrier containing amplitude-modulated signal. Continue are central clock supplies and frequency standards too call. There are many on all these principles Detailed solutions known. Similar tasks and also Similar solutions also apply to storage and recovery of signals and data.

Auch bei der Vermittlung schneller Paketdaten (fast packet switching) muß sehr viel synchronisiert werden. Eine ATM-Vermittlungsstelle (ATM = Asynchronous Transfer Mode), in der solche schnellen Paketdaten vermittelt werden, weist eine Vielzahl von Eingangsleitungen und eine Vielzahl von Ausgangsleitungen auf, zwischen denen solche schnellen Paketdaten zu vermitteln sind. Wie auch bei herkömmlichen Vermittlungsstellen durchlaufen die Signale von einer Eingangsleitung zu einer Ausgangsleitung mehrere aufeinanderfolgende Stufen. Diese dienen teils der Anpassung der Eingangsleitungen und Ausgangsleitungen an das dazwischenliegende Koppelnetz und teils der Vermittlung selbst.Even when conveying fast packet data (almost packet switching) must be synchronized very much. An ATM switching center (ATM = Asynchronous Transfer Mode) in which such fast packet data is conveyed has a variety of input lines and a variety of output lines between which such fast packet data are to be conveyed. As well as at conventional exchanges Signals from an input line to one Output line several successive stages. Some of these serve to adapt the input lines and output lines to the intermediate Coupling network and partly the switching itself.

Es ist bereits seit langem bekannt, daß die richtige Synchronisation zwischen solchen Stufen umso wichtiger wird, je höher die Arbeitsfrequenz des Systems ist. Ebenso ist bekannt, daß die Bereitstellung der für die Synchronisation an den verschiedensten Stellen erforderlichen Takte Schwierigkeiten macht, die ebenfalls mit der Arbeitsfrequenz ansteigen. Vergleiche hierzu H. Pfannschmidt, "Limitation of transmission rate in high speed TDM-switching networks using Schottky-TTL circuit technology", Proc. of the International Zürich Seminar on Digital Communications, 1974, C 3.1-3.6. Beispiele zur Erzeugung und Verteilung von Takten in einem synchron arbeitenden Koppelfeld sind aus P 35 10 566.6 bekannt.It has long been known that the right one Synchronization between such levels is all the more important the higher the working frequency of the system. It is also known that the provision of the for Synchronization in various places necessary measures makes difficulties that also increase with the working frequency. Comparisons H. Pfannschmidt, "Limitation of transmission rate in high speed TDM switching networks using Schottky-TTL circuit technology ", Proc. of the International Zurich Seminar on Digital Communications, 1974, C 3.1-3.6. Examples for creating and distributing clocks in a synchronous switching matrix are out P 35 10 566.6 known.

Gerade bei einer asynchron arbeitenden Vermittlungsstelle tritt eine Vielzahl von Verbindungsleitungen zwischen einzelnen Stufen auf, oft mit unterschiedlicher Länge, an deren Enden, d. h. an den Eingängen der jeweils folgenden Stufen, wieder synchronisiert werden muß. Hier ist es besonders wichtig, die zur Synchronisation erforderlichen Taktimpulse auf möglichst einfache Weise zur Verfügung zu stellen. Die Anwendung der gefundenen Lösung ist aber nicht auf dieses Beispiel beschränkt.Especially when working asynchronously Switch occurs a variety of Connection lines between individual stages, often of different lengths, at the ends, d. H. to the Entrances of the following levels, again must be synchronized. It is special here important, the necessary for synchronization Clock pulses available in the simplest possible way deliver. The application of the found solution is however not limited to this example.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Übertragung eines Binärsignals anzugeben, das mit möglichst geringem Aufwand für die Synchronisation zwischen Datenquelle und Datensenke auskommt. Außerdem sind die zur Realisierung dieses Verfahrens erforderlichen Einrichtungen anzugeben.The invention has for its object a method to transmit a binary signal specified with as little effort as possible for the synchronization between data source and data sink. Furthermore are the ones to implement this procedure required facilities.

Diese Aufgabe wird gelöst durch ein Verfahren nach der Lehre des Anspruchs 1, das durch eine Anordnung nach der Lehre des Anspruchs 6 mit Signalquellen nach der Lehre des Anspruchs 7 und Signalsenken nach der Lehre des Anspruchs 8 realisiert werden kann. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind den Unteransprüchen zu entnehmen.This problem is solved by a method according to the Teaching of claim 1, which by an arrangement according to the Teaching of claim 6 with signal sources according to the teaching of claim 7 and signal sinks according to the teaching of Claim 8 can be realized. Beneficial Refinements of the method according to the invention are can be found in the subclaims.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Zuhilfenahme der beiliegenden Zeichnungen weiter erläutert.In the following the invention based on Embodiments with the help of accompanying drawings further explained.

Fig. 1 zeigt eine erfindungsgemäße Anordnung mit einer Signalquelle und einer Signalsenke zur elektrischen Übertragung eines Binärsignals. Fig. 1 shows an inventive arrangement with a signal source and a signal sink for electrical transmission of a binary signal.

Fig. 2 zeigt eine entsprechende Anordnung zur optischen Übertragung eines Binärsignals. Fig. 2 shows a corresponding arrangement for the optical transmission of a binary signal.

Fig. 1 zeigt eine Anordnung 1 mit einer Signalquelle 10, einer Übertragungsstrecke 11 und einer Signalsenke 12. Fig. 1 shows an arrangement 1 with a signal source 10, a transmission path 11 and a signal sink 12.

Die Signalquelle 10 ist in diesem Beispiel in ECL-Technologie aufgebaut, die eine ECL-Stufe 101 mit zugehörigem Treiber 102, eine ECL-Stufe 103 mit zugehörigem Treiber 104 und einen Emitterfolger 105 aufweist. Die ECL-Stufen 101 und 103 schalten Konstantströme I0 bzw. I1 zwischen ihren beiden Ausgängen um. Je ein Ausgang der ECL-Stufe 101 und der ECL-Stufe 103 arbeiten auf einen gemeinsamen Kollektorwiderstand RC. Durch den Kollektorwiderstand RC kann dann also entweder kein Strom, oder der Strom I0, oder der Strom Il, oder der Strom I0 plus I1 fließen. Dies entspricht vier verschiedenen Spannungen am Kollektorwiderstand RC, die mittels des Emitterfolgers 105 auf verschiedene Signalpegel an einem Ausgang Q der Signalquelle umgesetzt werden. Der Schaltzustand der ECL-Stufe 101 wird vom Treiber 102 entsprechend dem zu übertragenden Binärsignal bestimmt. Der Schaltzustand der ECL-Stufe 103 wird vom Treiber 104 bestimmt, und zwar derart, daß der Konstantstrom I1 dann durch den gemeinsamen Kollektorwiderstand RC fließt, wenn ein Taktimpuls zu übertragen ist. Im vorliegenden Beispiel wird der Treiber 102 vom Treiber 104 derart beeinflußt, daß das zu übertragende Binärsignal beim Auftreten eines Taktimpulses immer auf denjenigen Wert gesetzt wird, der auch den Konstantstrom I0 durch den Kollektorwiderstand RC fließen läßt.In this example, the signal source 10 is constructed using ECL technology, which has an ECL stage 101 with associated driver 102 , an ECL stage 103 with associated driver 104 and an emitter follower 105 . The ECL stages 101 and 103 switch constant currents I 0 and I 1 between their two outputs. One output each of the ECL stage 101 and the ECL stage 103 operate on a common collector resistor RC. Either no current, or the current I 0 , or the current Il, or the current I 0 plus I 1 can then flow through the collector resistor RC. This corresponds to four different voltages at the collector resistor RC, which are converted to different signal levels at an output Q of the signal source by means of the emitter follower 105 . The switching state of the ECL stage 101 is determined by the driver 102 in accordance with the binary signal to be transmitted. The switching state of the ECL stage 103 is determined by the driver 104 in such a way that the constant current I 1 flows through the common collector resistor RC when a clock pulse is to be transmitted. In the present example, driver 102 is influenced by driver 104 in such a way that the binary signal to be transmitted is always set to the value at the occurrence of a clock pulse that also allows constant current I 0 to flow through collector resistor RC.

Es ergibt sich somit ein dreistufiges Signal, das den Strömen 0 und I0 sowie I0 plus I1 durch den Kollektorwiderstand RC entspricht. Die beiden Werte 0 und I0 stehen dann für die zwei Signälpegel des Binärsignals, der Wert I0 plus I1 repräsentiert einen Taktimpuls. Der Vorgang, das Binärsignal durch den Taktimpuls auszublenden, ist z. B. dann problemlos möglich, wenn der Taktimpuls diejenige Stelle anzeigt, an der im Binärsignal ein Synchronisierwort steht.The result is a three-stage signal which corresponds to the currents 0 and I 0 and I 0 plus I 1 through the collector resistor RC. The two values 0 and I 0 then stand for the two signal levels of the binary signal, the value I 0 plus I 1 represents a clock pulse. The process of hiding the binary signal by the clock pulse is e.g. B. then easily possible when the clock pulse indicates the point at which there is a synchronization word in the binary signal.

Das dreiwertige Signal am Ausgang Q der Signalquelle 10 wird nun über die Übertragungsstrecke 11, bestehend aus einer Koaxialleitung 111 und einem Abschlußwiderstand 112 zur Signalsenke 12 übertragen.The trivalent signal at the output Q of the signal source 10 is now transmitted to the signal sink 12 via the transmission path 11 , consisting of a coaxial line 111 and a terminating resistor 112 .

Die Signalquelle 12 enthält einen Vergleicher 121 und einen Vergleicher 122. Das ankommende Signal wird im Vergleicher 121 und gleichzeitig im Vergleicher 122 mit einer ersten Vergleichsspannung VRef1 bzw. einer zweiten Vergleichsspannung VRef2 verglichen. Die erste Vergleichsspannung VRef1 liegt zwischen den beiden Empfangsspannungspegeln, die den sendeseitigen Strömen 0 und I0 entsprechen, die zweite Vergleichsspannung VRef2 liegt zwischen den beiden Signalspannungspegeln, die den sendeseitigen Strömen I0 und I0 plus I1 entsprechen. Der Vergleicher 121 wird also durch das übertragene Binärsignal, d. h., durch die übertragenen Daten, umgeschaltet, der Vergleicher 122 gibt an seinem Ausgang den Takt T ab.The signal source 12 contains a comparator 121 and a comparator 122 . The incoming signal is compared in comparator 121 and simultaneously in comparator 122 with a first comparison voltage VRef 1 and a second comparison voltage VRef 2 , respectively. The first comparison voltage VRef 1 lies between the two received voltage levels, which correspond to the transmission-side currents 0 and I 0 , the second comparison voltage VRef 2 lies between the two signal voltage levels, which correspond to the transmission-side currents I 0 and I 0 plus I 1 . The comparator 121 is therefore switched by the transmitted binary signal, that is, by the transmitted data, the comparator 122 outputs the clock T at its output.

Der besonders einfache Aufbau der Signalsenke 12 mit nur zwei Vergleichern ist vor allem dadurch möglich, daß der Signalpegel des Taktimpulses außerhalb desjenigen Signalbereichs liegt, in dem das Binärsignal allein liegt. Auch die Tatsache, daß das Binärsignal während der Taktimpulse ausgeblendet wird, d. h. immer denselben binären Wert aufweist, erleichtert die Auswertung. Soll das Binärsignal nicht ausgeblendet werden, so muß der Taktimpuls durch zwei verschiedene Signalpegel übertragen werden, zwischen denen durch das Binärsignal umgeschaltet wird. Liegen diese beiden weiteren Signalpegel derart außerhalb desjenigen Signalbereichs, in dem das Binärsignal allein liegt, daß der eine darunter und der andere darüber liegt, dann kann in der Signalsenke 12 derart ausgewertet werden, daß sich die Daten aus der Richtung der Abweichung von einem Mittelwert ermitteln lassen und der Taktimpuls aus dem Absolutwert dieser Abweichung. Durch eine weitere ECL-Stufe, die ebenfalls auf den Kollektorwiderstand RC arbeitet, könnten noch weitere Pegel und damit noch weitere Takte übertragen werden, die durch einen weiteren Vergleicher ausgewertet werden könnten. Verschiedene zu übertragende Takte sind beispielsweise Bittakt, Bytetakt und Rahmentakt.The particularly simple construction of the signal sink 12 with only two comparators is possible above all in that the signal level of the clock pulse lies outside the signal range in which the binary signal lies alone. The fact that the binary signal is faded out during the clock pulses, ie always has the same binary value, also facilitates the evaluation. If the binary signal is not to be masked out, the clock pulse must be transmitted by two different signal levels, between which the binary signal is switched. If these two further signal levels lie outside the signal range in which the binary signal lies alone, that one lies below and the other lies above, then it can be evaluated in the signal sink 12 in such a way that the data are determined from the direction of the deviation from an average value let and the clock pulse from the absolute value of this deviation. A further ECL stage, which also works on the collector resistor RC, could be used to transmit further levels and thus further clock cycles, which could be evaluated by a further comparator. Different clocks to be transmitted are, for example, bit clock, byte clock and frame clock.

Im Beispiel nach Fig. 2 ist das Beispiel aus Fig. 1 für den Fall einer optischen Übertragungsstrecke abgewandelt. Die gesamte Anordnung 2 besteht aus einer Signalquelle 20, einer Übertragungsstrecke 21 und einer Signalsenke 22. Die Signalquelle 20 enthält eine ECL-Stufe 201 mit einem Treiber 202 und eine ECL-Stufe 203 mit einem Treiber 204. Diese Teile arbeiten genauso wie die entsprechenden nach Fig. 1. An der Stelle des gemeinsamen Kollektorwiderstands RC ist jedoch in diesem Beispiel eine Laserdiode 205. Zusätzlich ist noch eine Ruhestromquelle 206 vorhanden, deren Strom IBias als Ruhestrom der Laserdiode ebenfalls in diese eingespeist wird. Bei der Dimensionierung der Signalquelle 20 ist selbstverständlich zu beachten, daß die Laserdiode 205 im Gegensatz zur üblichen Betriebsweise zusätzlich durch die überhöhten Taktimpulse belastet wird. Wenn die Taktimpulse aber nur selten auftauchen, beispielsweise zur Kennzeichnung von Rahmenanfängen, und wenn die Impulsüberhöhung durch die Taktimpulse nur geringfügig ist, kann dies aber vernachlässigt werden. Besonders in Fällen wie den eingangs erwähnten Vermittlungsstellen, wo die einzelnen Übertragungsstrecken recht kurz sind, reicht eine geringfügige Impulsüberhöhung auch aus, um in der Signalsenke noch erkannt werden zu können.In the example according to FIG. 2, the example from FIG. 1 is modified for the case of an optical transmission link. The entire arrangement 2 consists of a signal source 20 , a transmission link 21 and a signal sink 22 . The signal source 20 contains an ECL stage 201 with a driver 202 and an ECL stage 203 with a driver 204 . These parts operate like the corresponding of FIG. 1. However, at the point of the common collector resistor RC is in this example a laser diode 205th In addition, a quiescent current source 206 is also present, the current IBias of which is also fed into the laser diode as the quiescent current. When dimensioning the signal source 20 , it should of course be noted that, in contrast to the usual mode of operation, the laser diode 205 is additionally loaded by the excessive clock pulses. However, if the clock pulses appear only rarely, for example to identify the beginning of a frame, and if the pulse boost by the clock pulses is only slight, this can be neglected. Particularly in cases such as the switching centers mentioned at the beginning, where the individual transmission links are quite short, a slight pulse increase is also sufficient in order to still be able to be recognized in the signal sink.

Die Übertragungsstrecke 21 ist hier als Glasfaserstrecke dargestellt.The transmission link 21 is shown here as an optical fiber link.

Die Signalsenke 22 weist zwei Vergleicher 221 und 222 auf, die denselben Aufbau und dieselbe Funktion aufweisen, wie die Vergleicher im Beispiel nach Fig. 1. Zur Umwandlung des von der Übertragungsstrecke 21 kommenden optischen Signals in ein für die Vergleicher erforderliches elektrisches Signal ist diesen Vergleichern eine Verstärkeranordnung 223 und eine Fotodiode 224 vorgeschaltet. Im gezeigten Beispiel besteht die Verstärkeranordnung 223 aus einem Transimpedanzverstärker (Strom-Spannungs-Wandler), einem Koppelkondensator und einem Spannungsverstärker. Um die Funktion bei kapazitiver Kopplung zu gewährleisten, ist es notwendig, den Gleichanteil der Synchronisationsimpulse klein zu halten oder zu kompensieren. Dies ist automatisch gegeben, wenn sendeseitig darauf geachtet wird, daß die Zusatzbelastung der Laserdiode 205 klein bleibt. Die sendeseitigen und empfangsseitigen Forderungen widersprechen sich hier nicht, obwohl sie völlig unterschiedliche Ursachen haben, nämlich sendeseitig die Lebensdauer nicht zu beeinträchtigen, empfangsseitig die optimale Einstellung der Referenzspannungen zu ermöglichen.The signal sink 22 has two comparators 221 and 222 , which have the same structure and the same function as the comparators in the example according to FIG. 1. These converters are used to convert the optical signal coming from the transmission link 21 into an electrical signal required for the comparators an amplifier arrangement 223 and a photodiode 224 connected upstream. In the example shown, the amplifier arrangement 223 consists of a transimpedance amplifier (current-voltage converter), a coupling capacitor and a voltage amplifier. In order to ensure the function with capacitive coupling, it is necessary to keep the DC component of the synchronization pulses small or to compensate them. This is automatically given if care is taken on the transmission side that the additional load on the laser diode 205 remains small. The sending and receiving requirements do not contradict each other here, although they have completely different causes, namely not to impair the service life on the sending side, to enable the optimum setting of the reference voltages on the receiving side.

Claims

1. A method for transmitting a binary signal with the aid of two signal levels, characterized in that the binary signal (data) clock pulses (T) are superimposed by using at least one further signal level.

2. The method according to claim 1, characterized in that the binary signal is chosen so or is influenced that during the duration of the Clock pulses always have the same binary value.

3. The method according to claim 1, characterized in that for the transmission of the Clock pulses two more signal levels are used between which is switched by the binary signal.

4. The method according to claim 1, characterized in that the further signal level lies outside of the signal range in which the Binary signal alone.

5. The method according to claim 1, characterized in that different others Signal level for the transmission of various clocks (e.g. Bit clock, byte clock, frame clock) can be used.

6. Arrangement with a signal source and a signal sink for the transmission of a binary signal with the aid of two signal levels, characterized in that the signal source ( 10 , 20 ) emit at least one further signal level and the signal sink ( 12 , 22 ) can recognize at least one further signal level and that by the other signal level or clock pulses (T) are transmitted.

7. Signal source for sending a binary signal under Using two signal levels, characterized, that by clock pulses on at least one other Signal level is switchable.

8. signal sink for receiving a binary signal with a decision maker to distinguish between two signal levels, characterized in that a further decision maker ( 122 , 222 ) is present which detects a further signal level and emits a clock pulse when it occurs.