DE3921722C1

DE3921722C1 - Linear phase digital filter with limited pulse response - consists of filter cells of similar structure in series, each with three different delay paths

Info

Publication number: DE3921722C1
Application number: DE19893921722
Authority: DE
Inventors: Heinz Dipl.-Ing. 7150 Backnang De Goeckler
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1989-07-01
Filing date: 1989-07-01
Publication date: 1991-01-10
Anticipated expiration: 2009-07-02

Abstract

The linear-phase digital filter described consists of several filter cells of similar structure in a chain, in which each cell has a first signal path with a delay element, a second signal path with two delay elements and a third signal path with three elements, a first adder which combines the undelayed signals of the first and the third signal paths with one another, and a second adder which adds the signal of the second signal path to the output signal, multiplied by a coefficient, of the first adder. At least one of the two delay elements (V2, V21) in the second signal path (S2) is fitted into the signal flow before the second adder (A2) and exactly as many delay elements (V4, V5) are inserted in the path of the output signal of the first adder (A1) to the second adder (A2) as are fitted before the second adder (A2). USE/ADVANTAGE - Highest possible throughput for individual cells. Suitable for communications systems.

Description

Die vorliegende Erfindung geht aus von einem linearphasigen digitalen Filter mit begrenzter Impulsantwort (FIR), das aus mehreren in Kette geschalteten Filterzellen gleichartiger Struktur besteht und die Merkmale des Oberbegriffs des Anspruchs 1 oder 2 aufweist.The present invention is based on a linear phase digital filter with limited impulse response (FIR), the from several filter cells connected in chain of similar structure and the characteristics of Preamble of claim 1 or 2.

Ein solches Filter ist aus IEEE Transactions on Circuits and Systems, Vol. CAS 34, No. 12, Dez. 1987, S. 1604, 1605 bekannt. Es wird als systolisches Filter bezeichnet, weil die eingespeisten Daten darin schrittweise von einer Filterzelle zur nächsten durchgeschoben werden. Die einzelnen Filterzellen weisen einen ersten Signalpfad mit einem Verzögerungsglied, einen zweiten Signalpfad mit zwei Verzögerungsgliedern und einen dritten Signalpfad mit drei Verzögerungsgliedern auf. Ein erster Addierer verknüpft die Signale des ersten und dritten Signalpfades, und ein zweiter Addierer faßt das mit einem Koeffizienten multiplizierte Ausgangssignal des ersten Addierers mit dem Signal des zweiten Signalpfades zusammen. Die Additionen und die Multiplikationen erfolgen, bevor die Signale die Verzögerungsglieder durchlaufen.Such a filter is from IEEE Transactions on Circuits and Systems, Vol. CAS 34, No. 12, Dec. 1987, pp. 1604, 1605 known. It's called a systolic filter because the data fed in gradually from one Filter cell to be pushed through to the next one. The individual filter cells have a first signal path a delay element, a second signal path with two Delay elements and a third signal path with three Delay elements. A first adder links the Signals of the first and third signal paths, and a second adder sums it up with a coefficient multiplied output signal of the first adder by Signal of the second signal path together. The additions and the multiplications take place before the signals get the Pass through delay elements.

Der Erfindung liegt nun die Aufgabe zugrunde, ein digitales Filter der eingangs genannten Art anzugeben, dessen einzelne Filterzellen eine möglichst hohe Signaldurchsatzrate haben, so daß das gesamte Filter mit einer hohen Abtastfrequenz betrieben werden kann.The invention is based on the object, a digital Specify filters of the type mentioned, whose individual filter cells as high as possible Signal throughput rate, so that the entire filter with a high sampling frequency can be operated.

Erfindungsgemäß wird diese Aufgabe durch die Merkmale in Anspruch 1 oder in Anspruch 2 gelöst, wobei die Unteransprüche 3-6 vorteilhafte Ausführungen der Erfindung angeben.According to the invention, this object is achieved by the features in Claim 1 or solved in claim 2, wherein the Subclaims 3-6 advantageous embodiments of the invention specify.

Anhand mehrerer in der Zeichnung dargestellter Ausführungsbeispiele wird nachfolgend die Erfindung näher erläutert. Es zeigtUsing several shown in the drawing The invention will be described in more detail below explained. It shows

Fig. 1-6 verschiedene erfindungsgemäße Varianten von Filterzellen, Fig. 1-6 according to the invention different variations of filter cells

Fig. 7 ein aus mehreren Filterzellen gemäß Fig. 1 und 2 bestehendes Filter mit einer ungeraden Zahl von Koeffizienten, Fig. 7 a, a plurality of filter cells according to Fig. 1 and 2 existing filter with an odd number of coefficients

Fig. 8 ein aus mehreren Filterzellen gemäß Fig. 1 oder 2 bestehendes Filter mit einer geraden Zahl von Koeffizienten, Fig. 8 a, from a plurality of filter cells according to Fig. 1 or 2 existing filter having an even number of coefficients

Fig. 9, 9a ein aus mehreren Filterzellen gemäß Fig. 3, 4, 5 oder 6 bestehendes Filter mit einer ungeraden Zahl von Koeffizienten und Fig. 9, 9a one of a plurality of filter cells according to Fig. 3, 4, 5 or 6 existing filter with an odd number of coefficients, and

Fig. 10, 10a ein aus mehreren Filterzellen gemäß Fig. 3, 4, 5 oder 6 bestehendes Filter mit einer geraden Zahl von Koeffizienten. Fig. 10, 10a, a plurality of filter cells according to Fig. 3, 4, 5 or 6 existing filter having an even number of coefficients.

Gegenstand dieser Anmeldung ist ein digitales Filter mit begrenzter Impulsantwort (in der Literatur kurz als FIR- Filter bezeichnet), das linearphasig ist, also eine symmetrische Impulsantwort und damit symmetrische Koeffizienten hat. Dadurch, daß die Symmetrie der Koeffizienten ausgenutzt wird, reduziert sich vorteilhafterweise die Zahl der Multiplikationen gegenüber einem nichtlinerarphasigen Filter.The subject of this application is a digital filter limited impulse response (briefly in the literature as FIR- Called filter), which is linear phase, i.e. one symmetrical impulse response and thus symmetrical Has coefficients. Because the symmetry of the Coefficient is reduced advantageously compared to the number of multiplications a nonlinear phase filter.

Die Übertragungsfunktion eines derartigen FIR-Filters lautet:The transfer function of such an FIR filter reads:

wobei h(n) die Werte der Impulsantwort zu diskreten Zeiten n wiedergibt und N die Gesamtzahl der Koeffizienten angibt. Wegen der Koeffizientensymmetrie gilt:where h (n) the values of the impulse response at discrete times n represents and N indicates the total number of coefficients. Because of the coefficient symmetry:

h(n) = h(N-1-n) mit n = 0 . . . N-1.h (n) = h (N-1-n) with n = 0. . . N-1.

Das linearphasige FIR-Filter läßt sich durch eine Reihenschaltung mehrerer gleichartiger Filterzellen gemäß den in den Fig. 1 bis 6 dargestellten Ausführungsformen realisieren. All diesen Filterzellen ist gemeinsam, daß sie drei Signalpfade S1, S2, S3 aufweisen, von denen einer nur ein Verzögerungsglied V1, ein zweiter zwei Verzögerungsglieder V2, V21 und ein dritter drei Verzögerungsglieder V3, V31, V32 enthält. The linear-phase FIR filter can be realized by connecting several filter cells of the same type in series according to the embodiments shown in FIGS. 1 to 6. All these filter cells have in common that they have three signal paths S 1 , S 2 , S 3 , one of which has only one delay element V 1 , a second two delay elements V 2 , V 21 and a third three delay elements V 3 , V 31 , V 32 contains.

In der Filterzelle gemäß Fig. 1 addiert ein erster Addierer A1 die Signale des ersten und dritten Signalpfades vor dem Verzögerungsglied V1 im ersten Signalpfad S1 und den drei Verzögerungsgliedern V3 im dritten Signalpfad S3. Das Ausgangssignal des ersten Addierers A1 wird nach Durchlaufen eines Verzögerungsgliedes V4 mit einem Koeffizienten a in einem Multiplizierer M gewichtet und von einem zweiten Addierer A2 mit dem Signal des zweiten Signalpfades S2 zusammengefaßt. Von den zwei Verzögerungsgliedern im zweiten Signalpfad ist ein Verzögerungsglied V21 vor und eins hinter dem zweiten Addierer A2 angeordnet. Bei dieser Anordnung der Addierer und Verzögerungsglieder wird die maximale Signaldurchsatzrate der Filterzelle durch die Summe der Verzögerungszeiten des Multiplizierers M und des zweiten Addierers A2 begrenzt. Da nämlich vor dem zweiten Addierer A2 im zweiten Signalpfad S2 ein Verzögerungsglied V21 geschaltet ist, können schon während des Additionsvorganges des ersten Addierers A1 die Daten von der vorhergehenden Filterzelle in die Speicherzellen des Verzögerungsglieds V21 im zweiten Signalpfad eingeschoben werden und müssen nicht noch solange in der vorhergehenden Filterzelle festgehalten werden, bis die Operationen des ersten Addierers A1 und des Multiplizierers M abgeschlossen sind. Die Additionszeit des ersten Addierers A1 erhöht also die Signaldurchsatzrate der Filterzelle nicht. In the filter cell of FIG. 1 1 is added, a first adder A the signals of the first and third signal path prior to the delay element V 1 in the first signal path S 1 and the three delay elements V 3 in the third signal path S 3. After passing through a delay element V 4 with a coefficient a, the output signal of the first adder A 1 is weighted in a multiplier M and combined with the signal of the second signal path S 2 by a second adder A 2 . Of the two delay elements in the second signal path, a delay element V 21 is arranged in front and one behind the second adder A 2 . With this arrangement of the adders and delay elements, the maximum signal throughput rate of the filter cell is limited by the sum of the delay times of the multiplier M and the second adder A 2 . Since a delay element V 21 is connected in front of the second adder A 2 in the second signal path S 2 , the data from the preceding filter cell can and must be inserted into the memory cells of the delay element V 21 in the second signal path during the addition process of the first adder A 1 cannot be held in the previous filter cell until the operations of the first adder A 1 and the multiplier M have been completed. The addition time of the first adder A 1 therefore does not increase the signal throughput rate of the filter cell.

Die in Fig. 2 gezeigte Filterzelle ist gegenüber der Filterzelle gemäß Fig. 1 insoweit abgewandelt, als im zweiten Signalpfad S2 alle zwei Verzögerungsglieder V2 vor dem zweiten Addierer A2 angeordnet sind. Damit die beiden dem zweiten Addierer A2 zugeführten Signalphasen richtig addiert werden, muß das Ausgangssignal des ersten Addierers A1, das mit dem Koeffizienten a multipliziert wird, ebensoviele Verzögerungsglieder durchlaufen, wie das Signal im zweiten Signalpfad S2 vor dem zweiten Addierer A2. Deshalb hat das Ausgangssignal des ersten Addierers A1 auch zwei Verzögerungsglieder V4 und V5 zu durchlaufen, von denen eines vor und eines nach dem Multiplizierer M angeordnet ist. Die Signaldurchsatzrate dieser Filterzelle ist durch die größte der einzelnen Verzögerungszeiten des ersten Addierers A1, des Multiplizierers M und des zweiten Addierers A2 bestimmt.The filter cell shown in FIG. 2 is modified compared to the filter cell according to FIG. 1 insofar as in the second signal path S 2 all two delay elements V 2 are arranged in front of the second adder A 2 . In order for the two signal phases fed to the second adder A 2 to be added correctly, the output signal of the first adder A 1 , which is multiplied by the coefficient a, has to pass through as many delay elements as the signal in the second signal path S 2 before the second adder A 2 . Therefore, the output signal of the first adder A 1 also has to pass through two delay elements V 4 and V 5, one of which is arranged before and one after the multiplier M. The signal throughput rate of this filter cell is determined by the largest of the individual delay times of the first adder A 1 , the multiplier M and the second adder A 2 .

Ein mit Filterzellen gemäß Fig. 1 oder 2 aufgebautes Filter mit einer ungeraden Koeffizientenzahl (N) ist der Fig. 7 zu entnehmen, und ein solches mit einer geraden Koeffizientenzahl N geht aus der Fig. 8 hervor. Bei ungerader Koeffizientenzahl (N) gemäß Fig. 7 sind die einzelnen Filterzellen in Kette geschaltet, beginnend mit einer Filterzelle, deren KoeffizientA filter constructed with filter cells according to FIG. 1 or 2 with an odd number of coefficients (N) can be seen in FIG. 7, and one with an even number of coefficients N is shown in FIG. 8. In the case of an odd number of coefficients (N) according to FIG. 7, the individual filter cells are connected in a chain, starting with a filter cell whose coefficient

ist. Daran schließen sich Filterzellen mit Koeffizienten h(n) an, für die n = 0 . . . N-1 abnimmt. Der Koeffizient der letzten Filterzelle ist also h(0).is. This is followed by filter cells with coefficients h (n) for which n = 0. . . N-1 decreases. The coefficient of the last filter cell is therefore h (0).

Die Eingangs-Signalfolge x(n) wird sowohl dem ersten als auch dem dritten Signalpfad der ersten Filterzelle zugeführt und an den zweiten Signalpfad kein Signal (0) gelegt. Am Ausgang des zweiten Signalpfades der letzten Filterzelle steht dann die gefilterte Ausgangs-Datenfolge y(n) zur Verfügung.The input signal sequence x (n) is both the first and also supplied to the third signal path of the first filter cell and no signal (0) is applied to the second signal path. At the Output of the second signal path of the last filter cell the filtered output data sequence y (n) is then available Available.

Das Filter mit gerader Koeffizientenzahl beginnt, wie in Fig. 8 zeigt, mit einer Filterzelle, deren Koeffizient 0 ist. Darauf folgt eine Filterzelle, deren KoeffizientThe filter with an even number of coefficients begins, as shown in FIG. 8, with a filter cell whose coefficient is 0. This is followed by a filter cell, whose coefficient

ist, und dann folgen entsprechend dem in Fig. 7 dargestellten Filter weitere Filterzellen mit Koeffizienten h(n), für die n = 0 . . . N-1 bis auf 0 zurückgeht. Die Eingangs-Signalfolge x(n) wird hier in den ersten und zweiten Signalpfad der ersten Filterzelle eingespeist, und der dritte Signalpfad ist mit keinem Signal (0) belegt. Der zweite Signalpfad der ersten Filterzelle ist mit dem dritten Signalpfad der zweiten Filterzelle verbunden und dem zweiten Signalpfad des zweiten Filterelements wird kein Signal (0) zugeführt. Die gefilterte Ausgangs-Datenfolge y(n) ist am Ausgang des zweiten Signalpfades der letzten Filterzelle abgreifbar.is followed by further filter cells with coefficients h (n), for which n = 0, in accordance with the filter shown in FIG. 7. . . N-1 goes back to 0. The input signal sequence x (n) is fed here into the first and second signal paths of the first filter cell, and the signal path 0 has no signal (0). The second signal path of the first filter cell is connected to the third signal path of the second filter cell and no signal (0) is supplied to the second signal path of the second filter element. The filtered output data sequence y (n) can be tapped at the output of the second signal path of the last filter cell.

Die in den Fig. 3-6 gezeigten vier Ausführungen einer Filterzelle haben alle gemeinsam, daß ein erster Addierer A1 das Signal des ersten Signalpfades S1 das mit einem Koeffizienten (a) multiplizierte Signal des zweiten Signalpfades S2 addiert und daß parallel dazu ein zweiter Addierer A2 das Signal des dritten Signalpfades S3 und das mit den Koeffizienten a multipliziertes Signal des zweiten Signalpfades S2 addiert. Die vier Varianten der Filterzelle unterscheiden sich voneinander durch die Anordnung der Verzögerungsglieder. Bei der Filterzelle nach Fig. 3 sind die Verzögerungsglieder V1 und V3 in dem ersten und dritten Signalpfad vor den Addierern A1 und A2 angeordnet, und die zwei Verzögerungsglieder V2 im zweiten Signalpfad S2 befinden sich vor der Abzweigung AB des den beiden Addierern A1 und A2 zugeführten Signals.The four versions of a filter cell shown in FIGS. 3-6 all have in common that a first adder A 1 adds the signal of the first signal path S 1 to the signal of the second signal path S 2 multiplied by a coefficient (a), and that in parallel A second adder 2, the signal of the third signal path S 3 and multiplied by the coefficients a signal of the second signal path S 2 is added. The four variants of the filter cell differ from one another in the arrangement of the delay elements. In the filter cell according to Fig. 3, the delay elements V 1 and V 3 in the first and third signal path before the adders A 1 and A 2 are disposed, and the two delay elements V 2 are in the second signal path S 2 before the branching AB of the signal fed to both adders A 1 and A 2 .

In der Filterzelle gemäß Fig. 4 ist im ersten Signalpfad S1 das Verzögerungsglied V1 hinter dem ersten Addierer A1 angeordnet. In ihrem dritten Signalpfad S3 sind zwei Verzögerungsglieder V32 vor und ein Verzögerungsglied V31 hinter dem zweiten Addierer A2 angeordnet, und im zweiten Signalpfad S2 ist ein Verzögerungsglied V21 vor und ein Verzögerungsglied V21 hinter der Abzweigung AB des den beiden Addierern A1 und A2 zugeführten Signals eingefügt.In the filter cell of FIG. 4 in the first signal path S 1 V, the delay element 1 is arranged behind the first adder A 1. In its third signal path S 3 there are two delay elements V 32 before and a delay element V 31 behind the second adder A 2 , and in the second signal path S 2 there is a delay element V 21 before and a delay element V 21 behind the branch AB of the two adders A 1 and A 2 supplied signal inserted.

Wie bei der in Fig. 1 dargestellten Filterzelle ist die die maximale Signaldurchsatzrate bestimmende Verzögerungszeit in den Filterzellen der Fig. 3 und 4 durch die Summe der Verzögerungszeit des Addierers A1 bzw. A2 und der Verzögerungszeit des Multiplizierers M begrenzt. Da die beiden Additionen gleichzeitig durchgeführt werden, trägt auch nur ein Additionsvorgang zu der Gesamtverzögerungszeit in der Filterzelle bei.As in the filter cell shown in FIG. 1, the delay time determining the maximum signal throughput rate in the filter cells of FIGS . 3 and 4 is limited by the sum of the delay time of the adder A 1 or A 2 and the delay time of the multiplier M. Since the two additions are carried out simultaneously, only one addition process contributes to the total delay time in the filter cell.

Fig. 5 zeigt eine Filterzelle, bei der im ersten Signalpfad S1 das Verzögerungsglied V1 vor dem ersten Addierer A1 angeordnet ist und im dritten Signalpfad S3 die drei Verzögerungsglieder V3 vor den zweiten Addierer A2 geschaltet sind. Außerdem befindet sich im zweiten Signalpfad S2 ein Verzögerungsglied V21 vor und ein Verzögerungsglied V21 hinter der Abzweigung AB des den beiden Addierern A1 und A2 zugeführten Signals. Ein weiteres Verzögerungsglied V6 ist hinter dem das Signal des zweiten Signalpfades S2 mit dem Koeffizienten a wichtenden Multiplizierer M eingefügt. Fig. 5 shows a filter cell, in the first signal path S, the delay element V 1 is disposed in front of the first adder A 1 in the 1 and 3, the three delay elements V are connected 3 from the second adder A 2 in the third signal path S. There is also a delay element V 21 in the second signal path S 2 and a delay element V 21 behind the branch AB of the signal fed to the two adders A 1 and A 2 . A further delay element V 6 is inserted behind the multiplier M weighting the signal of the second signal path S 2 with the coefficient a.

Bei der in Fig. 6 dargestellten Filterzelle ist im ersten Signalpfad S1 das Verzögerungsglied V1 hinter dem ersten Addierer A1 angeordnet und im dritten Signalpfad S3 sind zwei Verzögerungsglieder V32 vor und ein Verzögerungsglied V31 hinter den zweiten Addierer A2 geschaltet. Außerdem sind im zweiten Signalpfad S2 die zwei Verzögerungsglieder V2 hinter der Abzweigung AB des den beiden Addierern A1, A2 zugeführten Signals angeordnet, und hinter dem dieses Signal mit einem Koeffizienten a wichtenden Multiplizierer M ist ein weiteres Verzögerungsglied V6 vorgesehen.In the filter cell shown in FIG. 6, the delay element V 1 is arranged in the first signal path S 1 behind the first adder A 1 and in the third signal path S 3 two delay elements V 32 are connected upstream and one delay element V 31 is connected behind the second adder A 2 . In addition, in the second signal path S 2, the two delay elements V 2 are arranged behind the branch AB of the signal fed to the two adders A 1 , A 2 , and a further delay element V 6 is provided behind the multiplier M weighting this signal with a coefficient a.

Wie in der Filterzelle gemäß Fig. 2 ist in den soeben beschriebenen Filterzellen (Fig. 5 und 6) die maximale Signaldurchsatzrate durch die größte der einzelnen Verzögerungszeiten der Addierer A1, A2 und des Multiplizierers M bestimmt. Allerdings kommen die Filterzellen gemäß Fig. 5 und 6 mit einem Verzögerungsglied weniger aus als die in Fig. 2 dargestellte Filterzelle.As in the filter cell according to FIG. 2, in the filter cells just described ( FIGS. 5 and 6) the maximum signal throughput rate is determined by the largest of the individual delay times of the adders A 1 , A 2 and the multiplier M. However, the filter cells according to FIGS. 5 and 6 manage with one delay element less than the filter cell shown in FIG. 2.

Ein Filter, dessen Koeffizientenzahl ungerade ist, hat den in Fig. 9 dargestellten Aufbau, wenn die Filterzellen eine in Fig. 3, 4, 5 oder 6 gezeigte Struktur haben. Das erste Filterelement, in dessen zweiten Signalpfad die Eingangs-Datenfolge x(n) eingespeist wird, hat den Koeffizienten a = h(0). Daran schließt sich eine Reihe von Filterzellen mit Koeffizienten h(n) an, bei denen von Filterzelle zu Filterzelle n auf ansteigt. Die letzte Filterzelle, deren KoeffizientA filter whose coefficient number is odd has the structure shown in Fig. 9 when the filter cells have a structure shown in Fig. 3, 4, 5 or 6. The first filter element, in the second signal path of which the input data sequence x (n) is fed, has the coefficient a = h (0). This is followed by a series of filter cells with coefficients h (n), in which n increases from filter cell to filter cell. The last filter cell, its coefficient

ist, liefert an den Ausgängen ihres ersten und dritten Signalpfades zwei Datenfolgen y1 und y2, die miteinander addiert die endgültige Ausgangs-Datenfolge y(n) liefern. Diese Addition kann auch von zwei Filterzellen durchgeführt werden (vgl. Fig. 9a), von denen die erste den Koeffizienten 0 und die zweite den Koeffizienten 1 hat. Dabei wird die Datenfolge y1 an den ersten Signalpfad der Filterzelle mit dem Koeffizienten 0 und die Datenfolge y2 an den zweiten Signalpfad der Filterzelle mit dem Koeffizienten 1 gelegt. Alle anderen Signalpfade der beiden Filterzellen werden mit keinem Signal belegt. Am Ausgang des ersten Signalpfades der zweiten Filterzelle steht darum die resultierende Datenfolge y(n) zur Verfügung.provides two data sequences y 1 and y 2 at the outputs of its first and third signal paths, which, when added together, provide the final output data sequence y (n). This addition can also be carried out by two filter cells (cf. FIG. 9a), the first of which has the coefficient 0 and the second has the coefficient 1. The data sequence y 1 is placed on the first signal path of the filter cell with the coefficient 0 and the data sequence y 2 is placed on the second signal path of the filter cell with the coefficient 1. All other signal paths of the two filter cells are not assigned a signal. The resulting data sequence y (n) is therefore available at the output of the first signal path of the second filter cell.

Ein Filter, das eine gerade Koeffizientenzahl hat und aus Filterzellen nach Fig. 3, 4, 5 oder 6 besteht, zeigt die Fig. 10. Es besitzt im wesentlichen den gleichen Aufbau wie das in Fig. 9 dargestellte Filter. Beim Filter mit gerader Koeffizientenzahl hat im Unterschied zu dem mit ungerader Koeffizientenzahl die letzte Filterzelle den KoeffizientenA filter which has an even coefficient number and which consists of filter cells according to FIG. 3, 4, 5 or 6 is shown in FIG. 10. It has essentially the same structure as the filter shown in FIG. 9. In contrast to the filter with an odd coefficient number, the filter with the even number of coefficients has the last filter cell with the coefficient

Zur Gewinnung der Ausgangs-Datenfolge y(n) muß hier die Summe aus der Datenfolge y1 und der um eine Taktperiode verzögerten Datenfolge y2 gebildet werden, wobei das Summensignal auch noch um eine Taktperiode verzögert werden kann. Da die für die Verzögerung um eine Taktperiode erforderlichen Verzögerungsglieder in einer Filterzelle sowieso vorhanden sind, kann eine Filterzelle mit dem Koeffizienten 1 eingesetzt werden, um aus den Datenfolgen y1 und y2 die endgültige Ausgangs-Datenfolge y(n) gemäß Fig. 10 zu gewinnen. Der Fig. 10a ist eine solche Filterzelle zu entnehmen. Man erhält an dem Ausgang ihres ersten Signalpfades die endgültige Datenfolge y(n), wenn ihrem ersten Signalpfad die Datenfolge y1 und ihrem zweiten Signalpfad die Datenfolge y2 zugeführt wird.To obtain the output data sequence y (n), the sum of the data sequence y 1 and the data sequence y 2 delayed by one clock period must be formed here, the sum signal also being delayed by one clock period. Since the delay elements required for the delay by one clock period are present in any case in a filter cell, a filter cell with the coefficient 1 can be used to obtain the final output data sequence y (n) according to FIG. 10 from the data sequences y 1 and y 2 win. Such a filter cell can be seen in FIG. 10a. The final data sequence y (n) is obtained at the output of its first signal path if the data sequence y 1 is supplied to its first signal path and the data sequence y 2 is supplied to its second signal path.

Es ist zweckmäßig, in den Filterzellen die Koeffizienten-Multiplikationen im CSD-Code (Canoncial Signed Digit Code) durchzuführen, weil sich dadurch die Zahl der Additions- bzw. Subtraktionsoperationen im Multiplizierer sehr weit reduzieren läßt, was wiederum die Verzögerungszeit des Multiplizierers vermindert. Der CSD-Code und seine Anwendung in einem digitalen Filter ist in der DE 36 19 425 A1 beschrieben.It is advisable to use the filter cells Coefficient multiplications in the CSD code (Canoncial Signed Digit Code) to perform because of thereby the number of addition or Subtraction operations in the multiplier very far can reduce, which in turn the delay time of Multiplier decreased. The CSD code and its application in a digital filter is in DE 36 19 425 A1 described.

Claims

1.Linear-phase digital filter with limited impulse response, which consists of several filter cells of the same structure connected in chain, each filter cell having a first signal path with a delay element, a second signal path with two delay elements and a third signal path with three delay elements, a first adder the undelayed Signals of the first and third signal paths are linked to one another and a second adder adds the signal of the second signal path and the output signal of the first adder multiplied by a coefficient, characterized in that at least one of the two delay elements (V 2 , V 21 ) in the second signal path ( S 2 ) is arranged in the signal flow direction before the second adder (A 2 ) and that exactly as many delay elements (V 4 , V 5 ) are inserted in the path of the output signal from the first adder (A 1 ) to the second adder (A 2 ) second adder (A 2 ) vor are switched ( Fig. 1).

2.Linear-phase digital filter with limited impulse response, which consists of a plurality of filter cells of the same structure, each filter cell having a first signal path with a delay element, a second signal path with two delay elements and a third signal path with three delay elements, characterized in that a first adder (A 1 ) adds the signal of the first signal path (S 1 ) and the signal of the second signal path (S 2 ) multiplied by a coefficient (a) and that in parallel a second adder (A 2 ) adds the signal of the third signal path ( S 3 ) and the signal of the second signal path (S 2 ) multiplied by the coefficient (a) is added ( FIGS. 3, 4, 5, 6).

3. Arrangement according to claim 2, characterized in that the delay elements (V 1 , V 3 ) are arranged in the first and third signal paths in the signal flow direction before the adders (A 1 , A 2 ) and that the two delay elements (V 2 ) are located in the second signal path (S 2 ) before the branch (AB) of the signal fed to the two adders (A 1 , A 2 ) ( FIG. 3).

4. Arrangement according to claim 2, characterized in that in the first signal path (S 1 ) the delay element (V 1 ) is arranged behind the first adder (A 1 ), that in the third signal path (S 3 ) two delay elements (V 32 ) before and a delay element (V 31 ) are arranged behind the second adder (A 2 ) and in that in the second signal path (S 2 ) a delay element (V 21 ) before and a delay element (V 21 ) behind the branch (AB) of the two adders (A 1 , A 2 ) supplied signal are inserted ( Fig. 4).

5. Arrangement according to claim 2, characterized in that in the first signal path (S 1 ) the delay element (V 1 ) is arranged in front of the first adder (A 1 ), that in the third signal path (S 3 ) the three delay elements (V 3 ) are arranged in front of the second adder (A 2 ) that there is a delay element (V 21 ) in the second signal path (S 2 ) in front of and a delay element (V 21 ) behind the branch (AB) of the two adders (A 1 , A 2 ) supplied signal and that behind the signal from the second signal path (S 2 ) branched signal with a coefficient (a) weighting multiplier (M) a delay element (V 6 ) is arranged ( Fig. 5).

6. Arrangement according to claim 2, characterized in that in the first signal path (S 1 ) the delay element (V 1 ) is arranged behind the first adder (A 1 ), that in the third signal path (S 3 ) two delay elements (V 32 ) before and a delay element (V 31 ) are connected behind the second adder (A 2 ) so that in the second signal path (S 2 ) the two delay elements (V 2 ) are located behind the branch (AB) of the two adders (A 1 , A 2 ) supplied signal and that behind the signal from the second signal path (S 2 ) branched signal with a coefficient (a) weighting multiplier (M) a delay element (V 6 ) is arranged ( Fig. 6).

7. Arrangement according to claim 1, characterized in that in the case of a filter with an odd number of coefficients N, the input signal sequence x (n) is applied to the first and third signal paths of a first filter cell, for the coefficients thereof where h (n) represents the values of the impulse response at discrete times n, that the first filter cell is followed by further filter cells with coefficients h (n) for which n decreases to 0, and that the output signal sequence y (n) at the output of the second signal path of the last filter cell with the coefficient h (0) is available.

8. Arrangement according to claim 1, characterized in that in the case of a filter with an even coefficient number N, the input signal sequence x (n) is applied to the first and second signal paths of a first filter cell, the coefficient of which is 0, that the first filter cell has more Connect filter cells whose coefficients a = h (n), where h (n) indicates the values of the impulse response at discrete times n, from decrease, and that the output signal sequence y (n) is available at the output of the second signal path of the last filter cell with the coefficient h (0).

9. Arrangement according to one of claims 2 to 6, characterized in that in the case of a filter with an odd number of coefficients N, the input signal sequence x (n) is applied to the second signal path of a first filter cell, for whose coefficient a = h (n = 0 ) applies, where h (n) represents the values of the impulse response at discrete times n that the first filter cell is followed by further filter cells whose coefficients a from h (n = 1) to increase, and that the sum of the coefficients at the outputs of the first and third signal paths of the last filter cell applied signal sequences (y 1 , y 2 ) results in the output signal sequence y (n).

10. The arrangement according to claim 9, characterized in that for the summation of the two signal sequences supplied by the last filter cell y 1 and y 2, a filter cell with the coefficient a = 0 is provided, on the first signal path of which is supplied by the first signal path of the last filter cell Signal sequence y 1 is present and that a filter cell with the coefficient a = 1 is connected to the first signal path of the filter cell with the coefficient a = 0, the second signal path of which is supplied with the signal sequence y 2 of the third signal path of the last filter cell, and that at the output of the first signal path of the filter cell with the coefficient a = 1, the output signal sequence is available.

11. Arrangement according to one of claims 2 to 6, characterized in that in the case of a filter with an even coefficient number N, the input signal sequence x (n) is applied to the second signal path of a first filter cell, the coefficient of which is a = h (n = 0), where h (n) represents the values of the impulse response at discrete times n that the first filter cell is followed by further filter cells whose coefficients a from h (n = 1) to increase and that the delayed sum of the signal sequence y 1 supplied by the first signal path of the last filter cell and the signal sequence y 2 supplied by the third signal path of this filter cell and delayed by one clock period forms the output signal sequence y (n).

12. The arrangement according to claim 11, characterized in that a filter cell with the coefficient a = 1, the first signal path, the signal sequence y 1 from the first signal path of the last filter cell and the second signal path, the signal sequence y 2 from the third signal path of the last filter cell the output signal sequence y (n) delivers at the output of its first signal path.

13. Arrangement according to one of the preceding claims, characterized in that the coefficient (a) encodes CSD is.