DE3918145A1 - Functional test of digital communications input-output processor - involves test sequence stored in random-access memory and begun after acceptance acknowledgement by central processor - Google Patents

Functional test of digital communications input-output processor - involves test sequence stored in random-access memory and begun after acceptance acknowledgement by central processor

Info

Publication number
DE3918145A1
DE3918145A1 DE19893918145 DE3918145A DE3918145A1 DE 3918145 A1 DE3918145 A1 DE 3918145A1 DE 19893918145 DE19893918145 DE 19893918145 DE 3918145 A DE3918145 A DE 3918145A DE 3918145 A1 DE3918145 A1 DE 3918145A1
Authority
DE
Germany
Prior art keywords
processor
input
central data
data processor
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19893918145
Other languages
German (de)
Other versions
DE3918145C2 (en
Inventor
Reinhard Dipl Ing Koeninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19893918145 priority Critical patent/DE3918145A1/en
Publication of DE3918145A1 publication Critical patent/DE3918145A1/en
Application granted granted Critical
Publication of DE3918145C2 publication Critical patent/DE3918145C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

The input-output processor (IOP) contains the local data processor (CPU) linked by a bus line to the central data processor (D), the write/read memory (RAM) and a V24 interface unit which provides the connection to the terminal (PC). The test data sequence can be loaded directly into the write/read memory (RAM) so that the programmable read-only memory (EPROM) conventionally switched into connection with the central processor (DP) need not be used. ADVANTAGE - Test is adapted flexibly to changes such as introduction of new power characteristics, and can be performed independently of central processor.

Description

Die Erfindung betrifft ein Verfahren zur Funktionsprüfung von Ein-Ausgabeprozessoren eines digitalgesteuerten Kommunikations­ systems mit einem zentralen Datenprozessor, insbesondere einer Nachrichtenvermittlungsanlage, mit einem den jeweiligen Ein- Ausgabeprozessor zugeordneten Schreib-Lese-Speicher, der von dem die Vermittlungsvorgänge steuernden zentralen Datenprozes­ sor im sogenannten DMA-Modus, dem Direktzugriffs-Verfahren, betrieben wird und mit einem ausschließlich Prüfzwecken dienen­ den programmierbaren Nur-Lese-Speicher.The invention relates to a method for functional testing of I / O processors of a digitally controlled communication systems with a central data processor, especially one Message exchange system, with a respective input Output processor assigned read / write memory, which is from the central data process controlling the switching processes sor in the so-called DMA mode, the direct access method, is operated and is used for testing purposes only the programmable read-only memory.

In Baugruppen des eingangs definierten Kommunikationssystems werden Prüfbausteine integriert, die im Zusammenwirken mit den eigentlichen Funktionsbausteinen eine interne Funktionsprüfung zulassen. Solche Funktionsprüfungen können vor der Inbetrieb­ nahme der Anlagen oder zu beliebigen anderen Anlässen, wie z.B. Wartungsphasen oder bei Störungsfällen, durchgeführt werden. Üblicherweise sind die mit den eigentlichen Funktions­ bausteinen zusätzlich vorhandenen Prüfbausteinen programmier­ bare Speicher, deren einmal eingegebener Inhalt als Funktions­ prüfprogramm nur im Bedarfsfall zu Prüfzwecken abgerufen wird. Dies erfolgt durch den im jeweiligen Ein-Ausgabeprozessor ent­ haltenen lokalen Datenprozessor über entsprechende Adressen-, Daten- und Steuerleitungen, mit denen der Prüfbaustein und die Funktionsbausteine verbunden sind.In modules of the communication system defined at the beginning test modules are integrated, which in cooperation with the actual function blocks an internal function test allow. Such functional tests can be carried out before commissioning the plant or on any other occasion, such as e.g. Maintenance phases or malfunctions will. Usually they are with the actual functions modules to test existing test modules bare memory, the content once entered as a function test program is only called up for test purposes if necessary. This is done by the ent in the respective input / output processor holding local data processor via appropriate addresses, Data and control lines with which the test module and the Function blocks are connected.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, unter Beibehaltung derartiger interner Funktionsprüfungen die Ein- Ausgabeprozessoren hinsichtlich der Funktionsintegration weiter zu entwickeln und insbesondere an Veränderungen, beispielsweise durch Aufnahme neuer Leistungsmerkmale mit entsprechend verän­ derter Funktion, flexibler anzupassen. Erfindungsgemäß wird dies dadurch erreicht, The object underlying the invention is under Retaining such internal functional tests Output processors regarding function integration further to develop and in particular to changes, for example by adding new features with corresponding changes another function to adapt more flexibly. According to the invention accomplishes this by  

  • - daß eine ausschließlich Prüfzwecken dienende Datenfolge durch einen Übergabebefehl des zentralen Datenprozessors direkt in den Schreib-Lese-Speicher des Ein-Ausgabeprozessors geladen wird, wobei mit dem Übergabebefehl des zentralen Datenprozes­ sors der Ein-Ausgabeprozessor zur weiteren Funktionsverarbei­ tung gesperrt und in den sogenannten HOLD-Zustand gesetzt wird,- that a data sequence used exclusively for testing purposes a transfer command from the central data processor directly into the read-write memory of the input / output processor is loaded is, with the transfer command of the central data process sors the input / output processor for further function processing locked and set in the so-called HOLD state becomes,
  • - daß eine Übernahmequittierung der Datenfolge im zentralen Datenprozessor den Start der Funktionsprüfung bewirkt,- That a takeover acknowledgment of the data sequence in the central Data processor causes the start of the functional test,
  • - daß ein Programmende-Signal im zentralen Datenprozessor das Aussenden eines Löschbefehls bewirkt, der im Schreib-Lese- Speicher die gespeicherte Datenfolge löscht und den HOLD- Zustand des Ein-Ausgabeprozessors beendigt.- That a program end signal in the central data processor Sends a delete command that is in the read / write Memory deletes the saved data sequence and the HOLD I / O processor state terminated.

Mit der direkt in den jeweiligen Schreib-Lese-Speicher gelade­ nen ausschließlich Prüfzwecken dienenden Datenfolge kann der sonst für diese Zwecke vorgesehene programmierbare Nur-Lese- Speicher mit seinem entsprechenden Umfeld, wie Schalter, Leitungsbusse etc., auf der Baugruppe des Ein-Ausgabeprozessors entfallen. Die freiwerdenden Flächeneinheiten können damit entweder für andere Funktions- und Leistungsmerkmale genutzt oder einfach als Vorratsflächen für spätere Erweiterungen bzw. Ergänzungen von Leistungsmerkmalen dienen. Als erfindungswesent­ lich ist in diesem Zusammenhang anzusehen, daß mit dem bedarfs­ weisen Laden stets die aktuellste Datenfolge in den Schreib- Lese-Speicher gelangt, womit die sonst in den Prüffeld- und Wartungsbereichen notwendigen und sehr arbeitsintensiven Speicher-Wechsel entfallen. Der automatische Start der Funk­ tionsprüfung, der durch den zentralen Datenprozessor nach Empfang der Übernahmequittierung nach Empfang der Datenfolge eingeleitet wird, garantiert eine minimale Prüfzeit hinsicht­ lich der Sperrung des Ein-Ausgabeprozessors während dieser Funktionsprüfung. Mit dem Ende der Funktionsprüfung sorgt der Löschbefehl des zentralen Datenprozessors für die unmittelbare Freischaltung des Ein-Ausgabeprozessors, der dann wieder uneingeschränkt für vermittlungstechnische Aufgaben zur Verfügung steht.With the loaded directly into the respective read-write memory The data sequence used exclusively for test purposes can be programmable read-only otherwise provided for this purpose Memory with its corresponding environment, such as switches, Line buses etc., on the module of the input / output processor omitted. The area units that are released can thus be used either used for other functional and performance features or simply as storage space for later extensions or Supplements of performance features serve. As essential to the invention Lich can be seen in this context that with the need always load the latest data sequence into the write Read memory arrives, which otherwise in the test field and Maintenance areas necessary and very labor intensive Storage changes are not necessary. The automatic start of the radio tion check by the central data processor Receipt of acceptance confirmation after receipt of the data sequence a minimum inspection time is guaranteed Locking the I / O processor during this Functional test. At the end of the functional test, the Delete command from the central data processor for the immediate Activation of the input / output processor, which then again for mediation-related tasks without restrictions  Available.

Diese Verwahrungsweise, nur zu Prüfzwecken stets die aktuellste Datenfolge im Schreib-Lese-Speicher kurzfristig abzuspeichern und mit dem Abschluß der Funktionsprüfung anschließend wieder zu löschen, gestattet, daß das eigentliche Prüfprogramm dem Kunden unbekannt und somit auch nicht verkauft wird, so daß unter diesen Umständen die Kosten des Ein-Ausgabeprozessors reduziert sind.This method of storage, always the most current for test purposes only Store the data sequence in the random access memory for a short time and then with the completion of the functional test again to delete, allows the actual test program to the Customers unknown and therefore not sold, so that under these circumstances, the cost of the input-output processor are reduced.

Gemäß einer vorteilhaften Ausgestaltung der Erfindung ist vor­ gesehen,According to an advantageous embodiment of the invention seen,

  • - daß der zentrale Datenprozesssor durch ein betriebstech­ nisches Terminal realisiert ist, das über eine interne Schnittstelleneinheit des Ein-Ausgabeprozessors mit dem Schreib-Lese-Speicher korrespondiert.- That the central data processor by an operational tech is implemented via an internal terminal Interface unit of the input / output processor with the Read-write memory corresponds.

Damit können auch unabhängig vom zentralen Datenprozessor, beispielsweise also schon vor der eigentlichen Inbetriebnahme einer Anlage, die Ein-Ausgabeprozessoren auf ihre Funktions­ fähigkeit überprüft und gegebenenfalls Fehler entsprechend beseitigt werden.This means that regardless of the central data processor, for example, before the actual commissioning of a plant, the input-output processors on their functional ability checked and errors if necessary be eliminated.

Die Erfindung wird in einem figürlich dargestellten Ausfüh­ rungsbeispiel näher erläutert, in dem lediglich die zum Verständnis wesentlichen Schalteinrichtungen als Blockschalt­ bild dargestellt sind. Wie die Figur zeigt, ist der Ein-Aus­ gabeprozessor IOP mit dem lokalen Datenprozessor CPU ausgestat­ tet, der als Arbeitsspeicher den Schreib-Lese-Speicher RAM aufweist. Der lokale Datenprozessor CPU steht außerdem mit der Schnittstelleneinheit V 24 in Verbindung, die das Bindeglied zum betriebstechnischen Terminal PC darstellt. Desweiteren hat der zentrale Datenprozessor DP über nicht näher bezeichnete Adressen-, Daten- und Steuerleitungen Zugriff zu dem Schreib- Lese-Speicher RAM, dem zu Prüfzwecken beim Stand der Technik der programmierbare Nur-Lese-Speicher EPROM bedarfsweise zuge­ schaltet werden kann. Dieser Schaltzustand ist durch den nicht bezeichneten Arbeitskontakt dargestellt.The invention is explained in more detail in a figuratively illustrated embodiment, in which only the switching devices essential for understanding are shown as a block diagram. As the figure shows, the input-output processor IOP is equipped with the local data processor CPU, which has the RAM as a random access memory. The local data processor CPU is also connected to the interface unit V 24 , which represents the link to the operational terminal PC. Furthermore, the central data processor DP has access to the read-write memory RAM via address, data and control lines, which are not described in any more detail. This switching state is represented by the normally open contact.

Entsprechend dem erfindungsgemäßen Verfahren wird die aus­ schließlich zu Prüfzwecken dienende Datenfolge direkt in den Schreib-Lese-Speicher RAM des Ein-Ausgabeprozessors IOP geladen, so daß der programmierbare Nur-Lese-Speicher EPROM entfallen kann. Dieser Zustand ist in der Figur mit den durchkreuzten Anschlüssen des Nur-Lese-Speichers angedeutet.According to the method of the invention finally, data sequence used for test purposes directly in the Read-write memory RAM of the input / output processor IOP loaded, so that the programmable read-only memory EPROM is eliminated can. This state is crossed out in the figure Connections of the read-only memory indicated.

Sofern der zentrale Datenprozessor DP nicht zur Verfügung steht, kann dieser durch das betriebstechnische Terminal PC ersetzt werden, welches über die Schnittstelleneinheit V 24 ebenfalls Zugriff zum Schreib-Lese-Speicher RAM des Ein-Aus­ gabeprozessors IOP bekommt. Dieser Zustand ist durch die unter­ brochene Linie zwischen der Schnittstelleneinheit V 24 und den nicht näher bezeichneten Adressen-, Daten- und Steuerleitungen angedeutet.If the central data processor DP is not available, it can be replaced by the operational terminal PC, which also has access to the read / write memory RAM of the input / output processor IOP via the interface unit V 24 . This state is indicated by the broken line between the interface unit V 24 and the unspecified address, data and control lines.

Claims (2)

1. Verfahren zur Funktionsprüfung von Ein-Ausgabeprozessoren eines digitalgesteuerten Kommunikationssystems mit einem zentralen Datenprozessor, insbesondere einer Nachrichtenver­ mittlungsanlage, mit einem den jeweiligen Ein-Ausgabeprozessor zugeordneten Schreib-Lese-Speicher, der von dem die Vermitt­ lungsvorgänge steuernden zentralen Datenprozessor im soge­ nannten DMA-Modus, dem Direktzugriffs-Verfahren, betrieben wird und mit einem ausschließlich Prüfzwecken dienenden programmierbaren Nur-Lese-Speicher, gekennzeichnet durch die Merkmale
  • 1.1. eine ausschließlich Prüfzwecken dienende Datenfolge wird durch einen Übergabebefehl des zentralen Datenprozessors (DP) direkt in den Schreib-Lese-Speicher (RAM) des Ein- Ausgabeprozessors (IOP) geladen, wobei mit dem Übergabe­ befehl des zentralen Datenprozessors (DP) der Ein-Aus­ gabeprozessor (IOP) zur weiteren Funktionsverarbeitung gesperrt und in den sogenannten HOLD-Zustand gesetzt wird,
  • 1.2. eine Übernahmequittierung der Datenfolge bewirkt im zen­ tralen Datenprozessor (DP) den Start der Funktionsprüfung,
  • 1.3. ein Programmende-Signal bewirkt im zentralen Datenprozes­ sor (DP) das Aussenden eines Löschbefehls, der im Schreib- Lese-Speicher (RAM) die gespeicherte Datenfolge löscht und den HOLD-Zustand des Ein-Ausgabeprozessors (IOP) beendigt.
1. Method for checking the function of input-output processors of a digitally controlled communication system with a central data processor, in particular a message switching system, with a read / write memory assigned to the respective input-output processor, which is used by the central data processor controlling the switching processes in the so-called DMA Modus, the direct access method, is operated and with a test-only programmable read-only memory, characterized by the features
  • 1.1. an exclusively for test purposes serving data sequence by a handover command of the central data processor (DP) directly into the read-write memory (RAM) of the input output processor (IOP) is loaded, wherein the handover command of the central data processor (DP) of the on-off the input processor (IOP) is blocked for further function processing and is put into the so-called HOLD state,
  • 1.2. an acceptance acknowledgment of the data sequence causes the start of the functional test in the central data processor (DP) ,
  • 1.3. an end-of-program signal causes the central data processor (DP) to send out a delete command which deletes the stored data sequence in the random access memory (RAM) and ends the HOLD state of the input / output processor (IOP) .
2. Verfahren zur Funktionsprüfung von Ein-Ausgabeprozessoren nach Anspruch 1, gekennzeichnet durch das Merkmal
  • 2.1. der zentrale Datenprozessor (DP) ist durch ein betriebs­ technisches Terminal (PC) realisiert, das über eine interne Schnittstelleneinheit (V 24) des Ein-Ausgabeprozessors (IOP) mit dem Schreib-Lese-Speicher (RAM) korrespondiert.
2. Method for functional testing of input-output processors according to claim 1, characterized by the feature
  • 2.1. the central data processor (DP) is implemented by an operational terminal (PC) , which corresponds to the read-write memory (RAM) via an internal interface unit ( V 24 ) of the input / output processor (IOP) .
DE19893918145 1989-05-31 1989-05-31 Functional test of digital communications input-output processor - involves test sequence stored in random-access memory and begun after acceptance acknowledgement by central processor Granted DE3918145A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893918145 DE3918145A1 (en) 1989-05-31 1989-05-31 Functional test of digital communications input-output processor - involves test sequence stored in random-access memory and begun after acceptance acknowledgement by central processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893918145 DE3918145A1 (en) 1989-05-31 1989-05-31 Functional test of digital communications input-output processor - involves test sequence stored in random-access memory and begun after acceptance acknowledgement by central processor

Publications (2)

Publication Number Publication Date
DE3918145A1 true DE3918145A1 (en) 1990-12-06
DE3918145C2 DE3918145C2 (en) 1991-09-12

Family

ID=6382003

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893918145 Granted DE3918145A1 (en) 1989-05-31 1989-05-31 Functional test of digital communications input-output processor - involves test sequence stored in random-access memory and begun after acceptance acknowledgement by central processor

Country Status (1)

Country Link
DE (1) DE3918145A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824250A1 (en) * 1988-07-13 1990-01-18 Siemens Ag TEST CIRCUIT ARRANGEMENT FOR COMPUTER-CONTROLLED MESSAGE SWITCHING SYSTEMS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824250A1 (en) * 1988-07-13 1990-01-18 Siemens Ag TEST CIRCUIT ARRANGEMENT FOR COMPUTER-CONTROLLED MESSAGE SWITCHING SYSTEMS

Also Published As

Publication number Publication date
DE3918145C2 (en) 1991-09-12

Similar Documents

Publication Publication Date Title
DE4332499A1 (en) Procedure for completely reprogramming an erasable, non-volatile memory
DE4313190A1 (en) DEVICE AND METHOD FOR INITIALIZING A DATA INTERFACE FOR A PROGRAMMABLE CONTROL
EP0624843B1 (en) Method for detecting addressing error for an electrical device
DE2806409A1 (en) DEVICE FOR REDUCING COMMAND EXECUTION TIME IN A COMPUTER WITH INDIRECT ADDRESSING OF A DATA MEMORY
EP1574396B1 (en) Process for the manufacture for vehicles
DE10012579A1 (en) Process module for mounting and testing system, co-ordinates transfer of assigned program from memory to program sequencing unit
DE3918145C2 (en)
DE3709524C2 (en) Method for checking the memory cell contents of a program memory
DE2842603C3 (en) Interface between a maintenance processor and a plurality of individually tested functional units of a data processing system
EP2081157B1 (en) Electronic maintenance book and method for operating an electronic maintenance book
EP1295519A1 (en) Method for producing an electronic device
DE2242279B2 (en) Circuit arrangement for determining errors in a memory unit of a program-controlled data exchange system
DE4223398C2 (en) Method and device for programming non-volatile memories
DE102009045730B4 (en) Apparatus and method for communicating with a control device for controlling a device
EP0535265A1 (en) Method to create an executable configuration of a system program loadable in a system memory range of a processor system
EP0945799B1 (en) Method and system for avoiding storage of outdated messages from a data preprocessing device in the memory of a computer
DE102004043063A1 (en) Semiconductor device e.g. ROM, operating method, involves operating pin of device in normal operation mode as application-function-pin, where pin is operated in two test operating modes as test pin and application-function pin, respectively
DE19636384A1 (en) Fault diagnosis device for automobile drive unit
DE2839345C2 (en)
DE3622916C2 (en)
DE4042232A1 (en) Adaptor between computer and ISDN network - has processor connected to computer via bidirectional control point and also to ISDN network
DE19959140B4 (en) Fault diagnosis system for motor vehicles
DE19839564A1 (en) Barcode reader
DE10002306A1 (en) Method for ensuring secure and reliable operation of an electronic controller for use with automatic multi-speed or continuous variable transmission gear-boxes for goods vehicles
DE102020113153A1 (en) System and method for processing data from a control unit of a motor vehicle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee