DE3916322A1 - Control appts. for microprogrammed data programming system - Google Patents

Control appts. for microprogrammed data programming system

Info

Publication number
DE3916322A1
DE3916322A1 DE19893916322 DE3916322A DE3916322A1 DE 3916322 A1 DE3916322 A1 DE 3916322A1 DE 19893916322 DE19893916322 DE 19893916322 DE 3916322 A DE3916322 A DE 3916322A DE 3916322 A1 DE3916322 A1 DE 3916322A1
Authority
DE
Germany
Prior art keywords
memory
control
register
address
elementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893916322
Other languages
German (de)
Inventor
Karl-Heinz Eickel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19893916322 priority Critical patent/DE3916322A1/en
Priority to EP19900109497 priority patent/EP0398371A3/en
Publication of DE3916322A1 publication Critical patent/DE3916322A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802Instruction prefetching
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/28Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824Operand accessing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

Upon each machine instruction the start addresses of a microinstruction memory and a memory operand address memory are prepd. and made effective depending on a control signal indicating completion of the previous elementary operation.$ If the durations of elementary operations for control processing of successive elementary operations or decision parameter prepn. for the first operation are insufficient, a machine instruction is read from a special memory (PECM-M) immediately on release of the start address and before the preceding instruction's last operation.$

Description

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Steuerung des zeitgerechten Entscheidungsablaufes und der Parameter­ bereitstellung bei mikroprogrammierten Maschinenbefehlsabläufen gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a method and an arrangement for Control of the timely decision process and the parameters provision of microprogrammed machine instruction sequences according to the preamble of claim 1.

Die Leistung einer Zentraleinheit ist u. a. sehr stark davon abhängig, wieviel Zeit der Prozessor für die Ausführung eines Maschinenbefehls benötigt. Bei in üblicher Weise mikroprogrammiert gesteuerten Maschinenbefehlsabläufen werden für die Ausführung eines Maschinenbefehls eine oder mehrere Elementaroperationen benötigt, wobei die Mikrobefehle für die einzelnen Elementaroperationen nacheinander einem entsprechenden Mikrobefehlsspeicher entnommen werden. Ein Ansatzpunkt für die Steigerung der Leistung besteht daher in der Verkürzung der Zykluszeit für die Elementaroperationen, was durch die fortschreitende Schaltkreistechnologie begünstigt wird. Da andererseits aber die durch die Leitungslängen zwischen den einzelnen Baugruppen bedingte Übertragungsdauer der Signale weniger stark beeinflußbar ist, ergeben sich bei Verkürzung der Zyklusdauer für die Elementaroperationen in zunehmendem Maße Schwierigkeiten, weil die verbleibenden Zeiten für die Ableitung von Entscheidungen und Steuersignalen und für davon abhängige Reaktionszeiten, beispielsweise für die Bereitstellung der richtigen Parameter, nicht mehr ausreichen. Das gilt insbesondere für die am Ende eines Maschinenbefehls und beim Auftreten von Operandenkonflikten zu treffenden Entscheidungen und deren Auswirkungen auf die Parameterbereitstellung.The performance of a central unit is u. a. very much dependent on how much time the processor has to execute a machine command needed. When microprogrammed in the usual way Controlled machine instructions are for execution a machine instruction one or more elementary operations needed, with the micro-commands for each Elementary operations successively a corresponding microinstruction memory be removed. A starting point for the increase The performance therefore consists in the shortening of the cycle time for the elementary operations, resulting in the progressive Circuit technology is favored. On the other hand, though through the cable lengths between the individual modules conditional transmission time of the signals less strongly influenced is, result in shortening the cycle time for the Elementary operations are increasingly experiencing difficulties because the remaining times for the derivation of decisions and control signals and dependent thereon response times, for example, to provide the right parameters, no longer sufficient. This is especially true of the end a machine instruction and when operand conflicts occur decisions to be taken and their impact on the Parameter supply.

Die Folge sind dann zusätzliche Verlust-Elementaroperationen zur Zeitüberbrückung, die die Ausführung eines Maschinenbefehls verlängern und daher die durch die Verkürzung der Zyklusdauer für die Elementaroperationen beabsichtigte Leistungssteigerung wieder aufheben. Dies gilt insbesondere für nur aus einer oder zwei Elementaroperationen bestehenden Maschinenbefehlen.The result is additional loss elementary operations for time-over, which is the execution of a machine command  lengthen and therefore shorten the cycle time intended performance improvement for the elementary operations pick up again. This is especially true for only one or two elementary operations of existing machine instructions.

Aufgabe der Erfindung ist es daher, ein Verfahren und eine Anordnung zu schaffen, bei denen trotz zunehmender Verkürzung der Zyklusdauer für die einzelnen Elementaroperationen die Ausführungszeiten für die einzelnen Maschinenbefehle nicht durch unnötige Verlust-Elementaroperationen verlängert werden, sondern durch zeitgerechte, auf die Dauer der Elementaroperationen abgestimmte Entscheidungsabläufe mit rechtzeitiger Parameterbereitstellung auf vorgegebene Ablaufzustände in geeigneter Weise reagiert wird.The object of the invention is therefore to provide a method and an arrangement to create, despite increasing shortening of the Cycle time for the individual elementary operations the execution times for the individual machine commands not by unnecessary Loss elementary operations are extended, but by timely, tuned to the duration of the elementary operations Decision processes with timely parameter provision to predetermined drain states in a suitable manner is reacted.

Diese Aufgabe wird beim Verfahren gemäß der Erfindung dem Prinzip nach durch die kennzeichnenden Merkmale des Patent­ anspruches 1 gelöst.This object is in the method according to the invention the principle according to the characterizing features of the patent claim 1 solved.

Ausgangspunkt für das neue Verfahren ist dabei ein neben dem Mikrobefehlsspeicher vorgesehener Steuerspeicher, der wie der Mikrobefehlsspeicher jeweils mit derselben Startadresse angesteuert wird, aber jeweils nur die für die Entscheidungen und Parameterbereitstellung notwendigen Teile des zugehörigen Mikrobefehls aus dem Mikrobefehlsspeicher gespeichert enthält. Außerdem enthält der Steuerspeicher nicht zu allen Mikrobefehlen im Mikrobefehlsspeicher Eintragungen, sondern nur zu den Mikrobefehlen für die jeweils erste Elementaroperation eines jeden Maschinenbefehls, der durch die Startadresse unmittelbar adressierbar ist.The starting point for the new procedure is one beside the Microinstruction memory provided control store, like the Micro-command memory each driven with the same starting address but only the ones for the decisions and Parameter deployment necessary parts of the associated microinstruction from the micro-instruction memory. In addition, the control store does not contain all the microinstructions in microinstruction memory entries, but only to the Microinstructions for the first elementary operation of a every machine command immediately by the start address is addressable.

Wegen der dadurch bedingten geringeren Speicherkapazität für diesen Speicher kann als Speicher notfalls einer mit schnellerer Zugriffszeit verwendet werden. Außerdem können die aus ihm gelesenen Steuerinformationen unmittelbar für die Ablaufsteuerung verfügbar gemacht werden, bevor diese auf den aus dem Mikrobefehlsspeicher zwar gleichzeitig gelesenen, aber im Hinblick auf die auszuführende zugehörige Elementaroperation erst später freigegebenen Mikrobefehl normalerweise reagieren kann. Die Steuerinformation aus dem Steuerspeicher ermöglichen daher eine Entkopplung von der im Hinblick auf die zugehörige Elementaroperation vorgegebenen taktgebundenen Aufbereitung der eigentlichen Mikrobefehle.Because of the consequent lower storage capacity for This memory can be used as a memory if necessary with a faster one Access time can be used. In addition, the can It read control information directly for the flow control be made available before this on the off Although read the micro-instruction memory simultaneously, but in the  With regard to the associated elementary operation to be performed normally react later released microinstruction can. Enable the control information from the control store therefore a decoupling from that with regard to the associated Elementary operation predetermined clock-bound treatment the actual microinstructions.

Durch die schon sehr früh in der letzten Elementaroperation eines Maschinenbefehls zur Verfügung stehenden Steuerinformationen können z. B. bei der Ausführung von nur aus einer Elementaroperation bestehenden Maschinenbefehle mit Speicherzugriff diese Speicherzugriffe bereits im Vorlauf zur zugehörigen Elementaroperation so frühzeitig ausgelöst werden, daß sie mit dem vorgegebenen Übernahmetakt von der Speichersteuerung entgegengenommen werden können, bevor sich die Parameter gegen Ende einer Elementaroperation ändern, was bei Ausführung erst in der zugehörigen Elementaroperation wegen der Verkürzung der Zyklusdauer nicht möglich wäre und zu einer Verlust-Elementaroperation führen würde.By the very early in the last elementary operation of a Machine command available control information can z. In the execution of only one elementary operation existing machine instructions with memory access these memory accesses already in the run to the corresponding elementary operation be triggered so early that they with the predetermined takeover act received by the memory controller before the parameters are near the end of one Change elementary operation, which in execution only in the associated elementary operation due to the shortening of the cycle time would not be possible and to a loss elementary operation would lead.

Weiterbildungen für das Verfahren gemäß der Erfindung ergeben sich aus den Unteransprüchen 2 bis 11:Developments for the method according to the invention result from the subclaims 2 to 11:

Damit zum Beispiel die frühzeitige Bereitstellung der Steuerinformation auch bei aus mehreren Elementaroperationen bestehende Maschinenbefehle möglich ist, sind im Mikrobefehlsspeicher zusätzlich zu jedem Mikrobefehl auch die benötigten Steuerinformationen aus dem jeweils folgenden Mikrobefehl abgespeichert, so daß hierauf im Vorlauf zurückgegriffen werden kann.Thus, for example, the early provision of the control information even if it consists of several elementary operations Machine instructions is possible are in the micro-instruction memory in addition to any microinstruction, also the required control information stored from the respective following microinstruction, so that it can be used in the forerunner.

Um bei Speicherzugriffen auch die zugehörige Speicheradresse zeitgerecht zum Funktionscode verfügbar zu haben, wird im Vorlauf zur ersten Elementaroperation unmittelbar die bereitgestellte Speicherstartadresse unter Umgehung des Adressenrechenwerkes und im Vorlauf zu Folge-Elementaroperationen dann die im Zwischenregister des Adressenrechenwerkes rechtzeitig verfügbare Adresse als Speicheradresse durchgeschaltet. For memory accesses also the associated memory address In time to the function code available, is in the lead for the first elementary operation immediately provided Memory start address bypassing the address calculator and in the run to subsequent elementary operations then the in Intermediate register of the address calculator available in time Address switched through as memory address.  

In analoger Weise kann auf Operandenkonflikte früher reagiert und das notwendige Nachlesen des Operanden noch in der letzten Elementaroperation eines Maschinenbefehls ausgeführt werden, so daß nur eine Verlust-Elementaroperation entsteht statt bisher drei Verlust-Elementaroperationen bei der Lösung entsprechend der DE-PS 36 03 240.Analogously, it is possible to react to operand conflicts earlier and the necessary reading of the operand still in the last Elementary operation of a machine instruction to be executed, so that only a loss elementary operation arises instead of hitherto corresponding to three loss elementary operations in the solution DE-PS 36 03 240.

Die Umschaltung auf die jeweils zuständige, bereits im Vorlauf bereitstehende Steuerinformation kann dabei wie bisher abhängig von einem die letzte Elementaroperation eines Maschinenbefehls kennzeichnenden Steuerbit im aus dem Mikrobefehlsspeicher gelesenen Mikrobefehl erfolgen, das in Verbindung mit dem positiven Ergebnis eines gegebenenfalls durchgeführten Tests ein das tatsächliche Ende des Mikrobefehls anzeigendes Signal in der jweils letzten Elementaroperation auslöst.Switching to the respective competent, already in the flow The available tax information can be as before dependent from a the last elementary operation of a machine instruction characterizing control bit in the read from the micro-instruction memory Micro command done in conjunction with the positive Result of a test that may have been performed actual end of the microinstruction indicating signal in which triggers in each case the last elementary operation.

Für eine Reihe von möglicherweise notwendig werdenden Steuerreaktionen liegt dieser Zeitpunkt aber zu spät. Daher wird im Vorlauf zum eigentlichen Endesignal bereits ein frühes Endesignal vor Beginn der letzten Elementaroperation eines Maschinenbefehls erzeugt, das die Einleitung der früher notwendig werdenden Steuerfunktion übernimmt.For a series of possibly necessary control reactions this time is too late. Therefore, in the Advance to the actual end signal already an early end signal before the beginning of the last elementary operation of a machine instruction that creates the initiation of the earlier becoming necessary Control function takes over.

Die Ermittlung des frühen Endesignals ist aber nur bei Maschinenbefehlen mit unbedingtem Befehlsende oder bei aus mehreren Elementoperationen bestehenden Maschinenbefehlen, bei denen die jeweilige Folge von Mikrobefehlen durch einen das unbedingte Ende kennzeichnenden Mikrobefehl abgeschlossen wird, ohne weiteres und ohne Verzug möglich. Das trifft jedoch nicht bei beispielsweise nur aus einer oder zwei Elementaroperationen bestehenden Maschinenbefehlen mit bedingtem Befehlsende zu. In diesem Falle würde die herkömmliche Steuerung der Mikrobefehlsfolgen über eine Verzweigung in einem Mikrobefehl mit mikroprogrammiertem unbedingtem Ende zu zusätzlichen, die Verarbeitungsleistung mindernden Verlustelementoperationen führen. Die hierdurch bedingten Leistungsverluste sind bedeutend, da gerade der Anteil von nur aus einer oder zwei Elementaroperationen bestehenden Maschinenbefehlen in der Regel besonders groß ist. Gemäß einer Weiterbildung der Erfindung entsprechend Patentanspruch 9 wird daher in diesen Fällen die tatsächliche letzte Elementaroperation eines Maschinenbefehls anhand von zusätzlichen Steuerinformationen aus dem Steuerspeicher direkt ermittelt und das frühe Endesignal zeitgerecht im Vorlauf zu dieser letzten Elementaroperation erzeugt.However, the determination of the early end signal is only with machine commands with unconditional end of command or with more than one Element operations existing machine instructions, at which the respective sequence of microinstructions by a the unconditional end characterizing microinstruction is completed, readily possible without delay. This is not true for example, only one or two elementary operations existing machine instructions with conditional command end too. In In this case, the conventional control of the microinstruction sequences via a branch in a microinstruction with microprogrammed unconditional end to additional, the processing power cause mitigating loss element operations. The As a result, power losses are significant, since just the proportion of only one or two elementary operations  existing machine commands is usually particularly large. According to a development of the invention according to claim 9 will therefore be the actual last one in these cases Elementary operation of a machine instruction based on additional Control information from the control store determined directly and the early end signal in time to the last to this EO generated.

Eine entsprechende Schaltungsanordnung gemäß der Erfindung ergibt sich aus den Merkmalen des Patentanspruches 12, während die weiteren Patentansprüche 13 bis 18 sich auf Weiterbildungen dieser Anordnung beziehen.A corresponding circuit arrangement according to the invention arises from the features of claim 12, while the further claims 13 to 18 are based on developments refer to this arrangement.

Wesentlicher Bestandteil sind dabei die neben dem eigentlichen Mikrobefehlsspeicher vorgesehenen Steuerspeicher für die rechtzeitige Bereitstellung der jeweils benötigten Steuerinformationen, anhand derer nicht nur Speicherstarts für das Operandennachlesen fühzeitiger ausgelöst werden können, sondern außerdem auf das Ende von Maschinenbefehlen und auf Operandenkonflikte rechtzeitiger reagiert werden kann, so daß trotz der Verkürzung der Zyklusdauer für die einzelnen Elementaroperationen Verlust-Elementaroperationen weitgehend vermieden werden.An essential component is the addition to the actual Microinstruction memory provided for the timely control store Providing the required tax information, not just memory starts for operand retrieval can be triggered earlier, but also on the end of machine commands and operand conflicts can be responded in a timely manner, so that despite the Shortening the cycle time for the individual elementary operations Loss elementary operations are largely avoided.

Einzelheiten der Erfindung seien nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.Details of the invention are described below with reference to an in explained in more detail the embodiment shown in the drawing.

Im einzelnen zeigen:In detail show:

Fig. 1 ein Blockschaltbild in schematischer Darstellung der relevanten Teile einer gemäß der Erfindung arbeitenden Datenverarbeitungsanlage, Fig. 1 is a block diagram schematically showing the relevant parts of a working according to the invention the data processing system,

Fig. 2 ein zugehöriges Ablaufdiagramm, Fig. 2 is a flow chart associated,

Fig. 3 eine Gegenüberstellung von Ablaufdiagrammen bei der Behandlung von Operandenkonflikten, Fig. 3 is a comparison of the flowcharts in the treatment of operand conflict,

Fig. 4 ein Blockschaltbild zur Ableitung des frühen Endesignales gemäß der Erfindung, Fig. 4 is a block diagram for deriving the early transmit signal in accordance with the invention,

Fig. 5 Ablauffolgen bei aus einer oder zwei Elementaroperationen bestehenden Maschinenbefehlen mit bedingtem Befehlsende unter Berücksichtigung von eventuell auftretenden Operandenkonflikten, FIG. 5 shows sequence sequences for machine instructions with a conditional end of instruction consisting of one or two elementary operations, taking into account any possible operand conflicts,

Fig. 6 und Fig. 7 Ablaufdiagramme zum Blockschaltbild von Fig. 4 für einen aus zwei Elementaroperationen bestehenden Maschinenbefehl mit bedingtem Ende bei erfülltem und nicht erfülltem Test in der zweiten Elementaroperation unter Berücksichtigung eines Operandenkonfliktes. FIG. 6 and FIG. 7 are flowcharts for the block diagram of FIG. 4 for a conditional-end machine instruction consisting of two elementary operations for a satisfied and unsatisfied test in the second elementary operation, taking into account an operand conflict.

Das Blockschaltbild von Fig. 1 zeigt in Anlehnung an Fig. 3 der deutschen Patentschrift 36 03 230 Teile eines Befehlsaufbereitungsprozessors PLU und eines Befehlsausführungsprozessors EXU mit den für das Verständnis der Erfindung wesentlichen Einrichtungen. Abhängig von einer nicht gezeigten Taktverteileranordnung und der Mikroprogrammsteuerung PCM-ST werden vom Befehlsausführungsprozessor PLU Befehle vom Speichersystem CA/MM in den Befehlspuffer IB gelesen und nacheinander an das Befehlsregister IR weitergeleitet. Gleichzeitig wird im Rahmen der Befehlsinterpretation die Mikroprogrammstartadresse START-AD für den Befehlsaufbereitungsprozessor EXU aus dem Speicher FPCD ermittelt und anschließend im Register PMSA für die Übergabe an den Befehlsaufbereitungsprozessor EXU bereitgestellt.The block diagram of Fig. 1 shows on the basis of Fig. 3 of German Patent 36 03 230 parts of a command processing processor PLU and a command execution processor EXU with the essential for the understanding of the invention means. Depending on a not shown clock distribution arrangement and the microprogram control PCM-ST commands are read from the memory system CA / MM in the command buffer IB and successively forwarded to the command register IR from the command execution processor PLU . At the same time, as part of the instruction interpretation, the microprogram start address START-AD for the instruction- conditioning processor EXU is determined from the memory FPCD and subsequently provided in the register PMSA for transfer to the instruction- conditioning processor EXU .

Abhängig vom Befehlstyp und von den Adressenhinweisen des im Befehlsregister IR zwischengespeicherten Maschinenbefehls werden von der Adressensteuerung AD-ST die gegebenenfalls benötigten Operandenadressen ermittelt und in den Registern PPA/B für die Übergabe an den Befehlsausführungsprozessor EXU bereitgestellt. Ebenso wird der im Befehlsregister IR enthaltene Befehls an ein Folgeregister POR weitergeleitet sowie anhand der berechneten Speicheroperandenadresse ein Operand von maximal 8 Byte Länge im voraus gelesen und in einem nicht dargestellten Register für die Übernahme bereitgestellt.Depending on the type of instruction and the address instructions of the machine instruction temporarily stored in the instruction register IR , the address controller AD-ST determines the possibly required operand addresses and makes them available in the registers PPA / B for the transfer to the instruction execution processor EXU . Likewise, the command contained in the command register IR is forwarded to a sequence register POR and read from the calculated memory operand address an operand of up to 8 bytes in length in advance and provided in a register, not shown, for the acquisition.

Weiterhin ist im Befehlsaufbereitungsprozessor PLU noch eine Anordnung MCONF-ST für die Überwachung von Konflikten vorgesehen, die möglicherweise auftretende Operandenkonflikte durch Vergleich der von der Adressensteuerung AD-ST gelieferten Operanden­ leseadresse M/L-AD mit der vom Befehlsausführungsprozessor EXU gelieferten Operanden-Schreibadresse M-AD ermittelt und mit dem Signal OPCONF an den Befehlsausführungsprozessor EXU meldet. Analog dazu wird weiterhin überwacht, ob gegebenenfalls ein falscher Befehl im Voraus gelesen wurde, und dieses mit dem Signal PCONF angezeigt.Furthermore, in the instruction processing processor PLU an arrangement MCONF-ST is still provided for the monitoring of conflicts, the possibly occurring operand conflicts by comparing the supplied from the address control AD-ST operand read address M / L-AD with the supplied from the command execution processor EXU operand write address M-. AD is determined and reported with the signal OPCONF to the command execution processor EXU . Analogously, it is further monitored whether, if necessary, a wrong command has been read in advance, and this is indicated by the signal PCONF .

Der Arbeitsablauf im Befehlsausführungsprozessor EXU wird ebenfalls durch eine Mikroprogrammsteuertng ECM-ST in Verbindung mit einem nicht gezeigten Taktverteiler gesteuert. Innerhalb der Mikroprogrammsteuerung sind zwei Mikroprogrammspeicher mit jeweils einem zugehörigen Adressensteuerregister, die jeweils als eine Einheit ECM-A/B bzw. ECA-A/B dargestellt sind, und einem gemeinsamen Leseregister ECDR gezeigt. Beide Adressenregister werden jeweils parallel geladen, entweder mit der Startadresse START-AD aus dem Register PMSA des Befehlsaufbereitungsprozessors PLU oder aus dem gemeinsamen Leseregister ECDR, wie es der Steuerablauf jeweils erfordert, so daß beide Speicher jeweils gleichzeitig angesteuert werden können, aber nur aus einem der Speicher über den Auswahlschalter ECDRMUX die Information in das Leseregister ECDR abhängig von einem entsprechenden Auswahlsignal der Steuerschaltung EC übernommen wird. Dem Leseregister ECDR ist weiterhin ein Pufferregister ECDRBF nachgeschaltet, aus dem der Befehlsdecodierer CDEC für die Erzeugung der Funktionssignale für die Ausführung der jeweils zugehörigen Elementaroperation gespeist wird.The operation in the instruction execution processor EXU is also controlled by a microprogram control ECM-ST in conjunction with a clock distributor (not shown). Within the microprogram control are shown two microprogram memories each having an associated address control register, shown as one unit ECM-A / B and ECA-A / B respectively, and a common read register ECDR . Both address registers are respectively loaded in parallel, either with the start address START-AD from the register PMSA of the command conditioning processor PLU or from the shared read register ECDR , as the control process respectively requires, so that both memories can be controlled simultaneously, but only one of the Memory via the selection switch ECDRMUX the information in the read register ECDR is adopted depending on a corresponding selection signal of the control circuit EC . The read register ECDR is further followed by a buffer register ECDRBF , from which the instruction decoder CDEC is fed for the generation of the function signals for the execution of the respectively associated elementary operation.

Zusätzlich zu diesem herkömmlichen Aufbau der Mikroprogrammsteuerung, die beispielsweise in den Siemens-Druckschriften U 64068-J und U 68002-J beschrieben ist, sind in Auswirkung der Erfindung neben dem eigentlichen Mikrobefehlsspeicher ECM-A/B zwei weitere Steuerspeicher PECM-N und PECM-C vorgesehen, die von einem gemeinsamen Adressensteuerregister PECA adressiert werden und denen jeweils ein Leseregister PECDR-N bzw. PECDR-C nachgeschaltet ist.In addition to this conventional structure, the microprogram control, which is described, for example, in the Siemens references U 64068-J and U 68002-J, are in effect of the invention, besides the actual microinstruction storage ECM-A / B two further control store PECM N and PECM- C are addressed, which are addressed by a common address control register PECA and each of which a read register PECDR-N and PECDR-C downstream.

Beide Steuerspeicher sind im wesentlichen gleich aufgebaut und enthalten je Maschinenbefehl einen über das Adressensteuerregister PECA mit der Startadresse MSA ansteuerbaren Eintrag als frühzeitige Steuerinformation, die für die rechtzeitige Entscheidungsfindung und Parameterbereitstellung benötigt wird. Diese Steuerinformationen bestehen daher aus entsprechenden Teilen der im normalen Mikroprogrammspeicher ECM-A/B enthaltenen Mikrobefehle. Im Prinzip würde ein einziger Steuerspeicher nämlich der Steuerspeicher PECM-N, für die Steuerung gemäß der Erfindung genügen. Im vorliegenden Falle ist jedoch ein zweiter Steuerspeicher PECM-C vorgesehen, dessen Einträge lediglich bei einem Operandenkonflikt für die Ablaufsteuerung herangezogen werden. Die einzelnen Einträge in den beiden Steuerspeichern PECM-N und PECM-C bestehen beispielsweise aus 16 Bits entsprechend der nachfolgenden Darstellung:Both control memories are constructed substantially the same and contain per machine command an addressable via the address control register PECA with the start address MSA entry as early control information, which is needed for timely decision making and parameter provisioning . This control information therefore consists of corresponding parts of the microinstructions contained in the normal microprogram memory ECM-A / B. In principle, a single control memory, namely the control memory PECM-N , would suffice for the control according to the invention. In the present case, however, a second control memory PECM-C is provided, whose entries are used only in case of an operand conflict for the flow control. The individual entries in the two control memories PECM-N and PECM-C consist, for example, of 16 bits in accordance with the following representation:

Die einzelnen Einträge haben folgende Bedeutung:The individual entries have the following meaning:

WR : WR : SchreibenWrite RD : RD : LesenRead LA/RA : LA / RA : Rechts- oder Linksausrichtung des OperandenRight or left alignment of the operand PA/B : PA / B : Auswahl der Adressenregister PA oder PB der Kombination PA/B Selection of address registers PA or PB of combination PA / B L : L : Länge des OperandenLength of the operand TCFEO : TCFEO : Testcode für die erste Elementaroperation FEO eines MaschinenbefehlsTest code for the first elementary operation FEO of a machine instruction TCSEO : TCSEO : Testcode für die zweite Elementaroperation SEO eines MaschinenbefehlsTest code for the second elementary operation SEO of a machine instruction CENFEO : CENFEO : Bedingtes Ende in der ersten Elementaroperation FEO Conditional end in the first elementary operation FEO CENDSEO : CENDSEO : Bedingtes Ende in der zweiten Elementaroperation SEO Conditional end in the second EO SEO

Die Struktur der Einträge für beide Speicher unterscheidet sich jeweils nur dadurch, daß im Steuerbereich PECM-C der Eintrag für einen Schreibbefehl WR fehlt, da bei einem Operandenkonflikt ausschließlich gelesen wird. Die in den Leseregistern PECDR-N bzw. PECDR-C bereitstehenden Steuerinformationen bzw. die entsprechende Steuerinformation aus dem Pufferregister ECDRBF werden nun nach Bedarf abhängig von der Entscheidung der zusätzlichen Überwachungseinrichtung TU an das Steuerregister PECDRBF über die Auswahlschalter MUX 1 und MUX 2 weitergeleitet und stehen damit für die weitere Ablaufsteuerung zur Verfügung. Die Auswahlmöglichkeiten durch die beiden Auswahlschalter MUX 1 und MUX 2 sind dabei so getroffen, daß der Auswahlschalter MUX 1 zunächst eine Auswahl zwischen dem Leseregister PECDR-N des ersten Steuerspeichers oder dem Pufferregister ECDRBF trifft, während der andere Auswahlschalter MUX 2 eine Auswahl zwischen den Ausgang des Leseregisters PECDR-C des zweiten Steuerspeichers und dem Ausgang des anderen Auswahlschalters MUX 1 trifft. Das hat den großen Vorteil, daß in Verbindung mit dem zweiten Steuerspeicher PECM-C die Durchschaltzeit bis zum Eingang des Steuerregisters PECDRBF verkürzt und damit Reaktionszeit gewonnen wird. Selbstverständlich könnten bei ausreichenden Zeitbedingungen die beiden Auswahlschalter MUX 1 und MUX 2 auch in einem Auswahlschalter zusammengefaßt werden.The structure of the entries for both memories differs only in that the entry for a write command WR is missing in the control area PECM-C , since an operand conflict is read exclusively. The control information provided in the read registers PECDR-N or PECDR-C or the corresponding control information from the buffer register ECDRBF are now forwarded as required as a function of the decision of the additional monitoring device TU to the control register PECDRBF via the selection switches MUX 1 and MUX 2 and stand Thus for the further process control available. The choices made by the two selection switches MUX 1 and MUX 2 are made such that the selection switch MUX 1 first makes a selection between the read register PECDR-N of the first control memory or the buffer register ECDRBF , while the other selection switch MUX 2 selects between the output of the read register PECDR-C of the second control memory and the output of the other selector switch MUX 1 hits. This has the great advantage that in conjunction with the second control memory PECM-C, the switching time is shortened until the input of the control register PECDRBF and thus reaction time is obtained. Of course, with sufficient time conditions, the two selection switches MUX 1 and MUX 2 could also be combined in a selector switch.

Für den Fall, daß der Befehlsaufbereitungsprozessor PLU parallel zu einem Operandenkonflikt auch einen Befehlskonflikt erkennt und beide Konflikte mit den Signalen OPCONF und PCONF dem Befehlsausführungsprozessor EXU meldet, wird anstelle der jeweils bereitgestellten frühzeitigen Steuerinformation über die Auswahlschalter MUX 1 und MUX 2 unmittelbar der Befehl RI für das erneute Befehlsauslesen zum Steuerregister PECDRBF durchgeschaltet und damit das notwendige Befehlsnachlesen eingeleitet. Der angezeigte Operandenkonflikt ist in diesem Falle nicht mehr relevant.In the event that the instruction processing processor PLU detects a command conflict in parallel with an operand conflict and reports both conflicts with the signals OPCONF and PCONF the command execution processor EXU , instead of the respectively provided early control information via the selection switches MUX 1 and MUX 2 directly the command RI for the renewed command read to the control register PECDRBF through and thus initiated the necessary command read . The displayed operand conflict is no longer relevant in this case.

Zusätzlich zu der gezeigten erweiterten Mikroprogrammsteuerung ECM-ST des Befehlsausführungsprozessors EXU ist im unteren Teil von Fig. 1 das Adressenrechenwerk ADW für die Berechnung und Bereitstellung der jeweiligen Operandenadressen dargestellt. Dieses Adressenrechenwerk besteht in an sich bekannter Weise aus dem eigentlichen Adressenregister A, einem Addierer ADD, und einem Zwischenregister EADR. Das Adressenregister A wird zu Beginn eines Maschinenbefehls in üblicher Weise über die Registerkette PPA/B und PA/B mit der Operandenstartadresse OP-AD gespeist. Aus dieser Startadresse errechnet der Addierer ADD des Adressenrechenwerkes durch Addition einer Konstanten K jeweils die gegebenenfalls benötigte Folgeadresse, die im Zwischenregister EADR zwischengespeichert und dann an das Adressenregister A weitergeleitet wird. Abweichend von den bisher üblichen Adressenrechenwerken ist in Auswirkung der Erfindung sowohl der Ausgang des Übernahmeregisters PA/B als auch der Ausgang des Zwischenregisters EADR über den Auswahlschalter MUX unmittelbar zur Speichersteuerung beim Operandenlesen durchschaltbar.In addition to the extended microprogram control ECM-ST of the command execution processor EXU shown , the lower part of FIG. 1 shows the address calculation unit ADW for calculating and providing the respective operand addresses. This address calculation consists in a conventional manner of the actual address register A , an adder ADD , and an intermediate register EADR . The address register A is fed at the beginning of a machine command in the usual way via the register chain PPA / B and PA / B with the operand start address OP-AD . From this start address, the adder ADD of the address calculation unit calculates, by adding a constant K , the optionally required following address, which is buffered in the intermediate register EADR and then forwarded to the address register A. Notwithstanding the usual address calculating operations is in effect of the invention, both the output of the transfer register PA / B and the output of the intermediate register EADR via the selection switch MUX directly to the memory control in the operand reading switched through.

Die Übernahme der einzelnen Steuerinformationen durch die einzelnen Register erfolgt getaktet mit von den nicht gezeigten Taktverteileranordnungen zu verschiedenen Zeiten einer Elementaroperation gelieferten Taktimpulsen T . . ., wobei bei Elementaroperationen mit vier Taktphasen die Taktimpulse T 4 für die letzte Taktphase jeweils das Ende einer Elementaroperation einleiten und in der Regel als Bereitstellungstakte die Ausgangsbasis für die nachfolgende Elementaroperation schaffen. Im vorliegenden Falle werden mit den Takten T 4 vom Aufbereitungsprozessor PLU insbesondere die Startadressen in den Registern PMSA und PPA/B an der Schnittstelle zum Befehlsausführungsprozessor EXU bereitgestellt und anschließend mit den angegebenen Taktimpulsen vom Befehlsausführungsprozessor EXU weiterverarbeitet.The acquisition of the individual control information by the individual registers takes place in a clocked manner with clock pulses T supplied by the clock distributor arrangements, not shown, at different times of an elementary operation. , ., Wherein, in elementary operations with four clock phases, the clock pulses T 4 for the last clock phase in each case initiate the end of an elementary operation and usually provide as a supply clocks the starting point for the subsequent elementary operation. In the present case, in particular the start addresses in the registers PMSA and PPA / B are provided at the interface to the instruction execution processor EXU with the clocks T 4 from the preparation processor PLU and subsequently further processed with the specified clock pulses by the instruction execution processor EXU .

Fig. 2 zeigt ein entsprechendes Ablaufdiagramm. Die oberste Zeile zeigt eine Folge von Elementaroperationen für zwei aus zwei Elementaroperationen EOn 1 und EOn 2 bzw. EO 11 und EO 12 bestehenden Maschinenbefehlen MBn und MB 1 sowie einen aus einer Elementaroperation EO 21 bestehenden Maschinenbefehl MB 2, wobei die jeweils letzte Elementaroperation eines Maschinenbefehls mit LEO gekennzeichnet ist. Alle Elementaroperationen EO . . . bestehen aus vier Taktphasen mit den zugehörigen Taktimpulsen T 1 bis T 4. Fig. 2 shows a corresponding flowchart. The top line shows a sequence of elementary operations for two machine instructions MBn and MB 1 consisting of two elementary operations EOn 1 and EOn 2 or EO 11 and EO 12 and a machine instruction MB 2 consisting of an elementary operation EO 21 , the last elementary operation of a machine instruction marked LEO . All elementary operations EO . , , consist of four clock phases with the associated clock pulses T 1 to T 4 .

Die nachfolgenden Zeilen des Ablaufdiagramms beziehen sich auf die gleichnamig gekennzeichneten Register und Leitungssysteme von Fig. 1. Jeweils in der letzten Elementaroperation eines Maschinenbefehls werden die Startadressen MSA . . . und SA . . . in den Registern PPMSA bzw. PPA/B bereitgestellt. Jeweils in der vorletzten Elementaroperation vor Beginn eines neuen Maschinenbefehls, z. B. in der Elementaroperation EOn 1 in bezug auf die erste Elementaroperation EO 11 des Maschinenbefehls MB 1, wird dann in der Taktphase 4 mit einem verzögerten Taktimpuls T 4′ die Startadresse MSA 1 in die Register ECA-A/B und PECA übernommen, so daß sowohl der Mikrobefehlsspeicher ECM-A/B als auch die Steuerspeicher PECM-N und PECM-C neu adressiert und die entsprechenden Informationen gelesen werden. Noch in derselben Taktphase werden mit einem stärker verzögerten Taktimpuls T 4′′ die gelesenen Steuerinformationen in die Leseregister PECDR-N bzw. PECDR-C übernommen, während der aus dem Mikrobefehlsspeicher ECM-A/B gelesene zugehörige Mikrobefehl erst in der nachfolgenden Elementaroperation EOn 2 mit dem Taktimpuls T 2 vom Leseregister ECDR übernommen wird. Erst mit dem nachfolgenden Taktimpuls T 4′′ steht der Mikrobefehl MC 11 zur Steuerung der zugehörigen Elementaroperation EO 11 im Pufferregister ECDRBF zur Verfügung. Im Vergleich dazu kann, bedingt durch die phasenverschobene Taktung der Leseregister PECDR-N und PECDR-C der Steuerspeicher PECM-N bzw. PECM-C, bereits eine Elementaroperation früher auf die benötigte Steuerinformation PFCC 11 zugegriffen und diese mit dem nachfolgenden Taktimpuls T 2 im gemeinsamen Pufferregister PECDRBF für die Ablaufsteuerung bereitgestellt werden, so daß bereits vor Beginn der zugehörigen Elementaroperation EO 11 ein Speicherzugriff ausgelöst und der Speicherzugriff noch in der letzten Taktphase derselben Elementaroperation eingeleitet werden kann.The following lines of the flowchart refer to the identically marked registers and line systems of FIG. 1. In each case in the last elementary operation of a machine command, the start addresses MSA . , , and SA . , , provided in the registers PPMSA or PPA / B. Each in the penultimate elementary operation before the start of a new machine command, z. B. in the elementary operation EOn 1 with respect to the first elementary operation EO 11 of the machine instruction MB 1 , then in the clock phase 4 with a delayed clock pulse T 4 ', the start address MSA 1 in the ECA-A / B and PECA registers , so that both the micro-instruction memory ECM-A / B and the control memories PECM-N and PECM-C are newly addressed and the corresponding information is read. Even in the same clock phase, the control information read is taken over into the read registers PECDR-N or PECDR-C with a more delayed clock pulse T 4 ", whereas the associated micro-instruction read from the micro-instruction memory ECM-A / B does not change until the following elementary operation EOn 2 is taken over by the clock pulse T 2 from the read register ECDR . Only with the subsequent clock pulse T 4 '' is the micro-instruction MC 11 available for controlling the associated elementary operation EO 11 in the buffer register ECDRBF . By comparison, due to the phase-shifted clocking of the read registers PECDR-N and PECDR-C of the control memory PECM-N or PECM-C , an elementary operation has already accessed the required control information PFCC 11 earlier and this with the subsequent clock pulse T 2 in FIG common buffer register PECDRBF be provided for the flow control, so that even before the start of the associated elementary operation EO 11 triggered a memory access and the memory access can be initiated in the last clock phase of the same elementary operation.

Bei aus jeweils nur einer Elementaroperation bestehenden Maschinenbefehlen werden die benötigten frühzeitigen Steuerinformationen für das Steuerregister PECDRBF nacheinander allein aus den Steuerspeichern PECM-N bzw. PECM-C übernommen, wie der Zeile für dieses Steuerregister bezüglich der Steuerinformationen PFCC 21 und PFCC 31 für die Maschinenbefehle MB 2 und MB 3 zu entnehmen ist.In machine instructions consisting of only one elementary operation at a time, the required early control information for the control register PECDRBF is successively taken from the control memories PECM-N or PECM-C alone, as the row for this control register with respect to the control information PFCC 21 and PFCC 31 for the machine instructions MB 2 and MB 3 can be seen.

Bei aus mehreren Elementaroperationen bestehenden Maschinenbefehlen wird dagegen die frühzeitige Steuerinformation für die zweite und die weitere Elementaroperation desselben Maschinenbefehles, z. B. die Steuerinformation FCC 12 für die Elementaroperation EO 12 aus dem Mikrobefehl im Mikrobefehlsspeicher ECM-A/B abgeleitet und aus dem Pufferregister ECDRBF übernommen. Dies setzt allerdings voraus, daß der jeweils bereitstehende Mikrobefehl, z. B. MC 11, jeweils zusätzlich die benötigte Steuerinformation des nachfolgenden Mikrobefehls, also z. B. MC 12, umfaßt, so daß auf diese bereits vorauseilend zugegriffen werden kann, da der Mikrobefehl MC 12 mit der aus dem Mikrobefehl MC 11 abgeleiteten Folgeadresse FA 12 erst später zur Verfügung steht. Der die frühzeitige Steuerinformation liefernde Befehl ist in der Zelle für das Pufferregister ECDRBF neben dem eigentlichen Mikrobefehl in Klammern angegeben. Quellen für die frühzeitigen Steuerinformationen im Steuerinregister PECDRBF sind also im Vorlauf zur jeweils ersten Elementaroperation eines Maschinenbefehls die Steuerspeicher PECM-N oder PECM-C und für die weiteren Elementaroperationen eines Maschinenbefehls der Mikrobefehlsspeicher ECM-A/B, was durch entsprechende Pfeile in Fig. 2 angedeutet ist.In the case of machine instructions consisting of a plurality of elementary operations, on the other hand, the early control information for the second and further elementary operation of the same machine command, e.g. For example, the control information FCC 12 for the elementary operation EO 12 is derived from the microinstruction in the microinstruction memory ECM-A / B and taken from the buffer register ECDRBF . This requires, however, that the respectively available microinstruction, z. B. MC 11 , in each case additionally the required control information of the subsequent microinstruction, ie z. B. MC 12 , so that it can already be accessed in advance because the micro-command MC 12 with the derived from the micro-command MC 11 subsequent address FA 12 is available later. The command providing the early control information is indicated in brackets in the cell for the buffer register ECDRBF in addition to the actual microinstruction. Sources for the early control information in Steuerinregister PECDRBF are thus in the lead to the respective first elementary operation of a machine command , the control memory PECM-N or PECM-C and for the further elementary operations of a machine command of the micro-instruction memory ECM-A / B , which by corresponding arrows in Fig. 2 is indicated.

Um bei Speicherzugriffen die notwendige Speicheradresse zeitgleich mit dem Funktioinscode aus dem Pufferregister PECDRBF bereitstellen zu können, wird die erst mit dem Phasentakt T 2 einer Elementaroperation vom Register PA/B übernommene Startadresse, z. B. SA 1, als Operandenadresse OPAD 11 unmittelbar auf das Adressenleitungssystem ADBUS durchgeschaltet. Dies trifft für alle aus nur einer Elementaroperation zu. Für die Folge-Elementaroperationen wird dageben die im Register PA/B gespeicherte Startadresse mit dem nachfolgenden Taktimpuls T 4 in das Register A übernommen, so daß nach Erhöhung um eine Konstante K durch den Addierer ADD des Rechenwerkes ADW mit dem Taktimpuls T 2 die Folgeadresse im Zwischenregister EADR bereitsteht und von hieraus dem Adresssenleitungssystem ADBUS zugeleitet wird.In order to provide the necessary memory address at the same time as the Funktioinscode from the buffer register PECDRBF at memory accesses, which is taken only with the phase clock T 2 of an elementary operation of the register PA / B start address, z. B. SA 1 , as the operand address OPAD 11 directly switched through to the address line system ADBUS . This applies to all from just one EO. For the subsequent elementary operations on the other hand, the stored in the register PA / B start address is taken with the following clock pulse T 4 in the register A , so that after increasing by a constant K by the adder ADD of the arithmetic unit ADW with the clock pulse T 2, the following address in Intermediate register EADR is ready and is supplied from here to the address line system ADBUS .

Wie aus Fig. 1 ersichtlich und in Fig. 2 durch Pfeile angedeutet ist, erfolgt die Übernahme der jeweils neuen Startadresse MSA . . . für den Mikrobefehlsspeicher ECM-A/B immer unabhängig von dem im Mikrobefehl MC . . . für die jeweil letzte Elementaroperation LEO eines Maschinenbefehls MB . . . enthaltenen Steuerbit END, das am Leseregister ECDR abgegriffen wird und daher sehr frühzeitig zur Verfügung steht. Dieses Stuerbit END wird dann in üblicher Weise in Verbindung mit einem vorgegebenen Taktimpuls der nachfolgend ausgeführten zugehörigen Elementaroperation zum das Ende des Maschinenbefehls MB . . . kennzeichnenden Endesignals TREND, das bei ausreichend langer Zyklusdauer der Elementaroperationen die Umschaltung der Auswahlschalter MUX 1, MUX und MUX 3 steuern kann, so daß die jeweils benötigte frühzeitige Steuerinformation aus dem Steuerspeicher PECM-N bzw. PECM-C und die Speicheradresse bereits sehr frühzeitig in der letzten Elementaroperation LEO eines Maschinenbefehls im Vorlauf zur zugehörigen ersten Elementaroperation des nachfolgenden Maschinenbefehls verfügbar ist.As can be seen from FIG. 1 and indicated by arrows in FIG. 2, the acquisition of the respective new start address MSA takes place . , , for the micro-instruction memory ECM-A / B always independent of that in the micro-instruction MC . , , for the respective last elementary operation LEO of a machine instruction MB . , , control bit contained END, which is tapped at the read register ECDR and is therefore available very early on. This Stuerbit END is then in a conventional manner in conjunction with a predetermined clock pulse of the subsequently executed associated elementary operation to the end of the machine instruction MB. , , characteristic end signal TREND , which can control the switching of the selector switch MUX 1 , MUX and MUX 3 at sufficiently long cycle time of elementary operations, so that the respectively required early control information from the control memory PECM-N or PECM-C and the memory address already very early in of the last elementary operation LEO of a machine instruction in the flow to the associated first elementary operation of the subsequent machine instruction.

Auf diese Weise können z. B. aus einer Elementaroperation bestehende Maschinenbefehle mit Speicherzugriffen ohne leistungsmindernde Verlustzyklen nacheinander ausgeführt werden, wenn bei einer Verkürzung der Zyklusdauer der Elementaroperationen eine Steuerung allein durch den jeweils ausgeführten Mikrobefehl aus dem Mikrobefehlsspeicher ECM-A/B nicht mehr möglich ist, weil die Zeit bis zum Ende der Elementaroperation nicht mehr für die Einleitung des Speicherstarts ausreichen würde und durch einen eingeschobenen Verlustzyklus verhindert werden müßte, daß sich die Speicherzugriffsparameter vorzeitig ändern. In der Umgehung derartiger Verlustzyklen liegt daher ein erster wesentlicher Vorteil der zusätzlichen Steuerspeicher.In this way, for. B. consisting of an elementary operation machine instructions with memory accesses without loss of performance loss cycles are performed sequentially when a shortening of the cycle time of the elementary operations control alone by the executed micro-instruction from the micro-instruction memory ECM-A / B is no longer possible, because the time to End of the elementary operation would no longer be sufficient for the initiation of the memory start and would have to be prevented by an inserted loss cycle that the memory access parameters change prematurely. The circumvention of such loss cycles is therefore a first significant advantage of the additional control memory.

Auch Operandenkonflikte lassen sich mit der frühzeitigen Steuerinformation aus den Steuerspeichern günstiger lösen, wie die Gegenüberstellung der Ablaufdiagramme von Fig. 3 ergibt. Zeile A zeigt in Anlehnung an Fig. 2 der DE-PS 36 03 240 eine Folge von Elementaroperationen bei der Behandlung von Operandenkonflikten. Wird zum Beispiel in der letzten Elementaroperation LEO eines Maschinenbefehls ein Operandenkonflikt OPCONF festgestellt, dann kommt die normalerweise als nächste folgende erste Elementaroperation FEO des nächsten Maschinenbefehls MBn nicht zur Ausführung, sondern der Ausführungsprozessor EXU wird für die Dauer einer Elementaroperation gebremst und der Mikrobefehl für die Konfliktbereinigung in einem anderen Zweig des Mikrobefehlsspeichers ECM-A/B adressiert und gelesen. Danach wird das Lesen des Operanden ROP ausgeführt und eine weitere Elementaroperation NOOP gewartet, bis der Operand im Befehlsausführungsprozessor EXU eingetroffen ist. Bevor also die eigentliche erste Elementaroperation FEO des neuen Maschinenbefehls MBn ausgeführt werden kann, vergehen somit drei Elementaroperationen, die eine erhebliche Leistungsminderung mit sich bringen. Aufgrund der frühzeitig verfügbaren Steuerinformation aus dem Steuerspeicher kann dagegen das Lesen des Operanden gemäß Zeile B von Fig. 3 bereits in der letzten Elementaroperation LEO des Maschinenbefehls MBn-1 eingeleitet werden, und es braucht lediglich eine Elementaroperation NOOP gewartet zu werden, bis der Befehlsausführungsprozessor EXU die erste Elementaroperation FEO des neuen Maschinenbefehls MBn ausführen kann. Die Einsparung von zwei Verlust-Elementaroperationen führt gerade bei häufig auftretenden Operandenkonflikten zu einer erheblichen Leistungssteigerung.Operand conflicts can also be solved more favorably with the early control information from the control memories, as shown by the comparison of the flowcharts of FIG . Line A shows, based on Fig. 2 of DE-PS 36 03 240 a sequence of elementary operations in the handling of operand conflicts. For example, if an operand conflict OPCONF is detected in the last elementary operation LEO of a machine instruction, then the next following first elementary operation FEO of the next machine instruction MBn will not be executed, but the execution processor EXU will be braked for the duration of an elementary operation and the microcontroller for conflict resolution in another branch of the micro-instruction memory ECM-A / B addressed and read. Thereafter, the reading of the operand ROP is executed and another elementary operation NOOP is waited until the operand has arrived in the instruction execution processor EXU . Thus, before the actual first elementary operation FEO of the new machine instruction MBn can be executed, three elementary operations occur which entail a considerable reduction in performance. On the other hand, because of the early available control information from the control store, the reading of the operand according to line B of FIG. 3 can already be initiated in the last elementary operation LEO of the machine instruction MBn - 1 , and only an elementary operation NOOP needs to be waited until the instruction execution processor EXU perform the first elementary operation FEO of the new machine instruction MBn . The saving of two loss elementary operations leads to a considerable increase in performance, especially in the case of frequently occurring operand conflicts.

Die für das Nachlassen des Operanden benötigte Steuerinformation kann aus einem einheitlichen Steuerspeicher PECM-N entnommen werden. Die Steuerung gestaltet sich jedoch einfacher und erfordert kürzere Durchschaltzeiten, wenn für die Konfliktsteuerung ein zweiter Steuerspeicher PECM-C, wie in Fig. 1 dargestellt, verwendet wird, da dann die Auswahl in einfacherer Weise durch das den Operandenkonflikt anzeigende Steuersignal OPCONF gesteuert werden kann, was noch näher erläutert wird.The control information required for the release of the operand can be taken from a uniform control memory PECM-N . However, the control is simpler and requires shorter switching times if a second control memory PECM-C as shown in FIG. 1 is used for the conflict control, since then the selection can be controlled in a simpler manner by the control signal OPCONF indicating the operand conflict . which will be explained in more detail.

Die frühzeitige Bereitstellung der benötigten Steuerinformationen aus den Steuerspeichern ist aber nur möglich, wenn das Ende eines Maschinenbefehls frühzeitig erkannt wird. Bei Maschinenbefehlen mit unbedingtem Ende kann das Endesignal mit einem nachfolgenden Taktimpuls noch in derselben oder aber bei ausreichender Zyklusdauer auch noch im ersten Teil der nächsten, nämlich der letzten Elementaroperation eines Maschinenbefehls, unmittelbar vom Steuerbit END abgeleitet werden.The early provision of the required control information from the control memories is only possible if the end of a machine command is detected early. For machine instructions with an unconditional end, the end signal can be derived directly from the control bit END with a subsequent clock pulse still in the same or sufficient cycle time even in the first part of the next, namely the last elementary operation of a machine command .

Entscheidend ist dabei allein die rechtzeitige Verfügbarkeit in der letzten Elementaroperation LEO vor Beginn eines neuen Maschinenbefehls. Abhängig von der zur Vefügung stehenden Zyklusdauer der einzelnen Elementaroperationen kann daher auch eine andere Taktung der Adressen- und Leseregister für die Mikroprogrammsteuerung ECM-ST gewählt werden. Auch können anstelle des gemeinsamen Bereitstellungsregisters PECDRBF in Fig. 1 die Leseregister PECDR-N und PECDR-C sowie das Pufferregister ECDRBF unmittelbar als Bereitstellungsregister für die Ablaufsteuerung dienen, die alle mit dem gleichen frühen Taktimpuls, z. B. T 2, getaktet werden und deren Ausgänge dann ausgewählt zu den Leitungssystemen durchgeschaltet werden.Decisive here is only the timely availability in the last elementary operation LEO before the start of a new machine command. Depending on the available cycle time of the individual elementary operations, therefore, a different timing of the address and read registers for the microprogram control ECM-ST can be selected. Also, instead of the common provision register PECDRBF in FIG. 1, the read registers PECDR-N and PECDR-C as well as the buffer register ECDRBF may immediately serve as scheduling provision registers all having the same early clock pulse, e.g. B. T 2 , are clocked and their outputs then selected to be switched to the line systems.

Vielfach ist jedoch die Befehlsausführungszeit und damit die Anzahl der für einen Maschinenbefehl benötigten Elementaroperationen nicht vorhersehbar, so daß bei solchen Mikrobefehlen mit parameterabhängigem, bedingtem Ende erst programmgesteuert nach Erfüllung vorgegebener Tests in einen Mikrobefehl mit mikroprogrammierten unbedingtem Steuerbit END übergeleitet werden muß. Das bedeutet bei aus nur einer oder zwei Elementaroperationen bestehenden Maschinenbefehlen zusätzliche Verlust- Elementaroperationen für die Programmverzweigung in einen Mikrobefehl mit unbedingtem Ende.In many cases, however, the instruction execution time and thus the number of required for a machine instruction elementary operations is unpredictable, so that in such micro-instructions with parameter-dependent, conditional end only programmatically after fulfillment of predetermined tests in a microinstruction with microprogrammed unconditional control bit END must be transferred. For machine instructions consisting of only one or two elementary operations, this implies additional loss elementary operations for program branching into an unconditional microinstruction.

Auch diese durch Maschinenbefehle mit bedingtem Maschinenbefehlsende verursachten Verlustzyklen lassen sich gemäß einer Weiterbildung der Erfindung umgehen, wenn man den Steuerungsablauf so gestaltet, daß das tatsächliche Ende des Maschinenbefehls rechtzeitig erkannt und entsprechend frühzeitig auf den jeweils benötigten ersten Mikrobefehl des Maschinenbefehls umgesteuert werden kann. Diese Entscheidung trifft die in Fig. 1 gezeigte und in Fig. 4 ausführlicher dargestellte zusätzliche Überwachungseinrichtung TU anhand der von der frühzeitigen Steuerinformation der Steuerspeicher abgeleiteten Testinformationen TEST, die jeweils in das Register TURBF übernommen und bis zum nächsten, das Ende des zugehörigen Maschinenbefehls kennzeichnenden frühen Endesignal TRENDE zwischengespeichert bleiben. Diese Testinformationen bestehend aus zwei Steuerbits CENDFEO und CENDSEO, die das im Mikrobefehl für die jeweils erste Elementaroperation FEO bzw. die jeweils zweite Elementaroperation SEO eines Maschinenbefehls vorhandene Steuerbit END als bedingt kennzeichnen, und den zugehörigen Testcode TCFEO bzw. TCSEO. Mit dem Testcode TCFEO für die erste Elementaroperation FEO eines Maschinenbefehls wird jeweils eine erste Testmaske TM-FEO und mit dem Testcode TCSEO für die zweite Elementaroperation SEO eines Maschinenbefehls jeweils eine zweite Testmaske TM-SEO beaufschlagt, um die durch Zustandssignale TS-FEO bzw. TS-SEO angezeigten Ablaufzustände zu überprüfen. Sind die vorgegebenen Testbedingungen erfüllt, erzeugen die Testmasken TM-FEO bzw. TM-SEO die Signale TFEOTR bzw. TSEOTR, die in einer logischen Verknüpfungsschaltung LOGV mit den Steuerbits END, CENDFEO und CENDSEO sowie mit den Signalen OFCONF für die Anzeige des Operandenkonflikts und 1.EO bis 3.EO eines die Anzahl der ab Beginn eines jeden Maschinenbefehls nacheinander eingeleiteten Elementaroperationen kennzeichnenden Zählers EO-CT verknüpft werden. Dieser Zähler wird daher mit Beginn eines jeden Maschinenbefehls rückgesetzt und mit dem Taktimpuls T 2 einer jeden Elementaroperation fortgeschaltet.These caused by machine instructions with conditional machine command end loss cycles can be avoided according to a development of the invention, if the control sequence designed so that the actual end of the machine command detected in time and can be reversed accordingly early on the respectively required first micro-command of the machine command. This decision is made by the additional monitoring device TU shown in FIG. 1 and shown in greater detail in FIG. 4 based on the test information TEST derived from the early control information of the control store, taken respectively into register TURBF and until the next early end of the associated machine instruction End signal TRENDE remain cached . This test information consisting of two control bits CENDFEO and CENDSEO , which characterize the present in the micro-instruction for the first elementary operation FEO or the second elementary operation SEO of a machine command control bit END , and the associated test code TCFEO or TCSEO . With the test code TCFEO for the first elementary operation FEO of a machine instruction, respectively a first test mask TM-FEO is applied and with the test code TCSEO for the second elementary operation SEO of a machine instruction, a second test mask TM-SEO is applied to detect the condition signals TS-FEO or TS -SEO to check the progress conditions displayed. If the given test conditions are fulfilled, the test masks TM-FEO or TM-SEO generate the signals TFEOTR and TSEOTR , respectively , in a logic operation circuit LOGV with the control bits END , CENDFEO and CENDSEO as well as with the signals OFCONF for the display of the operand conflict and 1 , EO to 3 . EO of the number of counting from the beginning of each machine command successively initiated elementary operations counter counter EO-CT are linked. This counter is therefore reset at the beginning of each machine command and advanced with the clock pulse T 2 of each elementary operation.

Das von der logischen Verknüpfungsschaltung LOGV erzeugte Steuersignal V-SIG wird dann mit den Taktimpulsen T 3 bewertet und die bistabile Kippstufe DK 1 zur Erzeugung des frühen Endesignales TRENDE für eine Zyklusdauer gesetzt. Von diesem frühen Endesignal wird dann in analoger Weise durch Setzen der nachgeschalteten bistabilen Kippstufe DK 2 mit dem nachfolgenden Taktimpuls T 2 EO , der nur bei Ausführung eines Mikrobefehles wirksam wird, das Endesignal TREND abgeleitet. Im Ablaufdiagramm von Fig. 2 sind diese Signale in ihrem zeitlichen Ablauf mit Bezug auf die zugrundegelegte Maschinenbefehlsfolge in der letzten Zeile wiedergegeben.The control signal V-SIG generated by the logical combination circuit LOGV is then evaluated with the clock pulses T 3 and the bistable flip-flop DK 1 is set to produce the early end signal TRENDE for one cycle duration. From this early end signal is then derived in an analogous manner by setting the downstream bistable multivibrator DK 2 with the subsequent clock pulse T 2 EO , which is effective only when executing a micro-command, the final signal TREND . In the flow chart of Fig. 2, these signals are reproduced in their timing with respect to the underlying machine instruction sequence in the last line.

Das Steuersignal V-SIG der logischen Verknüpfungsschaltung LOG-V wird nach folgenden logischen Beziehungen ermittelt:The control signal V-SIG of the logic operation circuit LOG-V is determined according to the following logical relationships:

Die Teilbeziehungen gemäß den Teilen I und II beziehen sich auf Maschinenbefehle mit unbedingtem Ende, d. h. beide Steuerbits CENDFEO und CENDSEO sind nicht gesetzt. Das auftretende Steuerbit END führt daher unmittelbar zum Signal V-SIG=1. Die Anzeige eines Operandenkonflikts mit dem Signal OPCONF=1 bewirkt nur, daß der das Steuerbit führende Mikrobefehl gemäß Fig. 3, Zeile B, um eine Zyklusdauer verzögert zur Ausführung gelangt.The partial relationships according to Parts I and II refer to machine instructions with unconditional end, ie both control bits CENDFEO and CENDSEO are not set. The occurring control bit END therefore leads directly to the signal V-SIG = 1. The indication of an operand conflict with the signal OPCONF = 1 only causes the control bit leading microinstruction according to FIG. 3, line B , to be executed delayed by one cycle duration.

Die weiteren Teilbeziehungen gemäß den Zeilen A bis H beziehen sich auf Maschinenbefehle mit bedingtem Ende in der ersten oder zweiten Elementaroperation FEO oder SEO eines Maschinenbefehls. Die zugehörigen Ablauffolgen sind in Fig. 5 wiedergegeben und die einander entsprechenden Fälle mit demselben Zeilenbuchstaben gekennzeichnet. Daraus wird ersichtlich, daß abgesehen von der Verlängerung des Maschinenbefehles MBn um eine Elementaroperation bei einem Operandenkonflikt bei nichterfüllter Bedingung immer eine Verlängerung um eine weitere Elementaroperation eintritt. Ein aus zwei Elementaroperationen bestehender Maschinenbefehl wird also maximal um zwei Elementaroperationen auf insgesamt vier Elementaroperationen verlängert, wobei das tatsächliche Ende des laufenden Maschinenbefehls MBn anhand des frühen Endesignales TRENDEn zeitgerecht mit dem benötigtem Vorlauf erkannt wird.The further partial relationships according to the lines A to H refer to machine instructions with conditional end in the first or second elementary operation FEO or SEO of a machine instruction . The associated sequences are shown in Fig. 5 and the corresponding cases with the same line character marked. It can thus be seen that, apart from the extension of the machine instruction MBn by an elementary operation in the case of an operand conflict in the case of an unsatisfied condition, there is always an extension by a further elementary operation. A machine instruction consisting of two elementary operations is thus extended by a maximum of two elementary operations to a total of four elementary operations, whereby the actual end of the current machine command MBn is recognized on the basis of the early end signal TRENDEn in time with the required forerun .

Fig. 6 und Fig. 7 zeigen die Ablauffolgen bei angezeigtem Operandenkonflikt mit OPCONF=1 und erfüllter bzw. nichterfüllter Endebedingung in der zweiten Elementaroperation SEO gemäß den Zeilen F und H von Fig. 5 entsprechende vollständige Ablaufdiagramme. FIG. 6 and FIG. 7 show the sequences of operations when the operand conflict is displayed with OPCONF = 1 and the fulfilled or unfulfilled end condition in the second elementary operation SEO according to lines F and H of FIG. 5 corresponding complete flowcharts.

Die Elementaroperation, in der das frühe Endesignal TRENDEn erzeugt wird, ergibt sich bei den logischen Teilbeziehungen gemäß den Zeilen A bis H aus der jeweils dritten Verknüpfungsgröße, während die vierte Verknüpfungsgröße berücksichtigt, ob die Testbedingungen erfüllt sind oder nicht. Dabei wird bei nicht erfüllter Testbedingung nicht das Signal bzw. berücksichtigt, sondern das Signal , um zu verhindern, daß das frühe Endesignal TRENDEn zu früh ausgelöst wird. Wie nämlich aus Fig. 7 ersichtlich werden die Testbedingungen TESTn für den Maschinenbefehl MBn bereits in der ersten Hälfte der letzten Elementaroperation LEO des Maschinenbefehls MBn-1 wirksam, so daß in dieser letzten Elementaroperation die für den Maschinenbefehl MBn zu erfüllende Verknüpfungsbedingung ebenfalls bereits erfüllt sein könnte. Das gleichzeitig noch wirksame Signal TREND(n-1)=1 verhindert in diesem Falle die vorzeitige Auslösung des frühen Endesignals TRENDEn.The elementary operation in which the early end signal TRENDEn is generated, results in the logical sub-relationships according to lines A to H from the third link size, while the fourth link size takes into account whether the test conditions are met or not. In this case, if the test condition is not fulfilled, the signal or rather is taken into account, but rather the signal, in order to prevent the early end signal TRENDEn from being triggered too early. Namely, as shown in FIG. 7, the test conditions TESTn for the machine instruction MBn already take effect in the first half of the last elementary operation LEO of the machine instruction MBn - 1 , so that in this last elementary operation, the association condition to be satisfied for the machine instruction MBn could already be satisfied , The simultaneously effective signal TREND (n -1) = 1 in this case prevents the premature triggering of the early end signal TRENDEn .

Zeile III der Verknüpfungsgleichung für das Steuersignal V-SIG stellt sicher, daß bei Überleitung in eine Fehlerroutine oder dergleichen während eines laufenden Maschinenbefehls mit bedingtem Ende die durch die Steuerbits CENDFEO bzw. CENDSEO bewirkte bedingte Endekennzeichnung nach Ablauf der maximal zulässigen Anzahl von Elementaroperationen, was durch die Zwischenverknüpfungsgrößen INHCENDFEO bzw. INHCENDSEO angezeigt wird, wieder aufgehoben und die weitere Steuerung wiederum allein vom unbedingten Steuerbit END der eingeleiteten Routine abhängig wird.Line III of the logic equation for the control signal V-SIG ensures that, when transitioned into an error routine or the like during a running machine operation with conditional end caused by the control bits CENDFEO or CENDSEO conditional end identification after expiration of the maximum allowable number of elementary operations, which the interlinkage quantities INHCENDFEO or INHCENDSEO is displayed, canceled and the further control in turn depends solely on the unconditional control bit END of the introduced routine.

Analoges gilt für längere, aus mehr als zwei Elementaroperationen bestehenden Maschinenbefehlen, bei denen die Anzahl der erforderlichen restlichen Elementaroperationen bis zum Ende des Maschinenbefehls in herkömmlicher Weise mit unbedingtem Ende mikroprogrammiert in ausreichendem Vorlauf zur letzten Elementaroperation ermittelt wird.The same applies to longer, more than two elementary operations existing machine commands in which the number of required remaining elementary operations until the end of the Machine command in a conventional way with unconditional end microprogrammed in sufficient lead to the last elementary operation is determined.

Abhängig vom frühen Endesignal TRENDE erfolgt dann die Einstellung der Auswahlschalter MUX 1 und MUX 2 durch die Steuersignale S-MUX 1 bzw. S-MUX 2 nach folgendem Schema:Depending on the early end signal TRENDE , the selection switches MUX 1 and MUX 2 are then set by the control signals S-MUX 1 or S-MUX 2 according to the following scheme:

Im Falle eines Befehls-Vorauslesefehlers PFCONF=1 gemäß der ersten Kombinationszeile ist ein möglicherweise auftretender Operandenkonflikt nicht mehr beachtlich, da bereits ein falscher Befehl im voraus gelesen wurde. In diesem Falle wird das Signal OPCONF unterdrückt und über den Auswahlschalter MUX 1 der direkt anliegende Befehlscode RI für ein erneutes Befehlslesen zum Befehlsaufbereitungsprozessor PLU durchgeschaltet, während der Befehlsausführungsprozessor EXU in herkömmlicher Weise gebremst wird.In the case of a command prefetch error PFCONF = 1 according to the first combination line, a possibly occurring operand conflict is no longer significant since a wrong command has already been read in advance. In this case, the signal OPCONF is suppressed and the directly applied command code RI for re-instruction read through the selection switch MUX 1 is turned on to the instruction preparation processor PLU , while the instruction execution processor EXU is braked in a conventional manner.

Wird dagegen nur ein Operandenkonflikt OPCONF=1 gemäß der letzten Kombinationszeile angezeigt, so ist die Bitkombination für das Steuersignal S-MUX 1 uninteressant, und es wird bei gleichzeitigem Endesignal TRENDE=1 unmittelbar mit dem Steuersignal S-MUX 2=1 auf die Steuerinformation aus dem zweiten Steuerspeicher PECM-C für die Konfliktbereinigung umgeschaltet und die zugehörige Speicheradresse dem Register PB für das Adressenrechenwerk ADW entnommen.If, on the other hand, only one operand conflict OPCONF = 1 is displayed according to the last combination line, then the bit combination for the control signal S-MUX 1 is uninteresting, and the control information S-MUX 2 = 1 is output directly to the control information at the same end signal TRENDE = 1 the second control memory PECM-C for conflict resolution switched and the associated memory address of the register PB for the address calculation ADW .

Die beiden anderen Kombinationszeilen gelten für den konfliktfreien Betrieb, wobei die zweite Zeile jeweils mit Bezug auf die jeweils erste Elementaroperation eines Maschinenbefehls und die dritte Zeile jeweils mit Bezug auf alle weiteren Elementaroperationen eines Maschinenbefehls gilt, d. h. die frühe Steuerinformation wird für die erste Elementaroperation immer dem Steuerspeicher PECM-N und für alle übrigen Elementaroperationen vom Mikrobefehlsspeicher ECM-A/B abgeleitet. Analoges gilt für die gegebenenfalls benötigten Speicheradressen, für die zunächst das Register PA und anschließend das Zwischenregister EADT des Adressenrechenwerks ADW als Quelle dient.The other two combination lines apply to the conflict-free operation, the second line in each case with respect to the respective first elementary operation of a machine command and the third line in each case with respect to all other elementary operations of a machine command, ie the early control information is always for the first elementary operation Control memory PECM-N and derived for all other elementary operations of the micro-instruction memory ECM-A / B. The same applies to the optionally required memory addresses for which first the register PA and then the intermediate register EADT of the address calculation unit ADW serves as a source.

Claims (19)

1. Verfahren zur Steuerung des zeitgerechten Entscheidungsablaufes und der Parameterbereitstellung bei mikroprogrammgesteuerten Maschinenbefehlsabläufen, bei denen die Maschinenbefehle (MB . . .) jeweils eine oder (mehrere ) Elementaroperationen (EO . . .) auslösen und mit jedem Maschinenbefehl (MB . . .) die Startadresse (MSA . . ., SA . . .) für einen die Mikrobefehle für die einzelnen Elementaroperationen (EO . . .) enthaltenden Mikrobefehlsspeicher (ECM) und für ein Adressenspeicherwerk (ADW) zur Lieferung der gegebenenfalls notwendigen Speicheroperandenadresse (M-AD) bereitgestellt und abhängig von einem die Ausführungen der letzten Elementaroperation (LEO) für den vorangehenden Maschinenbefehl kennzeichnenden Steuersignal (END) wirksam werden, wobei anhand der Startadressen bzw. der daraus ableitbaren Folgeadressen (FA) jeweils im Vorlauf zur auszuführenden Elementaroperation der zugehörige Mikrobefehl aus dem Mikrobefehlsspeicher (ECM) gelesen und eine gegebenenfalls benötigte Speicheroperandenadresse (M-AD) berechnet wird, so daß diese zeitgerecht zu Beginn der auszuführenden zugehörigen Elementaroperation für die Steuerung bereitstehen, dadurch gekennzeichnet, daß bei nicht ausreichender Dauer der Elementaroperationen (EO . . .) für die zeitgerechte Herbeiführung von den Fortgang des Steuerablaufes durch aufeinanderfolgende Elementaroperationen beeinflussenden Entscheidungen oder für die Bereitstellung benötigter Parameter der für die Entscheidungen bzw. die Parameterbereitstellung benötigte Teil des Mikrobefehles für die jeweils erste Elementaroperation (FEO) eines Maschinenbefehles (z. B. MBn) unmittelbar nach Freigabe der Startadresse (MSAn) jeweils vor Beginn der letzten Elementaroperation (LEO) des vorhergehenden Maschinenbefehls (MBn-1) aus einem gesonderten Steuerspeicher (PECM-N) gelesen und mit einem ausreichend frühen Phasentakt (z. B. T 2) der letzten Elementaroperation (LEO) in einem Pufferregister (z. B. PECDRBF) im Vorlauf zu dem aus dem Mikrobefehlsspeicher (ECM) gelesenen und erst später zur Verfügung stehenden vollständigen Mikrobefehl für die Ablaufsteuerung zur Verfügung gestellt wird.1. A method for controlling the timely decision process and the parameter provision in microprogram-controlled machine command sequences, in which the machine commands ( MB ... ) each trigger one or more elementary operations ( EO ... ) and with each machine command ( MB Start address ( MSA ... , SA ...) for a micro-instruction memory (ECM) containing the micro-instructions for the individual elementary operations ( EO ...) and for an address storage unit ( ADW) for supplying the possibly necessary memory operand address (M-AD) and depending on a the light of the last elementary operation (LEO) characteristic of the foregoing machine instruction control signal to take effect (eND), wherein on the basis of the start addresses or the derivable therefrom subsequent addresses (FA) (from the micro-instruction memory in each case in the flow to be performed elementary operation of the associated microinstruction ECM) and a givenfa lls required memory operand address (M-AD) is calculated so that they are ready in time for the start of the corresponding elementary operation to be executed for the control, characterized in that when insufficient duration of the elementary operations ( EO . , .) for the timely bringing about of the progress of the control sequence by successive elementary operations affecting decisions or for the provision of required parameters required for the decisions and the parameter preparation part of the micro-instruction for the first elementary operation (FEO) of a machine command (eg MBn ) are read from a separate control memory (PECM-N ) immediately after the release of the start address (MSAn) in each case before the start of the last elementary operation (LEO) of the preceding machine instruction ( MBn - 1 ) and with a sufficiently early phase clock (eg T 2 ). the last elementary operation (LEO) is provided in a buffer register (eg PECDRBF) in advance of the complete micro-instruction for the sequence control read from the micro-instruction memory (ECM) and only later available. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei aus mehreren Elementaroperationen bestehenden Maschinenbefehlen der mit der Startadresse (MSA . . .) bzw. Folgeadresse (FA) angesteuerte Mikrobefehlsspeicher (ECM) neben dem jeweils zugehörigen Mikrobefehl zugleich den für die Entscheidungen bzw. die Parameter­ bereitstellung benötigten Teil des gegebenenfalls folgenden Mikrobefehls liefert, der unabhängig von dem erst später die Ausführung der zugehörigen Elementaroperationen übernehmenden vollständigen Mikrobefehl im Vorlauf dazu in der vorhergehenden Elementaroperation mit dem gleichen Phasentakt (T 2) wie die entsprechenden Teile aus dem Steuerspeicher (PECM-N) in einem Pufferregister (z. B. PECDRBF) für die Ablaufsteuerung zur Verfügung gestellt wird.2. The method of claim 1, characterized in that, when consisting of several elementary operations machine instructions of the start address (MSA...) Or subsequent address (FA) driven microinstruction memory (ECM) adjacent to the respective associated microinstruction at the same time the respect of the decisions or the parameter providing required part of the possibly following microinstruction delivers, which regardless of the later only the execution of the associated elementary operations receiving complete microinstruction in advance in the previous elementary operation with the same phase clock (T 2 ) as the corresponding parts from the control memory (PECM- N) is provided in a buffer register (eg PECDRBF) for the flow control. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur zeitgerechten Bereitstellung der für Speicherzugriffe neben dem im Pufferregister (z. B. PECDRBF) bereitstehenden Funktionscode (FCC) aus dem Steuerspeicher (PECM-N) oder aus dem Mikrobefehlsspeicher (ECM) benötigten Speicheradresse (M-AD) die nach ihrer Bereitstellung mit dem entsprechenden frühen Phasentakt (T 2) in ein das Adressenrechenwerk (ADW) speisendes Register (PA) übernommene Startadresse (SA) unter Umgehung des Adressenrechenwerks (ADW) unmittelbar und im Vorlauf zur ersten Elementaroperation (FEO) eines Maschinenbefehles (MB . . .) und nachfolgend für weitere Elementaroperationen (z. B. SEO, TEO) desselben Maschinenbefehles die vom Adressenrechenwert (ADW) nacheinander errechneten und zeitgerecht zwischengespeicherten Folgeadressen für die Ablaufsteuerung zur Verfügung gestellt werden.3. The method according to claim 1 or 2, characterized in that for the timely provision of the memory accesses in addition to the buffer register (eg PECDRBF) ready function code (FCC) from the control memory ( PECM-N) or from the micro-instruction memory (ECM) required memory address (M-AD) after its provision with the corresponding early phase clock (T 2 ) in the address calculation (ADW) feeding register (PA) acquired start address (SA) bypassing the address calculation (ADW) directly and in the run to the first Elementary operation (FEO) of a machine command ( MB . ..) and subsequently for further elementary operations (eg SEO , TEO) of the same machine command, the sequence addresses calculated sequentially by the address calculation value (ADW) and buffered in a timely manner. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die aus dem Steuerspeicher (PECM-N) und dem Mikrobefehlsspeicher (ECM) gelesenen frühzeitigen Steuerinformationen in individuellen, mit demselben frühen Phasentakt (z. B. T 2) getakteten Pufferregistern zur Auswahl für die Ablaufsteuerung bereitgestellt werden.Method according to one of Claims 1 to 3, characterized in that the early control information read from the control memory (PECM-N) and the micro-instruction memory (ECM) is stored in individual buffer registers clocked at the same early phase clock (eg T 2 ) be provided for selection for the flow control. 5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die jeweils benötigte frühzeitige Steuerinformation unter den aus dem Steuerspeicher (PECM-N) und dem Mikrobefehlsspeicher (ECM) gelesenen frühzeitigen Steuerinformationen ausgewählt in ein für alle Speicher gemeinsames Pufferregister (PECDRBF) mit einem frühen Phasentakt (z. B. T 2) zur Bereitstellung für die Ablaufsteuerung übernommen wird.5. The method according to any one of claims 1 to 3, characterized in that the respectively required early control information among the read from the control memory ( PECM-N) and the micro-instruction memory (ECM) early control information selected in a common memory for all buffer register (PECDRBF) with an early phase clock (eg T 2 ) to provide for flow control. 6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Auswahl der jeweils zuständigen Steuerinformation und der gegebenenfalls benötigten Speicheradresse (M-AD) durch ein in der letzten Elementaroperation (LEO) eines Maschinenbefehls (MB . . .) erzeugtes Endesignal (TREND) erfolgt.6. The method according to claim 4 or 5, characterized in that the selection of the respectively responsible control information and the optionally required memory address (M-AD) by a in the last elementary operation (LEO) of a machine command ( MB ...) End signal generated (TREND ) . 7. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Auswahl der jeweils zuständigen frühzeitigen Steuerinformation und der gegebenenfalls benötigten Speicheradresse (M-AD) durch ein bereits vor Beginn der letzten Elementaroperation (LEO) eines Maschinenbefehls (MB . . .) im Vorlauf zum Endesignal (TREND) erzeugtes frühes Endesignal (TRENDE) erfolgt.7. The method according to claim 4 or 5, characterized in that the selection of the respectively responsible early control information and the optionally required memory address (M-AD) by an already before the beginning of the last elementary operation (LEO) of a machine command ( MB... ) In Leading to the end signal (TREND) generated early end signal (TRENDE) takes place. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das frühe Endesignal (TRENDE) bei Maschinenbefehlen mit unbedingtem Ende unmittelbar von einem im Mikrobefehl für die letzte Elementaroperation (LEO) enthaltenden Steuerbit (END) unmittelbar nach Lesen dieses Mikrobefehls aus dem Mikrobefehlsspeicher (ECM) in Verbindung mit einem nachfolgenden Phasentakt in derselben Elementaroperation abgeleitet wird. 8. The method according to claim 7, characterized in that the early end signal (TRENDE) in machine instructions with unconditional end directly from a in the micro-instruction for the last elementary operation (LEO) containing control bit (END) immediately after reading this micro-instruction from the micro-instruction memory (ECM) in conjunction with a subsequent phase clock in the same elementary operation. 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei Maschinenbefehlen mit parameterabhängigem, bedingtem Befehlsende das frühe Endesignal (TRENDE) bei aus einer oder zwei Elementaroperationen bestehenden Maschinenbefehlen abhängig von zusätzlichen Steuerinformationen aus dem Steuerspeicher (PECM) zur Kennzeichnung der den Maschinenbefehl möglicherweise beendenden ersten oder zweiten Elementaroperation (Steuerbit CENDFEO bzw. CENDSEO) und der zugehörigen zu erfüllenden Testbedingungen (TCFEO bzw. TESEO) bei erfülltem Test in Verbindung mit einem nachfolgenden Phasentakt (T 3) der der gekennzeichneten Elementaroperation (FEO bzw. SEO) vorausgehenden Elementaroperation und bei nichterfülltem Test mit dem gleichen Phasentakt (T 3) der gekennzeichneten Elementaroperation (FEO bzw. SEO) im Vorlauf zur nachfolgenden tatsächlichen letzten Elementaroperation erzeugt wird, und daß dagegen bei aus mehr als zwei Elementaroperationen bestehenden Maschinenbefehlen die Anzahl der erforderlichen restlichen Elementaroperationen bis zum Ende des Maschinenbefehls in herkömmlicher Weise mit unbedingtem Ende mikroprogrammiert in ausreichendem Vorlauf zu letzten Elementaroperation ermittelt und das frühzeitige Endesignal (TRENDE) davon abhängig erzeugt wird.9. The method according to claim 7, characterized in that for machine instructions with parameter-dependent, conditional command end the early end signal (TRENDE) in existing from one or two elementary machine instructions depending on additional control information from the control memory (PECM) for identifying the machine command possibly ending first or second elementary operation (control bit CENDFEO or CENDSEO) and the associated test conditions to be fulfilled (TCFEO or TESEO) when the test is satisfied in conjunction with a subsequent phase clock (T 3 ) of the elementary operation (FEO or SEO) preceding the elementary operation and if not fulfilled Test is generated with the same phase clock (T 3 ) of the designated elementary operation (FEO or SEO) in the run to the subsequent actual last elementary operation, and in contrast, in machine instructions consisting of more than two elementary operations, the number the necessary remaining elementary operations until the end of the machine command in a conventional manner with unconditional end microprogrammed in sufficient lead to last elementary operation determined and the early end signal (TREND) is generated depending on it. 10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß bei einem angezeigten Operandenkonflikt (OPCONF) anhand der aus dem Steuerspeicher bereitstehenden frühen Steuerinformation und der zugehörigen Speicheradresse (M-AD) das Nachlesen des Operanden aus dem Speicher unmittelbar veranlaßt und die nachfolgend zur Ausführung anstehende erste Elementaroperation (FEO) des neuen Maschinenbefehls um eine Elementaroperation verzögert wird.10. The method according to any one of claims 4 to 9, characterized in that at a displayed Operandenkonflikt (OPCONF) based on the available from the control store early control information and the associated memory address (M-AD) causes the reading of the operand from the memory directly and the Subsequent to execution pending first elementary operation (FEO) of the new machine instruction is delayed by one elementary operation. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß bei Operandenkonflikten (OPCONF) die frühzeitige Steuerinformation einem jeweils gleichzeitig mit dem ersten Steuerspeicher (PECM-N) durch die jeweils bereitgestellte Startadresse (MSA . . .) angesteuerten zweiten Steuerspeicher (PECM-C) entnommen wird.11. The method as claimed in claim 10, characterized in that, in the case of operand conflicts (OPCONF), the early control information is sent to a second control memory (PECM-C) which is controlled simultaneously with the first control memory (PECM-N) by the respectively provided start address ( MSA . is removed. 12. Schaltungsanordnung zur Steuerung von mikroprogrammierten Maschinenbefehlsabläufen in Datenverarbeitungsanlagen, bestehend
  • - aus zwei Bereitstellungsregistern (PMSA, PPA) für die aus einem Maschinenbefehl (MB . . .) abgeleiteten Startadressen (MSA . . ., OPAD . . .),
  • - aus einem Mikrobefehlsspeicher (ECM) mit einem Leseregister (ECDR) und einem Adressenregister (ECA) zur wahlweisen Übernahme der Startadresse (MSA . . .) aus dem Bereitstellungsregister (PMSA) oder der Folgeadresse (FA) aus dem Leseregister (ECDR)
  • - aus einem Adressenrechenwert (ADW), bestehend aus einem Adressenregister (A) und einem Addierer (ADD) mit nachgeschaltetem Zwischenregister (EADR) zur Übernahme der Folgeadresse (z. B. OPAD 12), wobei dem Adressenrechenwerk (ADW) ein vom Bereitstellungsregister (PPA) ansteuerbares Register (PA) zur Übernahme der Startadresse (SA) vorgeschaltet und das Adressenregister (A) wahlweise mit dem Übernahmeregister (PA) oder mit dem Zwischenregister (EADR) koppelbar ist,
12. Circuit arrangement for controlling microprogrammed machine command sequences in data processing systems, consisting
  • from two supply registers (PMSA , PPA) for the starting addresses ( MSA , ... , OPAD , ... ) derived from a machine command ( MB .
  • from a micro-instruction memory (ECM) with a read register (ECDR) and an address register (ECA) for the optional transfer of the start address ( MSA ..) from the provision register (PMSA) or the following address (FA) from the read register (ECDR)
  • - from an address calculation value (ADC), comprising an address register (A) and an adder (ADD) with a downstream intermediate register (EADR) to assume the next address (. Eg OPAD 12), wherein the address arithmetic unit (ADW) (from the staging register PPA) controllable register (PA) upstream of the takeover of the start address (SA) and the address register (A) optionally with the transfer register (PA) or with the intermediate register (EADR) can be coupled,
gekennzeichnet
  • - durch einen parallel zum Mikrobefehlsspeicher (ECM) vorgesehenen, jeweils nur den für die Entscheidungen und die Parameterbereitstellung benötigten Teil des Mikrobefehls der jeweils ersten Elementaroperationen (FEO) eines Maschinenbefehls (MB . . .) enthaltenden Steuerspeicher (PECM-N) mit Leseregister (PECDRN), der mit der jeweils bereitgestellten und in ein zugehöriges Adressenregister (PECA) ebenfalls übernommenen Startadresse (MSA) ansteuerbar ist, und
  • - durch zwei jeweils rechtzeitig gegen Ende eines Maschinenbefehls umsteuerbare Auswahlschalter (MUX 1, MUX) zur Weiterleitung der im Leseregister (PECDRN) des Steuerspeichers (PECM-N) vorhandenen Steuerinformation (z. B. FCC . . .) anstelle der vom aus dem Mikrobefehlsspeicher (ECM) gelesenen Mikrobefehl abgeleiteten Steuerinformation und zur Weiterleitung der im Übernahmeregister (PA) vorhandenen Adresse anstelle der aus dem Zwischenregister (EADR) des Adressenrechenwerks (ADW) an die Ablaufsteuerung.
marked
  • by a control memory ( PECM-N) with read register (PECDRN ) containing parallel to the microinstruction memory (ECM) , only the part of the microinstruction of the respective first elementary operations (FEO) of a machine instruction ( MB ...) which is required for the decisions and the parameter provision ) , which can be controlled with the respectively provided and in an associated address register (PECA) also adopted start address (MSA) , and
  • by two selector switches (MUX 1 , MUX) which can be reversed in time towards the end of a machine command for forwarding the control information (eg FCC ... ) present in the read register (PECDRN) of the control memory (PECM-N ) instead of that from the micro-instruction memory (ECM) derived from the microinstruction derived control information and for forwarding the present in the transfer register (PA) address instead of from the intermediate register (EADR) of the address calculation (ADW) to the sequencer.
13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß dem Leseregister (ECDR) des Mikrobefehlsspeichers (ECM) ein Pufferregister (ECDRBF) nachgeschaltet ist, das mit dem gleichen Phasentakt wie das Leseregister (PECDR-N) des Steuerspeichers (PECM-N) getaktet wird.13. Circuit arrangement according to claim 12, characterized in that the read register (ECDR) of the microinstruction memory (ECM), a buffer register (ECDRBF) is connected downstream, which clocked with the same phase clock as the read register (PECDR-N) of the control memory (PECM-N) becomes. 14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß der gleiche Phasentakt ein früher Phasentakt (z. B. T 2) der Elementaroperation (EO) ist, der die Registerinhalte für die Ablaufsteuerung freigibt, während das Leseregister des Mikrobefehlsspeichers (ECM) mit einem späten Phasentakt (z. B. T 4) getaktet wird, so daß von diesem aus die Durchführung der nachfolgenden zugehörigen Elementaroperation und die Endeüberwachung der einzelnen Maschinenbefehle gesteuert wird, während mit dem frühen Phasentakt (T 2) bereits die für den nachfolgenden Mikrobefehl gültige Steuerinformation in das Pufferregister übernommen wird.14. Circuit arrangement according to claim 13, characterized in that the same phase clock is an early phase clock (eg T 2 ) of the elementary operation (EO) , which releases the register contents for the sequencer, while the read register of the microinstruction memory (ECM) with a late phase clock (eg T 4 ) is clocked, so that from this the execution of the subsequent associated elementary operation and the end monitoring of the individual machine commands is controlled, while with the early phase clock (T 2 ) already valid for the subsequent microinstruction control information is taken over into the buffer register. 15. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß der gleiche Phasentakt ein später Takt (z. B. T 4′′) der Elementaroperation (EO . . .) ist und daß die Steuerinformation des jeweils durch den Auswahlschalter (MUX 1) ausgewählten gleichgetakteten Registers (ECDRBF oder PECDRN) durch Übernahme mit dem frühen Phasentakt (T 2) in ein gemeinsames Pufferregister (PECDRBF) für die Ablaufsteuerung freigegeben wird.15. Circuit arrangement according to claim 13, characterized in that the same phase clock is a late clock (eg T 4 '') of the elementary operation ( EO .. ) and that the control information of the respectively selected by the selection switch (MUX 1 ) Equally-timed register (ECDRBF or PECDRN) is released by adopting the early phase clock (T 2 ) in a common buffer register (PECDRBF) for the flow control. 16. Schaltungsanordnung nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß parallel zum Steuerspeicher (PECM-N) ein zweiter Steuerspeicher (PECM-C) mit Leseregister (PECDRC) vorgesehen ist, der in gleicher Weise wie der erste Steuerspeicher (PECM-N) aus dem bereits vorhandenen Adressenregister (PECA) adressiert wird, und daß für die Weiterleitung der Steuerinformation aus dem zweiten Steuerspeicher (PECM-C) ein weiterer Auswahlschalter (MUX 2) vorgesehen ist, der bei Vorliegen eines Operandenkonfliktes statt der über den Ausgang des anderen Auswahlschalters (MUX 1) gelieferten Steuerinformation aus den anderen Speichern (PECM-N oder PECM) die des zweiten Steuerspeichers (PECM-N) weiterleitet.16. Circuit arrangement according to one of claims 12 to 15, characterized in that a second control memory (PECM C) with the read register (PECDRC) provided parallel to the control memory (PECM N) (in the same way as the first control memory PECM- N) from the already existing address register (PECA) is addressed, and that for forwarding the control information from the second control memory (PECM-C), a further selection switch (MUX 2 ) is provided, which in the presence of an operand conflict instead of the output via the another control switch (MUX 1 ) supplied from the other memories (PECM-N or PECM) of the second control memory (PECM-N) . 17. Schaltungsanordnung nach Anspruch 12 oder 12 und 16, dadurch gekennzeichnet, daß die Steuerinformation der Steuerspeicher neben dem notwendigen Funktionscode (FCC) auch Testcodes für die ersten beiden Elementaroperationen (FEO, SEO) eines Maschinenbefehls (MB) mit einem parameterabhängigen Befehlsende umfassen und daß mit dem Ausgang des gemeinsamen Pufferregisters (PECDRBF) eine Überwachungseinrichtung (TU) für die Endeüberwachung eines jeden Maschinenbefehls gekoppelt ist, die die Umsteuersignale (S-MUX 1, S-MUX 2, TRENDE, TREND) für die jeweils betroffenen Auswahlschalter (MUX 1, MUX 2, MUX) und die für die Ablaufsteuerung notwendigen Signale liefert.17. Circuit arrangement according to claim 12 or 12 and 16, characterized in that the control information of the control store in addition to the necessary function code (FCC) and test codes for the first two elementary operations (FEO , SEO) include a machine command (MB) with a parameter-dependent command end and that is coupled to the output of the common buffer register (PECDRBF) a monitoring device (TU) for the end monitoring of each machine command, the Umsteuersignale (S-MUX 1 , S-MUX 2 , TREND , TREND) for each affected selection switch (MUX 1 , MUX 2 , MUX) and supplies the signals necessary for the sequence control. 18. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß die Endeüberwachungsschaltung (TU) aus zwei Testmasken (TM-FEO, TM-SEO) für die Überprüfung auf Einhaltung der durch den Testcode vorgegebenen Bedingungen für die erste bzw. zweite Elementaroperation (FEO bzw. SEO), einem Zähler (EO-CT) für die Kennzeichnung der ersten, der zweiten und der dritten Elementaroperation (FEO, SEO, TEO) eines Maschinenbefehls und aus einer logischen Verknüpfungsschaltung (LOGV) zur Erzeugung des frühen Endesignales (TRENDE) und der davon abhängigen Steuersignale abhängig vom Erkennen einer letzten Elementaroperation (LEO) und der Einhaltung der Testbedingungen unter Berücksichtigung möglicher Konfliktsituationen (OPCONF, PFCONF) besteht.18. The circuit arrangement as claimed in claim 17, characterized in that the end monitoring circuit (TU) consists of two test masks (TM-FEO , TM-SEO) for checking compliance with the conditions prescribed by the test code for the first or second elementary operation (FEO or FEO). SEO) , a counter (EO-CT) for the identification of the first, the second and the third elementary operation (FEO , SEO , TEO) of a machine instruction and a logic operation circuit (LOGV) for the generation of the early end signal (TRENDE) and the thereof Dependent control signals depending on the recognition of a last elementary operation (LEO) and the observance of the test conditions, taking into account possible conflict situations (OPCONF , PFCONF) exists.
DE19893916322 1989-05-19 1989-05-19 Control appts. for microprogrammed data programming system Withdrawn DE3916322A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19893916322 DE3916322A1 (en) 1989-05-19 1989-05-19 Control appts. for microprogrammed data programming system
EP19900109497 EP0398371A3 (en) 1989-05-19 1990-05-18 Apparatus and method for the execution control of microprogrammed machine instructions in a data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893916322 DE3916322A1 (en) 1989-05-19 1989-05-19 Control appts. for microprogrammed data programming system

Publications (1)

Publication Number Publication Date
DE3916322A1 true DE3916322A1 (en) 1990-11-22

Family

ID=6380967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893916322 Withdrawn DE3916322A1 (en) 1989-05-19 1989-05-19 Control appts. for microprogrammed data programming system

Country Status (1)

Country Link
DE (1) DE3916322A1 (en)

Similar Documents

Publication Publication Date Title
DE2902080C2 (en) Arrangement for controlling data transfers between a main memory and input / output units
DE2635592C2 (en) Circuit arrangement for calling up processor and memory requirements in a multiprocessor system
DE2555963C2 (en) Function modification facility
DE2411963C3 (en) Electronic data processing system with a priority control circuit with changeable control blocks
DE69738188T2 (en) METHOD AND APPARATUS FOR INCREASED ACCURACY IN THE BRANCHING FORECAST IN A SUPERSCALAR MICROPROCESSOR
DE2715073C3 (en) Microprogrammed computer control device
DE3638572C2 (en)
DE2316296C2 (en) Micro programmable processor
CH654943A5 (en) TESTING DEVICE FOR MICRO PROGRAMS.
DE69030931T2 (en) Multiple sequence processor system
DE1499200B2 (en) DATA PROCESSING SYSTEM WITH PRIORITY CONTROLLED PROGRAM INTERRUPTION
DE2714805A1 (en) DATA PROCESSING SYSTEM
DE3781794T2 (en) DEVICE AND METHOD FOR PROVIDING A CACHE MEMORY WITH A WRITE OPERATION WITH TWO SYSTEM CLOCK CYCLES.
DE2719635A1 (en) ARRANGEMENT FOR AN EXTENSION OF A MICROPROGRAM CONTROL OF A DATA PROCESSING SYSTEM
DE1774296B2 (en) Restructurable control unit for electronic digital computers
DE2533403A1 (en) DATA PROCESSING SYSTEM
DE2657848A1 (en) CONTROL UNIT FOR A DATA PROCESSING SYSTEM
DE1931966B2 (en) Data processing system with associative memories
DE3126363A1 (en) METHOD AND DEVICE FOR CONTROLLING DATA TRANSMISSION WITH DIRECT MEMORY ACCESS
DE2755616A1 (en) ASYMMETRIC MULTIPROCESSOR
DE2935101C2 (en)
DE2364323C2 (en) Method for handling interruption conditions in a data processing system
EP0048991A1 (en) Method and device for the treatment of interruption conditions during the operating sequence in microprogramme-controlled data-processing systems
DE2720842C3 (en) Data transmission system
DE1549486A1 (en) Method for data transmission between at least one central processing unit and several external memories

Legal Events

Date Code Title Description
8130 Withdrawal