DE3833486C1 - - Google Patents
Info
- Publication number
- DE3833486C1 DE3833486C1 DE3833486A DE3833486A DE3833486C1 DE 3833486 C1 DE3833486 C1 DE 3833486C1 DE 3833486 A DE3833486 A DE 3833486A DE 3833486 A DE3833486 A DE 3833486A DE 3833486 C1 DE3833486 C1 DE 3833486C1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- pulse
- phase
- ramp
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 15
- 238000005070 sampling Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims 2
- 238000005259 measurement Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/06—Measuring depth of modulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Measuring Phase Differences (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Messen der Jittermodulation von nullenbehafteten Digitalsignalen gemäß dem Oberbegriff des Anspruchs 1 sowie eine Schaltungsanordnung zur Durchführung gemäß dem Oberbegriff des Anspruchs 2.The invention relates to a method for measuring jitter modulation digital signals with zeros according to the generic term of claim 1 and a circuit arrangement for implementation according to the preamble of claim 2.
Aus der Technik der Phasenmodulation und -demodulation sind Phasenmesser bekannt, die auch in der Jittermeßtechnik für die digitale Übertragungstechnik verwendet werden. (Vergl. CCITT o. 171 und Definitionen).Phase meters are from the technology of phase modulation and demodulation known, also in the jitter measurement technology for the digital Transmission technology can be used. (See CCITT or 171 and definitions).
Jittermessungen erfolgen hierbei im allgemeinen an binären Signalen, das heißt an Signalen mit im wesentlichen rechteckförmigen Verlauf über der Zeit.Jitter measurements are generally carried out on binary signals, that is, signals with a substantially rectangular shape Course over time.
Zur Rückgewinnung (Demodulation) der in der zeitlichen Position der Flanken eines Digitalsignales enthaltenen Phasenzeitfunktion phi(t) kommen grundsätzlich zwei Arten von Phasenvergleichern zur Anwendung:For the recovery (demodulation) of the position in time the edges of a digital signal contained phase time function phi (t) are basically two types of phase comparators Application:
Phasenvergleicher einer ersten Art setzen das die Phasenzeitfunktion phi(t) enthaltende Digitalsignal mit Hilfe von Bausteinen der digitalen Schaltungstechnik unter Zuhilfenahme eines jitterfreien Referenztaktsignales gleicher Bitfrequenz in ein pulsdauermoduliertes Signal um, aus dem die gesuchte Phasenzeitfunktion phi(t) durch Tiefpaßfilterung gewonnen wird. Solche Phasenmesser sind beispielsweise aus Tietze Schenk, Halbleiter-Schaltungstechnik, 7. Auflage 1985, Springer Verlag, Abschnitt 26.4.3., Seiten 824 bis 827, bekannt. Phase comparators of a first type set the phase time function Digital signal containing phi (t) with the help of building blocks of digital circuit technology with the help of a jitter-free Reference clock signals of the same bit frequency in a pulse duration modulated Signal around, from which the phase time function sought phi (t) is obtained by low-pass filtering. Such phase meters are for example from Tietze Schenk, semiconductor circuit technology, 7th edition 1985, Springer Publisher, section 26.4.3., Pages 824 to 827.
Phasenvergleicher einer zweiten Art setzen den Phasenunterschied zwischen dem die Phasenzeitfunktion phi(t) enthaltendem Digitalsignal und einem jitterfreien Referenztaktsignal gleicher Bitfrequenz mit Hilfe eines Abtastphasenvergleichers in ein PAM-Signal um, das direkt die Phasenzeitfunktion darstellt. Dabei ist eine anschließende Tiefpaßfilterung nicht unbedingt erforderlich.Phase comparators of a second kind set the phase difference between the digital signal containing the phase time function phi (t) and a jitter-free reference clock signal of the same bit frequency using a sampling phase comparator into a PAM signal um, which directly represents the phase time function. There is one subsequent low-pass filtering is not absolutely necessary.
Phasenvergleicher dieser zweitgenannten Art arbeiten dabei im allgemeinen so, daß die Rampe eines die Referenzfrequenz aufweisenden Sägezahnsignals durch einen von dem zu messenden Digitalsignal abgeleiteten Impuls abgetastet wird. Die Folge der dabei erhaltenen Abtastwerte stellt die Phasenzeitfunktion phi(t) dar.Phase comparators of this second type work in the generally such that the ramp of a reference frequency Sawtooth signal by one of the digital signal to be measured derived pulse is sampled. The consequence of doing so The sampled values obtained represent the phase time function phi (t).
Ein Beispiel eines ähnlichen, allerdings mit einem sinusförmigen Referenzsignals arbeitenden Phasenvergleichers der zweitgenannten Art ist aus Tietze Schenk, Abschnitt 26.4.3., Seiten 819 bis 822 bekannt.An example of a similar one, but with a sinusoidal one Reference signal operating phase comparator of the second Art is from Tietze Schenk, section 26.4.3., Pages 819 to 822 known.
Phasenvergleicher der zweitgenannten Art besitzen zwar eine gute Linearität, doch ist ihr Aussteuerbereich gering. Er liegt real deutlich unter ±(pi), bei höheren Bitfolgefrequenzen sogar noch unter ±(pi)/2. Werden größere Meßbereiche gefordert, so wären größere Rampenlängen notwendig, was aber ein "Verdünnen" der Flankendichte des Digitalsignales erfordern würde. Ein solcher Prozeß wäre aber für nullenbehaftete Digitalsignale nur schwer durchzuführen.Phase comparators of the second type have a good one Linearity, but its modulation range is small. It is real well below ± (pi), even higher at higher bit repetition frequencies below ± (pi) / 2. If larger measuring ranges are required, that would be larger ramp lengths are necessary, but this is a "thinning" of the Edge density of the digital signal would require. Such a However, the process would be difficult for digital signals with zeros perform.
Phasenvergleicher der zweitgenannten Art bieten aber den großen Vorteil, daß sie für den unmittelbaren Betrieb an nullenbehafteten Digitalsignalen geeignet sind, da sie die detektierte Phase (bzw. einen äquivalenten Spannungswert) bis zum Eintreffen der nächsten Bitflanke speichern können, auch wenn diese Bitflanken nicht "äquidistant" vorliegen.Phase comparators of the second type offer the big one Advantage that they are used for the immediate operation on zeros Digital signals are suitable because they are the detected phase (or an equivalent voltage value) until the arrival of the can store the next bit edge, even if these bit edges not "equidistant".
Sie bieten den weiteren großen Vorteil, daß sie den Spitzenwert unmittelbar am erzeugten PAM-Signal messen, wodurch eine theoretisch maximale Meßbandbreite realisiert werden kann. They offer the further great advantage that they are the top value measure directly on the generated PAM signal, which creates a theoretical maximum measurement bandwidth can be realized.
Ein weiterer wichtiger Vorteil der Phasenvergleicher der zweitgenannten Art ist, daß bei der Spitzenwertmessung am PAM-Signal (ohne TP-Filterung) keine musterabhängigen zusätzlichen Meßfehler entstehen.Another important advantage of the phase comparators of the second mentioned Kind is that with the peak value measurement on the PAM signal (without TP filtering) no additional measurement errors depending on the pattern arise.
Der Erfindung liegt die Aufgabe zugrunde, ein Phasenvergleichsverfahren zum Zwecke der Messung der Jittermodulation und eine danach arbeitende Schaltungsanordnung anzugeben, das bzw. dieThe invention has for its object a phase comparison method for the purpose of measuring jitter modulation and a then to indicate circuit arrangement to specify the
- - direkt an beliebigen informationstragenden Digitalsignalen arbeitet,- directly on any information-carrying digital signals is working,
- - eine Umsetzung der Phase direkt an eine PAM-Spannung leistet- Implementation of the phase directly to a PAM voltage
- - eine grundsätzlich nicht beschränkte Aussteuerbarkeit besitzt.- has a fundamentally unlimited taxability.
Die Erfindung löst diese Aufgabe durch die im Anspruch 1 und 2 gekennzeichneten Merkmale.The invention solves this problem by those characterized in claims 1 and 2 Characteristics.
Die Erfindung besitzt die Vorteile,The invention has the advantages
- - daß sie völlig musterunabhängig arbeitet,- that it works completely independently of the pattern,
- - daß sie direkt am nullenbehafteten Digitalsignal arbeitet,- that it works directly on the digital signal with zeros,
- - daß sie Jittermessungen ohne Filterung ermöglicht und damit besonders fehlerarm arbeitet,- That it enables jitter measurements without filtering and thus works particularly error-free,
- - daß dennoch jederzeit eine Filterung (nach CCITT) möglich ist,- that filtering (according to CCITT) is still possible at any time,
- - daß der Aussteuerbereich prinzipiell nicht beschränkt ist und- That the modulation range is not limited in principle and
- - daß sie relativ gut für viele verschiedene Bitfolgefrequenzen anwendbar ist.- That they are relatively good for many different bit repetition frequencies is applicable.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous developments of the invention are in the subclaims featured.
Die Erfindung wird nachstehend an Hand der in der Zeichnung näher erläutert. Hierbei zeigtThe invention is described in more detail below on the basis of that in the drawing explained. Here shows
Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispieles, Fig. 1 is a block diagram of a first embodiment,
Fig. 2 Pulsdiagramme mehrerer in Fig. 1 auftretender Signale, Fig. 2 pulse diagrams of several appearing in Fig. 1 signals,
Fig. 3 ein vereinfachtes Zustandsdiagramm, das die Auswirkung festgestellter Unterschiede aufeinanderfolgender Speicherinhalte auf den Adressengenerator und den Startzeitpunkt des Rampengenerators beschreibt, Fig. 3 is a simplified state diagram illustrating the effect of detected differences of successive memory contents in the address generator and the start timing of the ramp generator describes
Fig. 4 ein Blockschaltbild eines zweiten Ausführungsbeispieles, Fig. 4 is a block diagram of a second embodiment,
Fig. 5 ein Blockschaltbild eines dritten Ausführungsbeispieles. Fig. 5 is a block diagram of a third embodiment.
Bei der in Fig. 1 dargestellten Anordnung, in der unter anderem die in Fig. 2 dargestellten Signale auftreten, werden die fallenden Flanken eines Digitalsignals DS von einem Impulsformer 1 in Nadelimpulse S₁ umgewandelt, die an die Eingänge eines digitalen Grobwert-Phasenmesser 2 und eines Verzögerungsgliedes 3 gelangen. Das Ausgangssignal S₄ des Verzögerungsgliedes 3 liegt einerseits am Steuereingang eines einen Phasenfeinwert liefernden Abtastphasenvergleichers, der aus einer Abtast- und Halteschaltung 4 und einem diese speisenden Rampengenerator 5 besteht, und andererseits als Speicherübernahmesignal an einem Adressenspeicher 6 des Grobwert-Phasenmessers 2, dessen Ausgang am Eingang eines Digital/Analog-Wandlers 8 liegt.In the arrangement shown in Fig. 1, in which, among other things, the signals shown in Fig. 2 occur, the falling edges of a digital signal DS are converted by a pulse shaper 1 into needle pulses S ₁, which to the inputs of a digital coarse-value phase meter 2 and a delay element 3 arrive. The output signal S ₄ of the delay element 3 is on the one hand at the control input of a sampling phase comparator delivering a fine phase value, which consists of a sample and hold circuit 4 and a ramp generator 5 feeding it, and on the other hand as a memory transfer signal to an address memory 6 of the coarse-value phase meter 2 , the output of which Input of a digital / analog converter 8 is.
Das einen Phasen-Feinwert darstellende Ausgangssignal S₆ der Abtast- und Halteschaltung 4 und das einen Phasen-Grobwert darstellende Ausgangssignal S₇ des Digital/Analog-Umsetzers 8 liegt jeweils an einem Eingang einer Summierschaltung 7, die sie zu einem Meßsignal S₅ zusammenfaßt, das der gesuchten Jittermodulation proportional ist.The output signal S ₆ of the sample and hold circuit 4 , which represents a fine phase value, and the output signal S ₇ of the digital / analog converter 8 , which represents a coarse phase value, are each connected to an input of a summing circuit 7 , which combines them to form a measurement signal S ₅, that is proportional to the jitter modulation sought.
Der Phasen-Grobwertmesser 2 enthält einen Rastzähler 9, dessen Parallelausgänge mit den Paralleleingängen eines ersten Rastspeichers 10 verbunden sind. Dessen Parallelausgänge sind mit den Paralleleingängen eines zweiten Rastspeichers 11 verbunden. Beide Rastspeicher 10 und 11 empfangen vom Ausgang des Impulsformers 1 ein Speicherübernahmesignal. Die Ausgänge des ersten und des zweiten Rastspeichers 10 bzw. 11 liegen jeweils an einem Eingang eines Digitalvergleichers 12. Ein frequenzsteuerbarer Oszillator 13 liefert an einen Impulsformer 14 ein jitterfreies Signal mit der Frequenz f T , die n = 4mal höher ist als die Bittaktfrequenz f B des Digitalsignales DS (f T = 4f B ). Der Ausgang des Impulsformers 14 ist mit einem Fortschalteingang des Rastzählers 9 und mit einem Triggereingang des Rampengenerators 5 verbunden.The phase coarse value meter 2 contains a latch counter 9 , the parallel outputs of which are connected to the parallel inputs of a first latch memory 10 . Its parallel outputs are connected to the parallel inputs of a second latching memory 11 . Both latching memories 10 and 11 receive a memory transfer signal from the output of the pulse shaper 1 . The outputs of the first and second latching memories 10 and 11 are each at an input of a digital comparator 12 . A frequency controllable oscillator 13 delivers to a pulse shaper 14 a jitter-free signal with the frequency f T , which is n = 4 times higher than the bit clock frequency f B of the digital signal DS (f T = 4 f B ). The output of the pulse shaper 14 is connected to a step-in input of the latch counter 9 and to a trigger input of the ramp generator 5 .
Das am Ausgang der Summierschaltung 7 liegende Meßsignal S₅ der Jittermeßanordnung gelangt auch über einen Tiefpaß 15 an einen Steuereingang des Oszillators 13 und hält so die Phase von dessen Ausgangsfrequenz f T jitterfrei auf einem mittleren konstanten Wert. The measuring signal S ₅ of the jitter measuring arrangement at the output of the summing circuit 7 also reaches a control input of the oscillator 13 via a low-pass filter 15 and thus keeps the phase of its output frequency f T jitter-free at a medium constant value.
Im Grobwert-Phasenmesser 2 wird bei jedem Auftreten eines Nadelimpulses S₁ der momentane Stand des Rastzählers 9 in den ersten Rastspeicher 10 und gleichzeitig dessen momentaner Speicherinhalt, der von der Lage des jeweils vorhergehenden Nadelimpulses abhängig ist, in den zweiten Rastspeicher 11 übernommen. Der Vergleicher 12 stellt den Unterschied zwischen dem momentanen und dem vorhergehenden Stand des Rastzählers 9 fest und gibt ihn einerseits an einen Adressengenerator 16 und andererseits an eine Freigabeschaltung 17 weiter. Letztere wird vom Impulsformer 14 mit einer dem n-fachen der Bittaktfrequenz f B entsprechenden Frequenz 4f B getaktet und bestimmt entsprechend Fig. 3 aus der Teilperiode, während der der Nadelimpuls S₁ auftritt, die Teilperiode, zu deren Beginn der Rampengenerator 5 gestartet wird.In the coarse-value phase meter 2 , the current state of the rest counter 9 in the first rest memory 10 and at the same time its current memory content, which is dependent on the position of the previous needle pulse, is adopted in the second rest memory 11 each time a needle pulse S 1 occurs. The comparator 12 determines the difference between the current and the previous status of the latch counter 9 and forwards it on the one hand to an address generator 16 and on the other hand to an enable circuit 17 . The latter is clocked by the pulse shaper 14 with an n times the bit clock frequency f B corresponding frequency 4 f B and determined according to FIG. 3 from the partial period during which the needle pulse S 1 occurs, the partial period at the beginning of which the ramp generator 5 is started .
Der Adressengenerator 16 enthält unter den vom digitalen Vergleicher 12 gelieferten Adressen, die den Unterschieden der Phasenunterschiede zwischen dem Bittakt und aufeinanderfolgenden jitterbehafteten Nadelimpulsen S₁ entsprechen, die digitalen Phasengrobwerte der betreffenden Impulse des Digitalsignals DS, die er über den mit dem Ausgangssignal S 4 des Verzögerungsgliedes 3 getakteten Zwischenspeicher 6 und den Digital/Analog-Umsetzer 8 als analoge Phasengrobwerte S₇ an die Summierschaltung 7 legt.The address generator 16 contains, among the addresses supplied by the digital comparator 12 , which correspond to the differences in the phase differences between the bit clock and successive jittery needle pulses S 1, the digital coarse phase values of the relevant pulses of the digital signal DS , which he supplies with the output signal S 4 of the delay element 3 clocked buffer 6 and the digital / analog converter 8 as analog phase coarse values S ₇ to the summing circuit 7 .
Besitzt das Digitalsignal DS keinen oder nur einen geringen Jitter, so wird beim Abtasten des Restzählers 9 immer der gleiche Zählerstand vorgefunden, und es werden gemäß Fig. 3 sowohl die Adresse als auch der Rampenstart nicht verändert. Das Ausgangssignal S₅ entspricht dann allein dem den Phasenfeinwert darstellenden Signal S₆ der Abtast- und Halteschaltung 4, weil der Vergleicher 12 in diesem Falle keinen Unterschied zwischen den Zählerständen feststellt und der Adressengenerator 16 den Phasengrobwert S₇ = Null liefert.If the digital signal DS has little or no jitter, the same counter reading is always found when the remainder counter 9 is scanned, and both the address and the ramp start are not changed according to FIG. 3. The output signal S ₅ then corresponds solely to the fine phase value signal representative of S ₆ the sample and hold circuit 4, because the comparator 12 in this case does not detect a difference between the counts and the address generator 16 to the phase rough value S ₇ = zero provides.
Bei Auftreten stärkeren Jitters wird der Vergleicher 12 auch positive oder negative Unterschiede vom Wert 1, 2 oder 3 feststellen, die nach ihrer Umsetzung im Adressengenerator 16 zu von Null verschiedenen digitalen Phasengrobwerten führen. Die daraus resultierenden Analogsignale S₇ werden von der Summierschaltung 7 zu den analogen Ausgangssginalen S₆ der Abtast- und Halteschaltung 4 addiert und als Ausgangssignale S₅ der Jittermeßanordnung ausgegeben. In diesem Falle wird auch der Rampenstart entsprechend Fig. 3 um eine, zwei oder drei Teilperioden t nach- oder vorverlegt. Fig. 3 stellt insoweit eine Vereinfachung dar, als sie nur die vom digitalen Vergleicher 12 festgestellten Unterschiede der Rastspeicherinhalte vom Wert 1 berücksichtigt.If stronger jitter occurs, the comparator 12 will also determine positive or negative differences of the value 1, 2 or 3, which after their implementation in the address generator 16 lead to non-zero digital phase coarse values. The resulting analog signals S ₇ are added by the summing circuit 7 to the analog Ausgangssginalen S ₆ the sample and hold circuit 4 and outputted as output signals S ₅ the Jittermeßanordnung. In this case, the ramp start according to FIG. 3 is also postponed or advanced by one, two or three sub-periods t . FIG. 3 represents a simplification insofar as it only takes into account the differences in the latch memory contents of the value 1 determined by the digital comparator 12 .
Das in Fig. 4 dargestellte zweite Ausführungsbeispiel unterscheidet sich von der in Fig. 1 dargestellten Anordnung im wesentlichen dadurch, daß zum Abtasten der Rampenspannung S₃′ an Stelle einer Abtast- und Halteschaltung (4, 5 in Fig. 1) ein digitale Phasenfeinwerte liefernder Flash-A/D-Wandler (18) und ein digitaler Summierer 7′ vorgesehen sind, der das digitale Ausgangssignal S₆′ des Flash-A/D-Wandlers und das digitale Ausgangssignal S₇′ des Zwischenspeichers 6′ des Grobwertmessers 2′ addiert und als digitales Meßsignal S₅′ abgibt. Ein D/A-Wandler 18 bildet aus dem Meßsignal S₅′ ein anaolges Steuersignal für den Oszillator 13.The second embodiment shown in Fig. 4 differs from the arrangement shown in Fig. 1 essentially in that for sampling the ramp voltage S ₃ 'instead of a sample and hold circuit ( 4, 5 in Fig. 1) delivering a digital phase fine Flash A / D converter ( 18 ) and a digital summer 7 'are provided, which adds the digital output signal S ₆' of the flash A / D converter and the digital output signal S ₇ 'of the buffer memory 6' of the coarse value meter 2 ' and outputs as a digital measurement signal S ₅ '. A D / A converter 18 forms an anaolges control signal for the oscillator 13 from the measurement signal S ₅ '.
Das in Fig. 5 dargestellte Ausführungsbeispiel unterscheidet sich von der in Fig. 1 dargestellten Anordnung dadurch, daß an Stelle eines Adressengenerators und eines Zwischenspeichers (16 und 6 in Fig. 1) ein als Addierschaltwerk geschalteter Lesespeicher 20 (ROM) angeordnet ist, in dem für alle Adressen und die zugehörigen neuen Rasterzustände jeweils die neuen (korrigierten) Adressen abgelegt sind. Mit Hilfe dieses Addierschaltwerks können außerdem Steuersignale aussteuerungsabhängig erzeugt werden.The embodiment shown in Fig. 5 differs from the arrangement shown in Fig. 1 in that instead of an address generator and a buffer ( 16 and 6 in Fig. 1) a read memory 20 (ROM) connected as an adder is arranged, in which the new (corrected) addresses are stored for all addresses and the associated new grid states. With the help of this adder, control signals can also be generated depending on the level of control.
Claims (4)
daß der Rampengenerator (5) bei Vorliegen eines Freigabesignals in jeder Bittaktperiode einmal gestartet wird,
daß der Rampengenerator (5) p Teilperioden nach dem Ende derjenigen Teilperiode, in der die bestimmte Impulsflanke des Digitalsignales (DS) auftritt, gestartet wird, (p = 0, 1, 2, . . . <n),
daß die Rampenlänge des sägezahnförmigen Signales (S 3) wenig länger als eine Teilperiode (etwa 1,5 Teilperioden) bemessen wird,
daß der Abtastimpuls (S 4) gegenüber der bestimmten Impulsflanke des Digitalsignales DS um p + 1 Teilperioden verzögert wird,
daß ein Phasengrobwert aus der Ordnungszahl derjenigen Teilperioden bestimmt wird, in der die bestimmte Impulsflanke des Digitalsignales auftritt und nach Ablauf von p Teilperioden ein Freigabesignal an den Rampengenerator 5 angelegt wird und
daß ein Wechselanteil des abgetasteten und gehaltenen Rampensignals und der Phasengrobwert zu dem die Jittermodulation angebenden Meßwert addiert werden. 1. A method for measuring the jitter modulation of a digital signal, in which first pulses, which are derived from certain pulse edges of the digital signal to be jittered, and second pulses of a jitter-free reference clock pulse, which is derived from the jittery digital signal having the bit clock frequency, are subjected to a phase comparison, wherein the one pulse starts a linearly increasing ramp signal, the other pulses determine the sampling times of the ramp signal and the sampled values of the ramp signal are held and wherein an alternating component of the sampled and held ramp signal is proportional to the jitter modulation and a DC component of the sampled and held ramp signal is a manipulated variable for the Generation of the jitter-free reference frequency, characterized in that the reference clock pulse is generated with a pulse repetition frequency nf B = f T corresponding to a multiple n of the bit clock frequency f B d and each bit clock period with the duration T B = 1 / f B divided into n sub-periods each with the duration t = T B / n = 1 / nf B ,
that the ramp generator ( 5 ) is started once in each bit clock period when an enable signal is present,
that the ramp generator ( 5 ) p partial periods is started after the end of the partial period in which the specific pulse edge of the digital signal (DS) occurs (p = 0, 1, 2,... < n) ,
that the ramp length of the sawtooth-shaped signal (S 3 ) is dimensioned a little longer than a partial period (approximately 1.5 partial periods),
that the sampling pulse (S 4 ) is delayed by p + 1 partial periods compared to the determined pulse edge of the digital signal DS ,
that a coarse phase value is determined from the ordinal number of those sub-periods in which the specific pulse edge of the digital signal occurs and, after p sub-periods, an enable signal is applied to the ramp generator 5 and
that an alternating component of the sampled and held ramp signal and the gross phase value are added to the measured value indicating the jitter modulation.
daß der Taktpuls eine Impulswiederholungsfrequenz n · f B aufweist, die einem Vielfachen n der Bittaktfrequenz f B entspricht und die jede Bittaktperiode T = 1 : f B des Digitalsignals T in n Teilperioden mit jeweils der Dauer t i = T : n = 1 : n · f B unterteilt,
daß ein Grobwertmesser (2) vorgesehen ist, der in jeder Bittaktperiode diejenige Teilperiode bestimmt, in die die bestimmte Impulsflanke (S₁) des Digitalsignales (DS) fällt, der aus der Ordnungszahl dieser Teilperiode einen Phasengrobwert S₇ bildet und der nach Ablauf dieser und p weiterer Teilperioden (p = 0, 1, 2 . . . n - 1) ein Freigabesignal S F an den Rampengenerator (5) anlegt,
daß der Rampengenerator (5) nur einmal in jeder Bittaktperiode T zu Beginn einer Teilperiode t i und nach Anlegen des Freigabesignals S F gestartet werden kann,
daß die Rampendauer des sägezahnförmigen Ausgangssignales (S 3) nur wenig länger (10% bis 50%) als eine Teilperiodendauer t ist,
daß der Abtastimpuls (S 4) gegenüber der bestimmten Impulsflanke S₁ des Digitalsignales DS um p + 1 Teilperioden verzögert wird und
daß ein Summierer (7) vorgesehen ist, der eine Ausgangsgröße S₆ der Abtast- und Halteschaltung (4) und den Phasengrobwert S₇ zu dem die Jittermodulation angebenden Meßwert S₅ zusammensetzt. 2. Circuit arrangement for performing the method according to claim 1, wherein first pulses, which are derived from certain pulse edges of the digital signal, and second pulses of a jitter-free clock pulse, which is derived from the jittery digital signal, a phase comparator with a triggerable with the one pulses and a Sawtooth-shaped signal generating ramp generator and with a sample and hold circuit which is supplied with the signal of the ramp generator and triggerable with the other pulses, characterized in that
that the clock pulse has a pulse repetition frequency n · f B , which corresponds to a multiple n of the bit clock frequency f B and that each bit clock period T = 1: f B of the digital signal T in n partial periods, each with the duration t i = T: n = 1: n Divided f B ,
that a coarse value meter ( 2 ) is provided, which in each bit clock period determines the partial period in which the specific pulse edge (S ₁) of the digital signal (DS) falls, which forms a coarse phase value S Ord from the ordinal number of this partial period and which after this and p further sub-periods (p = 0, 1, 2... n - 1) apply an enable signal S F to the ramp generator ( 5 ),
that the ramp generator ( 5 ) can only be started once in each bit clock period T at the beginning of a sub-period t i and after the enable signal S F is applied ,
that the ramp duration of the sawtooth-shaped output signal (S 3 ) is only a little longer (10% to 50%) than a partial period t ,
that the sampling pulse (S 4 ) is delayed relative to the specific pulse edge S ₁ of the digital signal DS by p + 1 partial periods and
that a summer ( 7 ) is provided which combines an output variable S ₆ of the sample and hold circuit ( 4 ) and the coarse phase value S ₇ to form the measured value S angeb indicating the jitter modulation.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3833486A DE3833486C1 (en) | 1988-10-01 | 1988-10-01 | |
| EP89112533A EP0362491B1 (en) | 1988-10-01 | 1989-07-08 | Method and circuit arrangement for measuring jitter modulation in digital signals containing zeros |
| DK471789A DK471789A (en) | 1988-10-01 | 1989-09-26 | METHOD AND CONNECTION FOR MEASURING MODULATION |
| JP1255371A JPH0677041B2 (en) | 1988-10-01 | 1989-10-02 | Method and circuit device for measuring jitter modulation of digital signal |
| US07/416,246 US4974234A (en) | 1988-10-01 | 1989-10-02 | Method of and circuit for the measurement of jitter modulation of zero-related digital signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3833486A DE3833486C1 (en) | 1988-10-01 | 1988-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3833486C1 true DE3833486C1 (en) | 1989-08-03 |
Family
ID=6364221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3833486A Expired DE3833486C1 (en) | 1988-10-01 | 1988-10-01 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4974234A (en) |
| EP (1) | EP0362491B1 (en) |
| JP (1) | JPH0677041B2 (en) |
| DE (1) | DE3833486C1 (en) |
| DK (1) | DK471789A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996003659A1 (en) * | 1994-07-21 | 1996-02-08 | Siemens Aktiengesellschaft | Process for measuring phase jitter of a data signal |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9102936D0 (en) * | 1991-02-12 | 1991-03-27 | Shaye Communications Ltd | Digital communications systems |
| ES2048095B1 (en) * | 1992-02-28 | 1997-01-01 | Alcatel Standard Electrica | SYSTEM TO MEASURE THE TRANSFER FUNCTION OF PHASE FLUCTUATION IN DIGITAL TRANSMISSION SYSTEMS. |
| US5557196A (en) * | 1993-08-25 | 1996-09-17 | Advantest Corporation | Jitter analyzer |
| FR2716592B1 (en) * | 1994-02-21 | 1996-04-26 | Audio Visuel Systemes | Method and device for measuring the jitter of a digital signal. |
| US5481563A (en) * | 1994-03-14 | 1996-01-02 | Network Systems Corporation | Jitter measurement using a statistically locked loop |
| JPH10325854A (en) * | 1997-05-26 | 1998-12-08 | Sony Corp | Semiconductor device |
| GB9809450D0 (en) * | 1998-05-01 | 1998-07-01 | Wandel & Goltermann Limited | Jitter measurement |
| JP3703997B2 (en) * | 1999-07-06 | 2005-10-05 | 沖電気工業株式会社 | Video signal control circuit |
| US6956422B2 (en) * | 2003-03-17 | 2005-10-18 | Indiana University Research And Technology Corporation | Generation and measurement of timing delays by digital phase error compensation |
| JP5143341B2 (en) * | 2004-02-18 | 2013-02-13 | 株式会社アドバンテスト | Jitter measuring apparatus, jitter measuring method and program |
| US7389449B2 (en) * | 2004-09-30 | 2008-06-17 | Credence Systems Corporation | Edge selecting triggering circuit |
| JP2007040742A (en) * | 2005-08-01 | 2007-02-15 | Yokogawa Electric Corp | Jitter measuring device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3496536A (en) * | 1966-05-02 | 1970-02-17 | Xerox Corp | Data link test apparatus |
| US3771059A (en) * | 1972-03-27 | 1973-11-06 | Rca Corp | Universal data quality monitor |
| DE2358296B2 (en) * | 1973-11-22 | 1977-05-26 | Siemens AG, 1000 Berlin und 8000 München | CIRCUIT ARRANGEMENT FOR MEASURING THE DISTORTION OF DATA SIGNALS |
| US3916307A (en) * | 1974-02-14 | 1975-10-28 | Hekimian Laboratories Inc | Time jitter meter |
| DE2846271C2 (en) * | 1978-10-24 | 1981-01-08 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Circuit for determining the phase jitter of digital signals |
| DE2921573A1 (en) * | 1979-05-28 | 1980-12-04 | Siemens Ag | MEASURING JITTER OF CLOCK SIGNALS IN DIGITAL TRANSMISSION SYSTEMS OF HIGH BITRATE |
| EP0166839B1 (en) * | 1984-06-29 | 1989-05-17 | International Business Machines Corporation | Method and device for measuring phase-jitter of a transmission canal |
| US4694468A (en) * | 1986-04-25 | 1987-09-15 | Eastman Kodak Company | Apparatus useful in channel equalization adjustment |
| US4800571A (en) * | 1988-01-11 | 1989-01-24 | Tektronix, Inc. | Timing jitter measurement display |
-
1988
- 1988-10-01 DE DE3833486A patent/DE3833486C1/de not_active Expired
-
1989
- 1989-07-08 EP EP89112533A patent/EP0362491B1/en not_active Expired - Lifetime
- 1989-09-26 DK DK471789A patent/DK471789A/en not_active Application Discontinuation
- 1989-10-02 US US07/416,246 patent/US4974234A/en not_active Expired - Fee Related
- 1989-10-02 JP JP1255371A patent/JPH0677041B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| TIETZE, SCHENK: Halbleiter-Schaltungstechnik, 7.Aufl. 1985, Springer-Verlag, S.819-822 und S.824-827 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996003659A1 (en) * | 1994-07-21 | 1996-02-08 | Siemens Aktiengesellschaft | Process for measuring phase jitter of a data signal |
Also Published As
| Publication number | Publication date |
|---|---|
| DK471789A (en) | 1990-04-02 |
| US4974234A (en) | 1990-11-27 |
| EP0362491B1 (en) | 1994-12-14 |
| EP0362491A3 (en) | 1991-10-09 |
| EP0362491A2 (en) | 1990-04-11 |
| DK471789D0 (en) | 1989-09-26 |
| JPH02147866A (en) | 1990-06-06 |
| JPH0677041B2 (en) | 1994-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3833486C1 (en) | ||
| DE3836805C2 (en) | Isolation amplifier with accurate voltage / duty cycle converter, low ripple voltage, wide bandwidth and charge balanced demodulator | |
| DE19922249C2 (en) | Frequency analysis method and spectrum analyzer | |
| DE3001263A1 (en) | SIGNAL SHAPE DETECTION CIRCUIT ARRANGEMENT | |
| DE3332152C2 (en) | ||
| EP0066229B1 (en) | Method of and apparatus for demodulating fsk signals | |
| DE2934739C2 (en) | Digital servo control circuit | |
| EP0771422B1 (en) | Process for measuring phase jitter of a data signal | |
| DE60314085T2 (en) | System and method for eliminating the gain error of a phase detector in the clock recovery caused by a data-dependent varying number of edge changes | |
| DE4339303A1 (en) | Phase measuring device | |
| DE2850555C2 (en) | ||
| DE3533467C2 (en) | Method and arrangement for the interference-free detection of data contained in data signals | |
| EP0873588A1 (en) | Method and device for modulating the frequency of a high-frequency signal | |
| DE69934162T2 (en) | Method for clock recovery in the sampling of digital signals | |
| DE3918732A1 (en) | Method and device for interpolation of sinusoidal measurement signals, particularly from photo-electric measurement systems | |
| DE3329090C2 (en) | ||
| DE2248461A1 (en) | PHASE SHIFTER CELL FOR SHIFTING THE PHASE POSITION OF SIGNALS AND SIGNAL PHASE SHIFTERS, SIGNAL GENERATORS AND FREQUENCY MULTIPLERS BUILT USING SUCH PHASE SHIFTER CELLS | |
| DE3007294C2 (en) | Circuit arrangement for demodulating frequency-shift keyed signals | |
| DE2653501A1 (en) | FREQUENCY COMPARISON | |
| DE3041954A1 (en) | A=D converter using integration - has discriminator with upper and lower thresholds coupled via store to evaluation circuit using pulse counting | |
| DE19905077C2 (en) | Method and circuit arrangement for converting a frequency signal into a DC voltage | |
| DE2833798C2 (en) | Method and arrangement for coding binary values by soft phase shift keying of a carrier wave | |
| DE2653037C2 (en) | Circuit arrangement to avoid interference | |
| DE1512216C (en) | Analog to digital converter | |
| DE2263824A1 (en) | METHOD AND DEVICE FOR ANALYSIS OF TIME INTERVALS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of patent without earlier publication of application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |