DE3830160C2

DE3830160C2 - Circuit arrangement for generating a reference signal, which is used in an anti-lock and / or traction control in a motor vehicle

Info

Publication number: DE3830160C2
Application number: DE19883830160
Authority: DE
Inventors: Toshiro Matsuda
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1987-09-04
Filing date: 1988-09-05
Publication date: 1999-02-18
Anticipated expiration: 2008-09-06
Also published as: DE3830160A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Erzeugen eines eine ab geschätzte Fahrzeuggeschwindigkeit angebenden Bezugssignals, das zur Bestimmung des Radschlupfes bei einer Antiblockier- und/oder einer Traktionsregelung in einem Kraftfahrzeug benutzt wird. Die Schaltungsanordnung weist einen die Längsbeschleuni gung der Fahrzeugkarosserie erfassenden Beschleunigungsfühler, mindestens zwei Drehzahlfühler zum Erzeugen von Radgeschwindigkeiten angebenden Signalen, eine die Fahrzeuggeschwindigkeit aufgrund des jeweils die höchste Radgeschwindigkeit ange benden Signals abschätzende Einrichtung zum Erzeugen des die abgeschätzte Fahr zeuggeschwindigkeit angebenden Bezugssignals aufweist, die wiederum eine Korrek tureinrichtung zum Korrigieren des den erfaßten Längsbeschleunigungswert angebenden Signals um einen vorgewählten Wert, um korrigierte Längsbeschleunigungsdaten abzu leiten, sowie eine Integratorschaltung zum Integrieren der korrigierten Längsbeschleuni gungsdaten umfaßt, um zeitabhängige Fahrzeuggeschwindigkeitsdaten zu erzeugen.The invention relates to a circuit arrangement for generating a one Estimated vehicle speed reference signal used for determination the wheel slip in an anti-lock and / or traction control in one Motor vehicle is used. The circuit arrangement has a longitudinal acceleration acceleration sensor detecting the vehicle body, at least two Speed sensor for generating signals indicating wheel speeds, one of which Vehicle speed due to the highest wheel speed The signal estimating device for generating the estimated driving Has reference speed indicating reference signal, which in turn a correction turing device for correcting the value indicating the detected longitudinal acceleration value Signal by a preselected value to derive corrected longitudinal acceleration data conduct, as well as an integrator circuit for integrating the corrected longitudinal acceleration tion data to generate time-dependent vehicle speed data.

Bei einer solchen, aus der DE-OS 33 42 553 bekannten Schaltungsanordnung wird das von dem Beschleunigungsfühler für die Längsbeschleunigung des Fahrzeuges abgege bene Beschleunigungssignal während nicht radschlupfgefährdeten Betriebsphasen durch Vergleich mit aus Radgeschwindigkeitssignalen von Radgeschwindigkeitssensoren ermit telten Beschleunigungswerten laufend kalibriert. Die die Fahrzeuggeschwindigkeit ab schätzende Einrichtung integriert dieses kalibrierte Beschleunigungssignal während der Beschleunigungs- und/oder Verzögerungsphasen des Fahrzeuges. Die Fahrzeugge schwindigkeit wird aus den Radgeschwindigkeitssignalen immer nur dann ermittelt, wenn keine radschlupfgefährdete Betriebsphase des Kraftfahrzeuges vorliegt. Bei einer Berg auffahrt des Kraftfahrzeuges wirkt die Schwerkraft teilweise auf die Fahrzeugkarosserie. Wenn das Fahrzeug verzögert wird, wird daher die von dem Beschleunigungsfühler er faßte Verzögerung kleiner als ein tatsächlicher Verzögerungswert, mit der Folge, daß eine aufgrund der erfaßten Verzögerung abgeschätzte Fahrzeuggeschwindigkeit die je weils tatsächliche Fahrzeuggeschwindigkeit erheblich übersteigt. Eine Antischlupfrege lung des Fahrzeuges schließt dadurch auf das Auftreten von Radschlupf, obwohl die Räder tatsächlich noch nicht blockieren. In such a circuit arrangement known from DE-OS 33 42 553, the from the acceleration sensor for the longitudinal acceleration of the vehicle plane acceleration signal during operating phases not at risk of wheel slip Comparison with from wheel speed signals from wheel speed sensors The acceleration values are continuously calibrated. Which the vehicle speed estimating device integrates this calibrated acceleration signal during the Acceleration and / or deceleration phases of the vehicle. The vehicle area Speed is only determined from the wheel speed signals if there is no operational phase of the motor vehicle at risk of wheel slip. With a mountain When the motor vehicle drives up, gravity partially acts on the vehicle body. Therefore, when the vehicle is decelerated, that of the accelerometer will delay is less than an actual delay value, with the result that a vehicle speed estimated on the basis of the detected deceleration each because actual vehicle speed significantly exceeds. An anti-slip rain development of the vehicle thus indicates the occurrence of wheel slip, although the Don't actually lock the wheels yet.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Art so auszubilden, daß die Fahrzeuggeschwindigkeit auch dann mit der erforderlichen Genau igkeit abgeschätzt werden kann, wenn sich das Kraftfahrzeug in einer radschlupfgefähr deten Betriebsphase befindet.The object of the invention is so a circuit arrangement of the type mentioned train that the vehicle speed even with the required accuracy can be estimated if the motor vehicle is at risk of wheel slip the operating phase.

Bei einer Schaltungsanordnung der genannten Art ist diese Aufgabe durch die im Pa tentanspruch 1 angegebenen Merkmale gelöst.In a circuit arrangement of the type mentioned this task is by the Pa Features specified claim 1 solved.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.Developments of the invention are specified in the subclaims.

Die erfindungsgemäße Schaltungsanordnung zeichnet sich gegenüber dem Stand der Technik im wesentlichen dadurch aus, daß auch während radschlupfgefährdeter Be triebsphasen des Kraftfahrzeuges das die abgeschätzte Fahrzeuggeschwindigkeit ange bende Bezugssignal nicht nur aufgrund der zeitabhängigen Fahrzeuggeschwindigkeits daten, die die jeweils gemessene und korrigierte Längsbeschleunigung der Fahrzeugka rosserie angeben, sondern auch aufgrund der jeweils dann gemessenen Radgeschwin digkeiten abgeleitet wird. Die zeitabhängigen Fahrzeuggeschwindigkeitsdaten werden immer dann auf einen vorgewählten Anfangswert von vorzugsweise Null zurückgesetzt, wenn der jeweils abgeleitete Bezugssignalwert für die Fahrzeuggeschwindigkeit mit dem abgetasteten Signal des Radgeschwindigkeitswertes übereinstimmt.The circuit arrangement according to the invention is distinguished from the state of the Technology essentially characterized in that even during wheel slip-prone loading drive phases of the motor vehicle that the estimated vehicle speed reference signal not only due to the time-dependent vehicle speed data, which is the measured and corrected longitudinal acceleration of the vehicle specify the body, but also based on the wheel speed measured at that time is derived. The time-dependent vehicle speed data are always reset to a preselected initial value of preferably zero, if the respective derived reference signal value for the vehicle speed with the sampled signal of the wheel speed value matches.

Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Im einzelnen zeigen:The invention is based on an embodiment shown in the drawing explained in more detail. In detail show:

Fig. 1(A) und 1(B) ein Blockschaltbild für eine Antiblockier-Bremsanlage, bei der ein bevor zugtes Ausführungsbeispiel der Schaltungsanordnung anwendbar ist; Fig. 1 (A) and 1 (B) is a block diagram for an anti-lock braking system in which a preferred embodiment of the circuit arrangement is applicable before;

Fig. 2 ein Schaltbild einer Spitzenwertdetektorschaltung der in Fig. 1 gezeigten Schaltungsanordnung zur Ableitung eines die Raddrehzahl angebenden Wertes; FIG. 2 shows a circuit diagram of a peak value detector circuit of the circuit arrangement shown in FIG. 1 for deriving a value indicating the wheel speed;

Fig. 3 eine Darstellung zur Erläuterung der Erfassung eines Raddrehzahlspitzen wertes, die mit der Spitzenwertdetektorschaltung der Fig. 2 durchgeführt wird; . Fig. 3 is a diagram for explaining the detection of a Raddrehzahlspitzen which is performed with the peak detector circuit of Figure 2 value;

Fig. 4 ein Schaltbild einer einstellbaren Zeitgeberschaltung, die bei der in Fig. 1 dargestellten Antiblockier-Bremsanlage verwendet werden kann; Fig. 4 is a circuit diagram of an adjustable timer circuit which can be used in the anti-lock braking system shown in Fig. 1;

Fig. 5 eine Darstellung zur Erläuterung des Betriebs der einstellbaren Zeitgeber schaltung der Fig. 4; Fig. 5 is an illustration for explaining the operation of the adjustable timer circuit of Fig. 4;

Fig. 6 und 6a Blockschaltbilder bevorzugter Ausführungsformen von Ableitungsschal tungen für den die Fahrzeuggeschwindigkeit angebenden Wert, die bei der in Fig. 1 dargestellten Antiblockier-Bremsanlage zur Anwendung kommen können; FIGS. 6 and 6a are block diagrams of preferred embodiments of drain pipes for the sound, the vehicle speed representative value that can be used in the embodiment shown in Figure 1 Anti-lock brake system.

Fig. 7 ein Zeitdiagramm, welches den Betrieb der in Fig. 6 dargestellten Ablei tungsschaltung zur Ableitung des die Fahrzeuggeschwindigkeit angeben den Werts darstellt, und FIG. 7 is a timing chart showing the operation of the derivative circuit shown in FIG. 6 for deriving the value indicative of the vehicle speed, and

Fig. 8 ein Zeitdiagramm, welches die Antiblockier-Bremsregelung der in Fig. 1 dargestellten Antiblockier-Bremsanlage bei der Bremsdrucksteuerung für die Hinterräder zeigt. Fig. 8 is a time chart showing the anti-lock brake control of the anti-lock brake system shown in Fig. 1 in the brake pressure control for the rear wheels.

In der Fig. 1 ist ein bevorzugtes Ausführungsbeispiel der Schaltungsanordnung bei einer Antiblockier-Bremsanlage dargestellt. Diese dient zur Steuerung bzw. Regelung des Bremsdruckes, der auf die vorderen und hinteren Kraftfahrzeugräder 1, 2, 3 und 4 aus geübt wird. Jedes der vorderen und hinteren Kraftfahrzeugräder 1, 2, 3 und 4 arbeitet mit Radzylindern 1a, 2a, 3a und 4a zusammen, die einen Bremsdruck auf die entsprechen den zugeordneten vorderen und hinteren Kraftfahrzeugräder ausüben. Die hinteren Kraftfahrzeugräder 3 und 4 sind ferner über eine Kraftübertragungseinrichtung, beste hend aus einem Getriebe 6, einer Antriebswelle 7, einer Differentialgetriebeeinheit 8 und Achswellen 9 und 10, an einen Kraftfahrzeugmotor 5 angeschlossen.In FIG. 1, a preferred embodiment of the circuit arrangement is shown in an antilock brake system. This serves to control or regulate the brake pressure which is exerted on the front and rear motor vehicle wheels 1 , 2 , 3 and 4 . Each of the front and rear motor vehicle wheels 1 , 2 , 3 and 4 works with wheel cylinders 1 a, 2 a, 3 a and 4 a, which exert a braking pressure on the corresponding front and rear motor vehicle wheels. The rear motor vehicle wheels 3 and 4 are also connected to a motor vehicle engine 5 via a power transmission device, consisting best of a transmission 6 , a drive shaft 7 , a differential gear unit 8 and axle shafts 9 and 10 .

Das dargestellte Ausführungsbeispiel enthält eine hydraulische Bremsanlage, mit der ein Bremsflüssigkeitsdruck auf die Radzylinder 1a, 2a, 3a und 4a aufgebracht wird. Die Bremsanlage enthält getrennt voneinander zwei hydraulische Bremskreise 12, 13 und 14, die über Druckleitungen 11a und 11b an einen Hauptzylinder 11 angeschlossen sind. The illustrated embodiment contains a hydraulic brake system with which a brake fluid pressure is applied to the wheel cylinders 1 a, 2 a, 3 a and 4 a. The brake system contains two separate hydraulic brake circuits 12 , 13 and 14 , which are connected via pressure lines 11 a and 11 b to a master cylinder 11 .

Der Bremskreis 12, der an die Druckleitung 11a angeschlossen ist, verbindet einen Aus laß des Hauptzylinders 11 mit einem vorderen rechten Radzylinder 1a. Der Bremskreis 13, der mit der Druckleitung 11a verbunden ist, ist an den vorderen linken Radzylinder 2a angeschlossen. Der andere Ausgang des Hauptzylinders 11 ist mit dem hinteren rechten Radzylinder 3a und über eine Abzweigung 15 mit dem hinteren linken Radzylinder 4a verbunden. In bekannter Weise ist der Hauptzylinder 11 mechanisch mit einem Brems pedal 16 gekoppelt und erzeugt einen Bremsflüssigkeitsdruck in Abhängigkeit von dem Ausmaß der Betätigung des Bremspedals. Der Bremsflüssigkeitsdruck wird über die ent sprechenden hydraulischen Bremskreise 12, 13, 14 und 15 den Radzylindern 1a, 2a, 3a und 4a zugeleitet, so daß entsprechende Bremskräfte auf die zugeordneten Kraftfahr zeugräder 1, 2, 3 und 4 ausgeübt werden.The brake circuit 12 , which is connected to the pressure line 11 a, connects an outlet from the master cylinder 11 with a front right wheel cylinder 1 a. The brake circuit 13 , which is connected to the pressure line 11 a, is connected to the front left wheel cylinder 2 a. The other output of the master cylinder 11 is connected to the rear right wheel cylinder 3 a and via a branch 15 to the rear left wheel cylinder 4 a. In a known manner, the master cylinder 11 is mechanically coupled to a brake pedal 16 and generates a brake fluid pressure depending on the degree of actuation of the brake pedal. The brake fluid pressure is supplied via the corresponding hydraulic brake circuits 12 , 13 , 14 and 15 to the wheel cylinders 1 a, 2 a, 3 a and 4 a, so that corresponding braking forces are applied to the associated driving wheels 1 , 2 , 3 and 4 .

In den Bremskreisen 12, 13 und 14 sind Antiblockierbremssteuerventilanordnungen 17a, 17b und 17c angeordnet. Wie aus den Fig. 1(A) und 1(B) zu ersehen ist, befindet sich die Antiblockierbremssteuerventilanordnung 17c stromaufwärts von einer Verbindungsstelle der beiden hydraulischen Bremskreise 14 und 15. Daher wird der Bremsflüssigkeits druck, welcher auf die hinteren Radzylinder 3a und 4a wirkt, gemeinsam durch die Anti blockierbremssteuerventilanordnung 17c gesteuert. Andererseits sind die Antiblockier bremssteuerventilanordnungen 17a und 17b in den Bremskreisen 12 und 13 an Stellen stromabwärts der Verbindung zwischen den Bremskreisen 12 und 13 und der Drucklei tung 11a angeordnet. Demgemäß steuern die Ventilanordnungen 17a und 17b Brems flüssigkeitsdrücke an den zugeordneten Radzylindern 1a und 2a unabhängig voneinan der.In the brake circuits 12 , 13 and 14 , anti-lock brake control valve assemblies 17 a, 17 b and 17 c are arranged. As can be seen from FIGS. 1 (A) and 1 (B), the anti-lock brake control valve assembly 17 c is located upstream from a junction of the two hydraulic brake circuits 14 and 15 . Therefore, the brake fluid pressure, which acts on the rear wheel cylinders 3 a and 4 a, controlled jointly by the anti-lock brake control valve assembly 17 c. On the other hand, the anti-lock brake control valve assemblies 17 a and 17 b in the brake circuits 12 and 13 at points downstream of the connection between the brake circuits 12 and 13 and the Drucklei device 11 a are arranged. Accordingly, the valve assemblies 17 a and 17 b brake fluid pressures on the associated wheel cylinders 1 a and 2 a independently of each other.

Die Antiblockierbremssteuerventilanordnungen 17a, 17b und 17c haben den glei chen Aufbau. Es ist daher nicht erforderlich, für jede dieser Ventilanordnungen 17a, 17b und 17c jeweils getrennt den Aufbau zu erläutern. Um Wiederholungen zu ver meiden, wird im folgenden nur die Antiblockierbremssteuer ventilanordnung 17a erläutert.The anti-lock brake control valve assemblies 17 a, 17 b and 17 c have the same chen construction. It is therefore not necessary to explain the structure separately for each of these valve arrangements 17 a, 17 b and 17 c. To avoid repetitions, only the anti-lock brake valve assembly 17 a is explained below.

Die dargestellte Antiblockierbremssteuerventilanordnung 17a enthält ein Einlaßventil (EV) 19a, ein Auslaßventil (AV) 20a, eine Flüssigkeitspumpe 21a, einen Kraftspeicher 22a und ein Einweg-Absperrventil 23a. Das Einlaßventil 19a be sitzt einen Eingang, der mit dem zugeordneten Ausgang des Hauptzylinders 11 über den Bremskreis 12 ver bunden ist, sowie einen Ausgang, der mit dem Radzylinder 1a verbunden ist. Das Auslaßventil 20a be sitzt einen Eingang, welcher mit dem Radzylinder 1a verbun den ist, und einen Ausgang, der mit dem Kraftspeicher 22a verbunden ist. Der Kraftspeicher 22a ist ferner an den hydraulischen Bremskreis 12 über die Flüssigkeitspumpe 21 und das Einweg-Absperrventil 23a, um überhöhten Flüssigkeits druck durch dieses zurückzuführen, angeschlossen. Die Flüs sigkeitspumpe 23a ist so ausgestaltet, daß sie Druckflüssig keit im zugeordneten Radzylinder 1a abzieht, so daß der Bremsdruck im Radzylinder rasch verringert werden kann, wäh rend die Antiblockierbremssteuerung durchgeführt wird.The anti-lock brake control valve arrangement 17 a shown contains an inlet valve (EV) 19 a, an outlet valve (AV) 20 a, a liquid pump 21 a, an energy accumulator 22 a and a one-way shut-off valve 23 a. The inlet valve 19 a sits an input that is connected to the associated output of the master cylinder 11 via the brake circuit 12 , and an output that is connected to the wheel cylinder 1 a. The exhaust valve 20 a sits an input which is connected to the wheel cylinder 1 a, and an output which is connected to the energy accumulator 22 a. The energy accumulator 22 a is also connected to the hydraulic brake circuit 12 via the liquid pump 21 and the one-way shut-off valve 23 a in order to return excessive liquid pressure due to this. The liquid fluid pump 23 a is designed so that it subtracts pressure fluid in the associated wheel cylinder 1 a, so that the brake pressure in the wheel cylinder can be quickly reduced while the anti-lock brake control is carried out.

Beim Einlaßventil 19a wird die Ventilsteuerung durch ein Ein laßsteuersignal EV1, welches von einer Steuerschaltung 18 ge liefert wird, zwischen einer geschlossenen Position und einer geöffneten Position durchgeführt. In gleicher Weise wird das Auslaßventil 20a in seiner Ventilposition von einem Auslaßsteuersignal AV1, welches von der Steuerschaltung 18 geliefert wird, zwischen der geschlossenen Stellung und der geöffneten Stellung gesteuert. Ferner ist die Flüssigkeits pumpe 21a an die Steuerschaltung 18 angeschlossen und emp fängt ein Pumpenantriebssignal MR, so daß der Pumpenbetrieb gesteuert wird zwischen einem Antriebszustand und einem Ruhezustand.In the inlet valve 19 a, the valve control is carried out by an inlet control signal EV1, which is supplied by a control circuit 18 , between a closed position and an open position. In the same way, the exhaust valve 20 a is controlled in its valve position by an exhaust control signal AV1, which is supplied by the control circuit 18 , between the closed position and the open position. Furthermore, the liquid pump 21 a is connected to the control circuit 18 and receives a pump drive signal MR, so that the pump operation is controlled between a drive state and an idle state.

Beim dargestellten Ausführungsbeispiel befindet sich das Einlaßventil 19a in der geöffneten Stellung, wenn das Ein laßsteuersignal EV1 Niedrig-Pegel hat. Das Auslaßventil 20a befindet sich in der geschlossenen Stellung, wenn das Auslaßsteuersignal AV1 Niedrig-Pegel hat. Die Antiblockier bremssteuerventilanordnung 17a kann im Zuführungs-Betriebs modus, Freigabe-Betriebsmodus und Halte-Betriebsmodus betrie ben werden. Beim Zuführungs-Betriebsmodus wird das Einlaß steuersignal EV1 auf Niedrig-Pegel gehalten, so daß das Einlaßventil 19a sich in geöffneter Stellung befindet. Gleichzeitig wird das Auslaßsteuersignal AV1 auf Niedrig- Pegel gehalten, so daß das Auslaßventil 20a sich in geschlos sener Stellung befindet. Demgemäß ist der Ausgang des Hauptzylinders 11 an den Radzylinder 1a über den Bremskreis 12 und das Einlaßventil 19a angeschlossen.In the illustrated embodiment, the inlet valve 19 a is in the open position when the inlet control signal EV1 has a low level. The exhaust valve 20 a is in the closed position when the exhaust control signal AV1 is low. The anti-lock brake control valve assembly 17 a can be operated in the feed mode, release mode and hold mode. In the supply mode of operation, the inlet control signal EV1 is kept at a low level, so that the inlet valve 19 a is in the open position. At the same time, the outlet control signal is kept at Low level AV1, so that the outlet valve 20 is in a closed-position. Accordingly, the output of the master cylinder 11 is connected to the wheel cylinder 1 a via the brake circuit 12 and the inlet valve 19 a.

Demgemäß wird der Bremsflüssigkeitsdruck im Radzylinder 1a proportional zu dem im Hauptzylinder erzeugten Bremsflüssig keitsdruck erhöht. Im Freigabe-Betriebsmodus ist das Einlaß steuersignal EV1 auf Hoch-Pegel geschaltet, so daß das Ein laßventil 19a in geschlossener Stellung betrieben ist. Hier durch wird die Strömungsverbindung zwischen dem Ausgang des Hauptzylinders 11 und dem Radzylinder 1a unterbrochen. Andererseits wird das Auslaßsteuersignal AV1 auf Hoch-Pegel gesteuert, so daß das Auslaßventil 20a geöffnet wird. Auf diese Weise ergibt sich eine Strömungsverbindung zwischen dem Radzylinder 1a und dem Kraftspeicher 22a. Gleichzeitig wird das Pumpenantriebssignal MR auf Hoch-Pegel gebracht, so daß die Flüssigkeitspumpe 21 angetrieben wird. Der Flüs sigkeitsdruck im Kraftspeicher 22a wird geringer als der im Radzylinder 1a. Demgemäß wird die im Radzylinder 1a be findliche Bremsflüssigkeit in den hydraulischen Kraftspeicher 22a abgezogen.Accordingly, the brake fluid pressure in the wheel cylinder 1 a is increased in proportion to the brake fluid generated in the master cylinder speed pressure. In the release mode of operation, the inlet control signal is switched to high-level EV1, so that the A is operated laßventil 19 a in closed position. Here, the flow connection between the output of the master cylinder 11 and the wheel cylinder 1 a is interrupted. On the other hand, the exhaust control signal AV1 is controlled to a high level, so that the exhaust valve 20 a is opened. In this way, there is a flow connection between the wheel cylinder 1 a and the energy accumulator 22 a. At the same time, the pump drive signal MR is brought to a high level, so that the liquid pump 21 is driven. The liquid pressure in the energy accumulator 22 a is less than that in the wheel cylinder 1 a. Accordingly, the brake fluid in the wheel cylinder 1 a be subtracted into the hydraulic energy accumulator 22 a.

Im Halte-Betriebsmodus hat das Einlaßsteuersignal EV1 Hoch-Pegel, so daß das Einlaßventil 19a geschlossen ist, und das Auslaßsteuersignal AV1 ist auf Niedrig-Pegel gesetzt, so daß das Auslaßventil 20a in geschlossener Stellung gehal ten wird. Demgemäß wird die Strömungsverbindung zwischen Radzylinder 1a und Hauptzylinder 11 und Kraftspeicher 22a blockiert. Dabei wird der Bremsflüssigkeitsdruck im Rad zylinder 1a konstant gehalten. Die Beziehung zwischen Ein laß- und Auslaßsteuersignalen EV1 und AV1 sowie dem Pumpen antriebssignal MR ergibt sich aus der folgenden Tabelle.In the hold mode of operation, the inlet control signal EV1 is high, so that the inlet valve 19 a is closed, and the outlet control signal AV1 is set to the low level, so that the outlet valve 20 a is held in the closed position. Accordingly, the flow connection between the wheel cylinder 1 a and master cylinder 11 and energy accumulator 22 a is blocked. The brake fluid pressure in the wheel cylinder 1 a is kept constant. The relationship between an inlet and outlet control signals EV1 and AV1 and the pump drive signal MR is shown in the following table.

Tabelle table

Wie schon erläutert, besitzen die Antiblockierbremssteuer ventilanordnungen 17b und 17c den gleichen Aufbau und die gleiche Betriebsweise, wie sie im Zusammenhang mit der Anti blockierbremssteuerventilanordnung 17a erläutert wurde. Wie sich aus der Figur ergibt, sind die jeweiligen Komponenten in den Antiblockierbremssteuerventilanordnungen 17b und 17c mit den gleichen Bezugsziffern versehen, wobei die entspre chenden Buchstaben (b, c) angefügt sind. As already explained, the anti-lock brake control valve arrangements 17 b and 17 c have the same structure and the same mode of operation as was explained in connection with the anti-lock brake control valve arrangement 17 a. As can be seen from the figure, the respective components in the anti-lock brake control valve arrangements 17 b and 17 c are provided with the same reference numerals, with the corresponding letters (b, c) being added.

Die Steuereinrichtung 18 ist an Raddrehzahlsensoren 26a, 26b und 26c für den Empfang von entsprechenden Impulssignalen, welche Frequenzen proportional den Drehzahlen der zugeordneten Kraftfahrzeugräder 1, 2, 3 und 4 aufweisen, angeschlossen. In der Praxis besitzt jeder der Raddrehzahlsensoren 26a und 26b einen Sensorrotor, der mit dem Kraftfahrzeugrad mitrotiert und eine Sensoreinrichtung, welche an einem Unterlagsteil der Gelenkspindel befestigt ist.The control device 18 is connected to wheel speed sensors 26 a, 26 b and 26 c for the reception of corresponding pulse signals which have frequencies proportional to the speeds of the assigned motor vehicle wheels 1 , 2 , 3 and 4 . In practice, each of the wheel speed sensors 26 a and 26 b has a sensor rotor which also rotates with the motor vehicle wheel and a sensor device which is fastened to a support part of the joint spindle.

Andererseits ist der Raddrehzahlsensor 26c der Antriebs welle 7 zugeordnet und erzeugt ein Frequenzsignal, dessen Frequenz proportional der Drehzahl der Antriebswelle ist. In der praktischen Ausgestaltung hat der Raddrehzahlsensor 26c, welcher der Antriebswelle zugeordnet ist, den gleichen Aufbau wie die Raddrehzahlsensoren 26a und 26b. Zur Verein fachung wird daher der Aufbau des Raddrehzahlsensors 26c im einzelnen nicht erläutert.On the other hand, the wheel speed sensor 26 c is assigned to the drive shaft 7 and generates a frequency signal whose frequency is proportional to the speed of the drive shaft. In the practical embodiment, the wheel speed sensor 26 c, which is assigned to the drive shaft, has the same structure as the wheel speed sensors 26 a and 26 b. To simplify the structure of the wheel speed sensor 26 c is therefore not explained in detail.

Die Steuerschaltung 18 besitzt Steuerschaltungsabschnitte 18a, 18b und 18c zur Ausgabe von Einlaß- und Auslaßsteuer signalen. Der Steuerschaltungsabschnitt 18a erzeugt die Einlaß- und Auslaßsteuersignale EV1 und AV1 für die Anti blockierbremssteuerventilanordnung 17a aufgrund des die Raddrehzahl angebenden Impulssignals, welches vom Raddreh zahlsensor 26a geliefert wird. Dieses Impulssignal gibt die Drehzahl des rechten vorderen Kraftfahrzeugrades 1 an. In gleicher Weise erzeugt der Steuerschaltungsabschnitt 18b Einlaß- und Auslaßsteuersignale EV2 und AV2 für die Anti blockierbremssteuerventilanordnung 17b aufgrund eines eine Raddrehzahl angebenden Impulsausgangssignals des Raddreh zahlsensors 26b. Dieses Signal gibt die Drehzahl des vorde ren linken Kraftfahrzeugrades 2 an. Der Steuerschaltungs abschnitt 18b erzeugt Einlaß- und Auslaßsteuersignale EV3 und AV3 für die Antiblockierbremssteuerventilanordnung 17c aufgrund eines Impulssignals des Raddrehzahlsensors 26c, welches die Drehzahl der Antriebswelle 7 angibt. Durch die ses Signal ist die Durchschnittsdrehzahl des rechten und linken hinteren Kraftfahrzeugrades 3 und 4 wiedergegeben.The control circuit 18 has control circuit sections 18 a, 18 b and 18 c for the output of intake and exhaust control signals. The control circuit section 18 a generates the intake and exhaust control signals EV1 and AV1 for the anti-lock brake control valve assembly 17 a due to the wheel speed indicating pulse signal, which is supplied by the wheel speed sensor 26 a. This pulse signal indicates the speed of the right front motor vehicle wheel 1 . In the same way, the control circuit section 18 b generates intake and exhaust control signals EV2 and AV2 for the anti-lock brake control valve assembly 17 b due to a wheel speed indicating pulse output signal of the wheel speed sensor 26 b. This signal indicates the speed of the left front motor vehicle wheel 2 . The control circuit section 18 b generates intake and exhaust control signals EV3 and AV3 for the anti-lock brake control valve assembly 17 c due to a pulse signal of the wheel speed sensor 26 c, which indicates the speed of the drive shaft 7 . By this signal, the average speed of the right and left rear motor vehicle wheels 3 and 4 is shown .

Da die Antiblockierbremssteuerventilanordnung 17a, 17b und 17c sowie die Steuerschaltungsabschnitte 18a, 18b und 18c jeweils den gleichen Schaltungsaufbau besitzen, wird im folgenden lediglich der Steuerschaltungsabschnitt 18a er läutert. Die entsprechenden Steuerschaltungsabschnitte 18b und 18c sind mit den gleichen Bezugsziffern versehen, wobei für gleichwirkende Elemente jeweils die entsprechenden Zusatzbuchstaben angefügt sind.Since the anti-lock brake control valve arrangement 17 a, 17 b and 17 c and the control circuit sections 18 a, 18 b and 18 c each have the same circuit configuration, only the control circuit section 18 a is explained below. The corresponding control circuit sections 18 b and 18 c are provided with the same reference numerals, with the corresponding additional letters being added for elements having the same effect.

Wie aus Fig. 1 zu ersehen ist, besitzt der Steuerschaltungs abschnitt 18a eine Raddrehzahlableitungsschaltung 31a und eine Radbeschleunigungsableitungsschaltung 32a. Die Rad drehzahlableitungsschaltung 31a empfängt vom Raddrehzahl sensor 26a das die Raddrehzahl angebende Impulssignal. Auf grund der Frequenz bzw. der Impulsperiode dieses die Rad drehzahl angebenden Impulssignals des Raddrehzahlsensors 26a und des Rotationsradius des rechten vorderen Rades leitet die Raddrehzahlableitungsschaltung 31a eine Winkel geschwindigkeit des rechten vorderen Rades ab und bildet einen Augenblickswert für die Raddrehzahl Vw1 für das rechte vordere Kraftfahrzeugrad 1. Die Raddrehzahlableitungs schaltung 31a erzeugt ein Raddrehzahlsignal, das die abge leitete augenblickliche Raddrehzahl Vw1 angibt. Die Rad beschleunigungsableitungsschaltung 32a empfängt das Rad drehzahlsignal von der Raddrehzahlableitungsschaltung 31a. Die Radbeschleunigungsableitungsschaltung 32a leitet die Radbeschleunigung aw1 ab und erzeugt ein Radbeschleunigungs signal. Die Ableitung der Radbeschleunigung aw1 geschieht aufgrund der Änderung der Raddrehzahl Vw1, welche im Rad drehzahlsignal enthalten ist. Diese Ableitung kann erfolgen durch Differenzieren der Unterschiede der Raddrehzahl eingangssignale zu verschiedenen aufeinanderfolgenden Zeitpunkten. Ferner kann die Radbeschleunigung direkt vom die Raddrehzahl angebenden Impulssignal des Raddrehzahlsensors 26a in bekannter Weise abgeleitet werden.As can be seen from Fig. 1, the control circuit section 18 a has a wheel speed derivative circuit 31 a and a wheel acceleration derivative circuit 32 a. The wheel speed derivation circuit 31 a receives from the wheel speed sensor 26 a the pulse signal indicating the wheel speed. On the basis of the frequency or the pulse period of this the wheel speed indicating pulse signal of the wheel speed sensor 26 a and the radius of rotation of the right front wheel, the wheel speed derivation circuit 31 a derives an angular speed of the right front wheel and forms an instantaneous value for the wheel speed Vw1 for the right front Motor vehicle wheel 1 . The wheel speed derivation circuit 31 a generates a wheel speed signal indicating the derived instantaneous wheel speed Vw1. The wheel acceleration derivative circuit 32 a receives the wheel speed signal from the wheel speed derivative circuit 31 a. The wheel acceleration derivation circuit 32 a derives the wheel acceleration aw1 and generates a wheel acceleration signal. The wheel acceleration aw1 is derived on the basis of the change in the wheel speed Vw1, which is contained in the wheel speed signal. This derivation can be done by differentiating the differences in the wheel speed input signals at different successive times. Furthermore, the wheel acceleration can be derived directly from the pulse signal of the wheel speed sensor 26 a indicating the wheel speed in a known manner.

Das die Radbeschleunigung angebende Signal der Radbeschleunigungsableitungs schaltung 32a wird Vergleicherschaltungen 33a und 34a zugeleitet. Um das die Radbeschleunigung anzeigende Signal zu empfangen, ist die Vergleicherschaltung 33a an einer invertierenden Eingangsklemme an die Radbeschleunigungsableitungs schaltung 32a angeschlossen. Andererseits ist die Vergleicherschaltung 34a an ihrer nichtinvertierenden Eingangsklemme an die Radbeschleunigungsableitungsschal tung 32a angeschlossen für den Empfang des die Radbeschleunigung angebenden Signals. Die Radbeschleunigungsableitungsschaltung 32a ist ferner an eine Spitzen wertdetektorschaltung 44a angeschlossen, die einen Spitzenwert der Radbe schleunigung aw1 erfaßt und den Spitzenwert festhält.The signal indicating the wheel acceleration of the wheel acceleration derivation circuit 32 a is fed to comparator circuits 33 a and 34 a. In order to receive the signal indicating the wheel acceleration, the comparator circuit 33 a is connected to an inverting input terminal on the wheel acceleration derivation circuit 32 a. On the other hand, the comparator circuit 34 a is connected at its non-inverting input terminal to the wheel acceleration derivation circuit 32 a for receiving the signal indicating the wheel acceleration. The wheel acceleration derivation circuit 32 a is also connected to a peak value detector circuit 44 a, which detects a peak value of the wheel acceleration aw1 and records the peak value.

Die nicht-invertierende Eingangsklemme der Vergleicherschaltung 33a ist an einen nicht näher dargestellten Bezugssignalgenerator angeschlossen für den Empfang eines einen Beschleunigungsgrenzwert angebenden Bezugssignals -b. Dieses den Beschleunigungsgrenzwert angebende Bezugssignal gibt einen vorbestimmten Beschleunigungsgrenzwert wieder, welcher mit dem Radbeschleunigungswert aw1 verglichen wird. Die Vergleicherschaltung 33a gibt normalerweise ein Vergleichssignal mit Niedrig-Pegel ab, solange die Radbeschleunigung aw1 höher beibehalten wird als das den Beschleunigungsgrenzwert angebende Signal -b. Die Vergleicherschaltung 33a spricht dann auf die Radbeschleunigung aw1 an, wenn diese den Beschleunigungsgrenzwert -b unterschreitet und liefert dann ein Vergleichssignal mit Hoch-Pegel. The non-inverting input terminal of the comparator circuit 33 a is connected to a reference signal generator (not shown in detail) for receiving a reference signal -b indicating an acceleration limit value. This reference signal indicating the acceleration limit value represents a predetermined acceleration limit value, which is compared with the wheel acceleration value aw1. The comparator circuit 33 a normally emits a comparison signal with a low level, as long as the wheel acceleration aw1 is maintained higher than the signal -b indicating the acceleration limit value. The comparator circuit 33 a then responds to the wheel acceleration aw1 when it falls below the acceleration limit value -b and then supplies a comparison signal with a high level.

Die invertierende Eingangsklemme der Vergleicherschaltung 34a ist mit einem nicht näher dargestellten Bezugssignal generator verbunden, welcher ein einen Beschleunigungs grenzwert angebendes Bezugssignal liefert, der einen Wert aufweist, welcher eine vorbestimmte Radbeschleunigungs grenze +a angibt. Die Vergleicherschaltung 34a vergleicht mithin die Radbeschleunigung aw1, wie sie von dem die Rad beschleunigung angebenden Signal der Radbeschleunigungs ableitungsschaltung 32a angegeben wird, mit dem Radbeschleu nigungsgrenzwert +a. Die Vergleicherschaltung 34a gibt als Ausgangssignal ein Vergleichssignal mit Niedrig-Pegel ab, wenn die Radbeschleunigung aw1 geringer ist als der Rad beschleunigungsgrenzwert +a. Die Vergleicherschaltung 34a erzeugt ein Vergleichssignal mit Hoch-Pegel, wenn die Rad beschleunigung aw1 über den Radbeschleunigungsgrenzwert hinaus anwächst.The inverting input terminal of the comparator circuit 34 a is connected to a reference signal generator (not shown in more detail) which supplies a reference signal which indicates an acceleration limit and which has a value which indicates a predetermined wheel acceleration limit + a. The comparator circuit 34 a thus compares the wheel acceleration aw1, as indicated by the wheel acceleration signal of the wheel acceleration derivation circuit 32 a, with the wheel acceleration limit value + a. The comparator circuit 34 a outputs as an output signal a comparison signal with a low level when the wheel acceleration aw1 is less than the wheel acceleration limit value + a. The comparator circuit 34 a generates a comparison signal with a high level when the wheel acceleration aw1 increases beyond the wheel acceleration limit value.

Eine weitere Vergleicherschaltung 35a ist in dem Steuerschaltungsabschnitt 18a vorgesehen. Die Vergleicherschaltung 35a besitzt eine invertierende Eingangs klemme, welche mit der Raddrehzahlableitungsschaltung 31a zum Empfangen des Raddrehzahlsignals angeschlossen ist. Die Vergleicherschaltung 35a besitzt ferner eine nicht-invertierende Eingangsklemme, welche mit einer Soll-Raddrehzahlablei tungsschaltung 28a verbunden ist. Die Soll-Raddrehzahlableitungsschaltung 28a leitet eine Soll-Raddrehzahl Vλ aufgrund eines die Fahrzeuggeschwindigkeit angebenden Wertes Vi ab, welcher von einer Ableitungsschaltung 46 zum Ableiten von die abgeschätzte Fahrzeuggeschwindigkeit wiedergebenden Daten und einem gewünschten optimalen Radschlupf zur Optimierung des Fahrzeugbremsverhaltens abgeleitet ist. Bekanntlich hat das Fahrzeugbremsverhalten ein Maximum in einem Radschlupfbereich von 10% bis 20%. Beim dargestellten Ausführungsbeispiel ist der angestrebte Radschlupf λ auf 15% festgelegt. Andererseits ist der die Fahrzeugge schwindigkeit wiedergebende Wert Vi von einer unmittelbaren Raddrehzahl Vw zu Beginn eines jeden Antiblockierbremsregelzyklus abgeleitet. Das Verfahren zur Ableitung des die Fahrzeuggeschwindigkeit angebenden Wertes Vi wird weiter unten erläutert. Die Soll-Raddrehzahl Vλ wird bei einem Wert von 85% des die Fahrzeug geschwindigkeit angebenden Wertes Vi für die Angabe von 15% für den Radschlupf abgeleitet. Die Vergleicherschaltung 35a hält ein Vergleichersignal mit Niedrig-Pegel aufrecht, wenn die Raddrehzahl Vw höher beibehalten wird als die Soll-Raddrehzahl Vλ. Andererseits wechselt der Pegel des Vergleichersignals der Vergleicher schaltung 35a auf HOCH, wenn die Raddrehzahl Vw unter die Soll-Raddrehzahl Vλ sinkt.Another comparator circuit 35 a is provided in the control circuit section 18 a. The comparator circuit 35 a has an inverting input terminal, which is connected to the wheel speed derivation circuit 31 a for receiving the wheel speed signal. The comparator circuit 35 a also has a non-inverting input terminal, which is connected to a desired wheel speed derivative circuit 28 a. The target wheel speed derivation circuit 28 a derives a target wheel speed Vλ based on a value Vi indicating the vehicle speed, which is derived from a derivation circuit 46 for deriving data representing the estimated vehicle speed and a desired optimal wheel slip for optimizing the vehicle braking behavior. As is known, the vehicle braking behavior has a maximum in a wheel slip range of 10% to 20%. In the illustrated embodiment, the desired wheel slip λ is set at 15%. On the other hand, the vehicle speed value Vi is derived from an immediate wheel speed Vw at the beginning of each anti-lock brake control cycle. The method for deriving the vehicle speed value Vi is explained below. The target wheel speed Vλ is derived at a value of 85% of the value Vi indicating the vehicle speed for the specification of 15% for the wheel slip. The comparator circuit 35 a maintains a comparator signal with a low level when the wheel speed Vw is maintained higher than the target wheel speed Vλ. On the other hand, the level of the comparator signal of the comparator circuit 35 a changes to HIGH when the wheel speed Vw drops below the target wheel speed Vλ.

Die Vergleichersignale der Vergleicherschaltungen 33a und 34a sowie 35a werden Eingangsklemmen eines ODER-Gatters 36 zugeleitet. Die Vergleicherschaltungen 34a und 35a sind ferner an ein UND-Gatter angeschlossen und liefern diesem die Vergleichersignale. Das UND-Gatter 38a besitzt eine invertierende Eingangsklemme, welche mit der Vergleicherschaltung 35a zum Empfang deren Vergleichssignals angeschlossen ist. Die Vergleicherschaltung 35a ist ferner an eine einstellbare Zeitgeberschaltung 42a angeschlossen, welche im einzelnen noch erläutert wird.The comparator signals of the comparator circuits 33 a and 34 a and 35 a are fed to input terminals of an OR gate 36 . The comparator circuits 34 a and 35 a are also connected to an AND gate and supply the comparator signals. The AND gate 38 a has an inverting input terminal, which is connected to the comparator circuit 35 a for receiving its comparison signal. The comparator circuit 35 a is also connected to an adjustable timer circuit 42 a, which will be explained in more detail.

Die Ausgangsklemme des ODER-Gatters 36a ist mit einer Ein gangsklemme eines ODER-Gatters 40a verbunden. Die andere Eingangsklemme des ODER-Gatters 40a ist mit einem UND-Gatter 41a verbunden. Das UND-Gatter 41a besitzt eine Eingangs klemme, die mit der einstellbaren Zeitgeberschaltung 42a verbunden ist. Eine weitere Eingangsklemme des UND-Gatters 41a ist mit einem Oszillator 43a verbunden, der ein gepulstes Signal mit konstanter Frequenz abgibt. Die andere Eingangs klemme der UND-Schaltung 41a ist mit einer nachtriggerbaren Zeitgeberschaltung 30 verbunden, welche das Pumpenantriebs signal MR zum Antrieb der Flüssigkeitspumpen 21a, 21b und 21c erzeugt. Das Pumpenantriebssignal MR wird über einen Schalttransistor 25 einem Pumpenantriebsmotor 24 zugelei tet.The output terminal of the OR gate 36 a is connected to an input terminal of an OR gate 40 a. The other input terminal of the OR gate 40 a is connected to an AND gate 41 a. The AND gate 41 a has an input terminal which is connected to the adjustable timer circuit 42 a. Another input terminal of the AND gate 41 a is connected to an oscillator 43 a, which emits a pulsed signal at a constant frequency. The other input terminal of the AND circuit 41 a is connected to a retriggerable timer circuit 30 , which generates the pump drive signal MR for driving the liquid pumps 21 a, 21 b and 21 c. The pump drive signal MR is supplied to a pump drive motor 24 via a switching transistor 25 .

Das ODER-Gatter 36a und das UND-Gatter 41a sind an ein ODER-Gatter 40a angeschlossen, welches zur Ausgabe des Ein laßsteuersignals EV1 dient. Die Ausgangsklemme des ODER-Gat ters 40a ist an das Einlaßventil 19a der Antiblockierbrems steuerventilanordnung 17a über einen Verstärker 37a ange schlossen. Andererseits dient das UND-Gatter 38a für die Aus gabe des Auslaßsteuersignals AV1, welches dem Auslaßventil 20a der Antiblockierbremssteuerventilanordnung 17a über einen Verstärker 39a zugeleitet wird.The OR gate 36 a and the AND gate 41 a are connected to an OR gate 40 a, which is used to output the A let control signal EV1. The output terminal of the OR gate 40 a is connected to the inlet valve 19 a of the anti-lock brake control valve assembly 17 a via an amplifier 37 a. On the other hand, the AND gate 38 a is used for the output of the exhaust control signal AV1, which is supplied to the exhaust valve 20 a of the anti-lock brake control valve arrangement 17 a via an amplifier 39 a.

Die Ableitungsschaltung zum Ableiten von die abgeschätzte Fahrzeuggeschwindigkeit wiedergebenden Daten ist an die Raddrehzahlableitungsschaltung 31b angeschlossen und emp fängt von dort von Zeit zu Zeit das Raddrehzahlsignal. Die Ableitungsschaltung 46 zum Ableiten von die abgeschätzte Fahrzeuggeschwindigkeit wiedergebenden Daten ist ferner an die triggerbare Zeitgeberschaltung 30 angeschlossen. Die Ableitungsschaltung 46 verriegelt eine augenblickliche Raddrehzahl Vw als einen die Anfangsfahrzeuggeschwindigkeit wiedergebenden Wert Vi1 in Abhängigkeit von der Vorderflanke eines Zeitgebersignals mit Hoch-Pegel, welches als Pumpen antriebssignal MR dient. Die Ableitungsschaltung zum Ablei ten von die abgeschätzte Fahrzeuggeschwindigkeit wiedergeben den Daten leitet den die Fahrzeuggeschwindigkeit wiedergeben den Wert Vi1 von dem die Anfangsfahrzeuggeschwindigkeit wiedergebenden Wert, welcher von dem oben beschriebenen ver riegelten Raddrehzahlwert Vw1 abhängt, ab.The derivation circuit for deriving data representing the estimated vehicle speed is connected to the wheel speed derivation circuit 31 b and receives the wheel speed signal from there from time to time. The derivation circuit 46 for deriving data representing the estimated vehicle speed is further connected to the triggerable timer circuit 30 . The derivation circuit 46 locks an instantaneous wheel speed Vw as a value Vi1 representing the initial vehicle speed depending on the leading edge of a high-level timing signal which serves as a pump drive signal MR. The derivation circuit for deriving the estimated vehicle speed from the data derives the vehicle speed from the value Vi1 from the value representing the initial vehicle speed, which depends on the locked wheel speed value Vw1 described above.

Die Ableitungsschaltung 46 ist ferner an einen Hoch-Auswähl schalter 45 angeschlossen, der drei Klemmen aufweist, die mit den Raddrehzahlableitungsschaltungen 31a, 31b und 31c verbunden sind. Der Hoch-Auswählschalter 45 wählt den größten Wert unter den drei die Raddrehzahl angebenden Wer ten Vw1, Vw2 und Vw3, welche von den entsprechenden Rad drehzahlableitungsschaltungen 31a, 31b und 31c geliefert werden, aus und liefert den ausgewählten Wert als Ausgangs signal, das eine gemeinsame Angabe Vw für die Raddrehzahl wiedergibt. Die die gemeinsame Raddrehzahl wiedergebende Angabe Vw wird der Ableitungsschaltung 46 für das Ableiten von die abgeschätzte Fahrzeuggeschwindigkeit wiedergebenden Daten zugeleitet. Demgemäß leitet die Ableitungsschaltung 46 die die abgeschätzte Fahrzeuggeschwindigkeit wiedergebenden Daten Vi in Abhängigkeit von den die gemeinsame Raddrehzahl wiedergebenden Daten Vw ab. Die die abgeschätzte Fahrzeuggeschwindigkeit wiedergebenden Daten Vi werden den Raddrehzahlableitungsschaltungen 28a, 28b und 28c der entsprechenden Steuerschaltungsabschnitte 18a, 18b und 18c zugeführt.The derivation circuit 46 is also connected to a high-select switch 45 which has three terminals which are connected to the wheel speed derivation circuits 31 a, 31 b and 31 c. The high-select switch 45 selects the largest value among the three values Vw1, Vw2 and Vw3 indicating the wheel speed, which are supplied by the corresponding wheel speed derivation circuits 31 a, 31 b and 31 c, and supplies the selected value as an output signal, which represents a common indication Vw for the wheel speed. The indication Vw representing the common wheel speed is supplied to the deriving circuit 46 for deriving data representing the estimated vehicle speed. Accordingly, the deriving circuit 46 derives the estimated vehicle speed data Vi depending on the common wheel speed data Vw. The data Vi representing the estimated vehicle speed are supplied to the wheel speed derivation circuits 28 a, 28 b and 28 c of the corresponding control circuit sections 18 a, 18 b and 18 c.

Die Ableitungsschaltung 46 zur Ableitung der die abgeschätzte Fahrzeuggeschwin digkeit angebenden Daten Vi ist ferner an einen Längsbeschleunigungsfühler 47a angeschlossen. Dieser Längsbeschleunigungssensor oder -fühler 47a besitzt einen bekannten Aufbau und überwacht die Längsbeschleunigung, welche auf die Fahr zeugkarosserie einwirkt, und erzeugt ein die Längsbeschleunigung angebendes Signal. In der Praxis erzeugt der Längsbeschleunigungssensor 47a ein positives, die Längsbeschleunigung angebendes Signal in Abhängigkeit von der Fahrzeugverzö gerung. Der Wert dieses Signals ist variabel in Abhängigkeit von der Größe der Verzögerung. Ferner erzeugt der Längsbeschleunigungssensor 47a ein die Längsbeschleunigung angebendes Signal mit negativem Wert in Abhängigkeit von der Fahrzeugbeschleunigung. Auch dieser Wert ist variabel in Abhängigkeit von der Größe der Fahrzeugbeschleunigung. Die die abgeschätzte Fahrzeuggeschwindigkeit angebenden Daten werden aufgrund der die gemeinsame Raddrehzahl angebenden Daten Vw und des die Längsbeschleunigung angebenden Signals abgeleitet. Die die abgeschätzte Fahrzeuggeschwindigkeit angebenden Daten Vi werden den Soll- Raddrehzahlableitungsschaltungen 28a, 28b und 28c in den entsprechenden Steuerschaltungsabschnitten 18a, 18b und 18c zugeführt.The derivation circuit 46 for deriving the estimated vehicle speed data Vi is further connected to a longitudinal acceleration sensor 47 a. This longitudinal acceleration sensor or sensor 47 a has a known structure and monitors the longitudinal acceleration which acts on the vehicle body, and generates a signal indicating the longitudinal acceleration. In practice, the longitudinal acceleration sensor 47 a generates a positive signal indicating the longitudinal acceleration as a function of the vehicle deceleration. The value of this signal is variable depending on the size of the delay. Furthermore, the longitudinal acceleration sensor 47 a generates a signal indicating the longitudinal acceleration with a negative value as a function of the vehicle acceleration. This value is also variable depending on the size of the vehicle acceleration. The data indicating the estimated vehicle speed are derived on the basis of the data Vw indicating the common wheel speed and the signal indicating the longitudinal acceleration. The data Vi indicating the estimated vehicle speed are supplied to the target wheel speed derivation circuits 28 a, 28 b and 28 c in the corresponding control circuit sections 18 a, 18 b and 18 c.

Die Fig. 2 zeigt im einzelnen den Aufbau des Spitzenwert detektors 44a in dem Steuerschaltungsab schnitt 18a. Wie aus Fig. 2 zu ersehen ist, enthält der Spitzenwertdetektor 44a eine Spitzenwerthalteschaltung 49a und einen Analogschalter 49b. Die Spitzenwerthalteschaltung 49a enthält Pufferverstärker 45 und 46, eine Diode 47 und einen Kondensator 48. Der Pufferverstärker 45 der Spitzen werthalteschaltung 49a ist an die Radbeschleunigungsablei tungsschaltung 32a angeschlossen und empfängt von dieser das die Radbeschleunigung angebende Signal, welches einen Wert hat, der die Radbeschleunigung aw1 wiedergibt. Dieses Signal wird an einer nichtinvertierenden Eingangsklemme empfangen. Eine invertierende Eingangsklemme des Pufferverstärkers 45 ist an eine Ausgangsklemme des Pufferverstärkers angeschlos sen für den Empfang des Verstärkerausgangs als Rückkopplungs eingangssignal. Der Pufferverstärker liefert über seine Aus gangsklemme ein Verstärkerausgangssignal, das angibt, daß eines der Eingangssignale größer ist als das andere. Das Verstärkerausgangssignal des Pufferverstärkers 45 wird einer Lade/Entlade-Schaltung zugeführt, die aus der Diode 47 und dem Kondensator 48 besteht. Ferner wird dieses Verstärker ausgangssignal einer nichtinvertierenden Eingangsklemme des anderen Pufferverstärkers 46 zugeführt. In gleicher Weise wie der schon beschriebene Pufferverstärker 45 ist eine in vertierende Eingangsklemme des Pufferverstärkers 46 mit seiner Ausgangsklemme verbunden, so daß das Verstärkeraus gangssignal als Rückkopplungseingangssignal empfangen wird. Fig. 2 shows in detail the structure of the peak detector 44 a in the control circuit section 18 a. As can be seen from Fig. 2, the peak detector 44 includes a peak hold circuit 49a and an analog switch 49 b. The peak hold circuit 49 a contains buffer amplifiers 45 and 46 , a diode 47 and a capacitor 48 . The buffer amplifier 45 of the peak value holding circuit 49 a is connected to the wheel acceleration derivation circuit 32 a and receives from it the signal indicating the wheel acceleration, which has a value which represents the wheel acceleration aw1. This signal is received at a non-inverting input terminal. An inverting input terminal of the buffer amplifier 45 is connected to an output terminal of the buffer amplifier for receiving the amplifier output as a feedback input signal. The buffer amplifier supplies via its output terminal an amplifier output signal which indicates that one of the input signals is larger than the other. The amplifier output signal of the buffer amplifier 45 is fed to a charge / discharge circuit which consists of the diode 47 and the capacitor 48 . Furthermore, this amplifier output signal is fed to a non-inverting input terminal of the other buffer amplifier 46 . In the same way as the already described buffer amplifier 45 , a vertical input terminal of the buffer amplifier 46 is connected to its output terminal, so that the amplifier output signal is received as a feedback input signal.

Die Eingangsseite des Kondensators 48 ist über den Analog schalter 49b an Masse gelegt. Der Analogschalter 49b ist mit der Vergleicherschaltung 33a verbunden. Der Analog schalter 49a wird daher bei jeder Anstiegsflanke des Hoch- Pegelvergleichssignals der Vergleicherschaltung 33a leit fähig, so daß dann der Kondensator 48 mit Masse verbunden wird. Das im Kondensator 48 vorhandene Potential wird dann an Masse entladen. Da der Analogschalter 49b im leitfähigen Zustand gehalten wird, während das Vergleichssignal der Vergleicherschaltung 33a auf Hoch-Pegel gehalten ist, wird das Potential im Kondensator 48 während dieser Zeitdauer im wesentlichen auf Null gehalten. Der Analogschalter 49b wird nichtleitend in Abhängigkeit von der Abstiegsflanke des Hoch-Pegelvergleichssignals der Vergleicherschaltung 33a. Hierdurch wird die Verbindung des Kondensators mit Masse unterbrochen. Der Kondensator 48 beginnt sich dann durch das Ausgangssignal des Pufferverstärkers 45 aufzu laden. Das Potential im Kondensator 48 wächst beim Anwachsen der Radbeschleunigung aw1 an und wird auf einem Wert gehal ten, der dem Spitzenwert der Radbeschleunigung entspricht, wie es in Fig. 3 dargestellt ist. Demzufolge gibt das Verstärkerausgangssignal des Pufferverstärkers 46 den Spitzenwert aw max der Radbeschleunigung an. Da, wie schon erläutert, das Potential im Kondensator 48 jedesmal dann entladen wird, wenn das Vergleichssignal auf Hoch-Pegel kommt, gibt der Spitzenwert aw max, welcher als Ausgangssignal des Spitzenwertdetektors 44a abgegeben wird, den Spitzenwert der Radbeschleunigung aw1 in jedem Antiblockierbremsregelzyklus an, wenn die Antiblockierbremsregelung durchgeführt wird.The input side of the capacitor 48 is switch via the analog b grounded 49th The analog switch 49 b is connected to the comparator circuit 33 a. The analog switch 49 a is therefore capable with every rising edge of the high level comparison signal of the comparator circuit 33 a, so that the capacitor 48 is then connected to ground. The potential present in the capacitor 48 is then discharged to ground. Since the analog switch 49 b is kept in the conductive state while the comparison signal of the comparator circuit 33 a is kept at high level, the potential in the capacitor 48 is kept substantially at zero during this period. The analog switch 49 b becomes non-conductive depending on the rising edge of the high level comparison signal of the comparator circuit 33 a. This will disconnect the capacitor from ground. The capacitor 48 then begins to charge by the output signal of the buffer amplifier 45 . The potential in the capacitor 48 increases as the wheel acceleration aw1 increases and is kept at a value which corresponds to the peak value of the wheel acceleration, as shown in FIG. 3. Accordingly, the amplifier output signal of the buffer amplifier 46 indicates the peak value aw max of the wheel acceleration. Since, as already explained, the potential in the capacitor 48 is discharged each time the comparison signal comes to a high level, the peak value aw max, which is output as the output signal of the peak value detector 44 a, indicates the peak value of the wheel acceleration aw1 in each anti-lock brake control cycle when the anti-lock brake control is carried out.

Die Fig. 4 zeigt im einzelnen den Aufbau des einstellbaren Zeitgebers 42a. Dieser einstellbare Zeitgeber 42a enthält einen ersten Zeitgeber 50 und einen zweiten Zeitgeber 51. Der erste Zeitgeber 50 besitzt eine Eingangsklemme B, welche mit der Ausgangsklemme der Vergleicherschaltung 34a über einen Inverter 52 verbunden ist für den Empfang des inver tierten Vergleichssignals. Der erste Zeitgeber 50 ist so aufgebaut, daß er in Abhängigkeit von der Abstiegsflanke des Hoch-Pegeleingangssignals an der Eingangsklemme B ge triggert wird und als Ausgangssignal ein Zeitgebersignal QA für eine gegebene Zeitdauer T1 abgibt. Die Zeitdauer T1 zur Aufrechterhaltung des Zeitgebersignals QA wird bestimmt durch eine Zeitkonstante, welche von einer Kapazität eines Konden sators 54 und dem Widerstandswert eines einstellbaren Wider stands 55, welche an die Klemmen T1 und T2 des ersten Zeit gebers 50 angeschlossen sind, abgeleitet wird. Der einstell bare Widerstand 55 ist an die oben erwähnte Spitzendetektor schaltung 44a angeschlossen und empfängt von dort das Emp fängerausgangssignal als ein eine Radbeschleunigungsspitze angebendes Eingangssignal. Der Widerstand des einstellbaren Widerstands 55 wird in Abhängigkeit vom Spitzenwert aw max, wie er durch das die Radbeschleunigungsspitze angebende Signal angegeben wird, eingestellt. Demnach ist die Zeit dauer für das Zeitgebersignal des ersten Zeitgebers 50 in Abhängigkeit von der Größe des Spitzenwerts aw max einstell bar. Fig. 4 shows in detail the structure of the adjustable timer 42 a. This adjustable timer 42 a contains a first timer 50 and a second timer 51 . The first timer 50 has an input terminal B, which is connected to the output terminal of the comparator circuit 34 a via an inverter 52 for receiving the inverted comparison signal. The first timer 50 is constructed in such a way that it is triggered as a function of the rising edge of the high-level input signal at the input terminal B and outputs a timer signal QA for a given period of time T1 as the output signal. The time period T1 for maintaining the timer signal QA is determined by a time constant which is derived from a capacitance of a capacitor 54 and the resistance value of an adjustable resistor 55 , which are connected to the terminals T1 and T2 of the first timer 50 . The adjustable resistor 55 is connected to the above-mentioned peak detector circuit 44 a and receives from there the receiver output signal as an input signal indicating a wheel acceleration peak. The resistance of the adjustable resistor 55 is set as a function of the peak value aw max, as indicated by the signal indicating the wheel acceleration peak. Accordingly, the time duration for the timer signal of the first timer 50 can be set as a function of the size of the peak value aw max.

Das Zeitgebersignal QA des ersten Zeitgebers 50 wird an eine Eingangsklemme B des zweiten Zeitgebers 51 gesendet. Der zweite Zeitgeber 51 besitzt eine Zeitkonstantenschaltung, bestehend aus einem Kondensator 56 und einem einstellbaren Widerstand 57 zur Einstellung einer Zeitdauer T2. Die Zeit konstante der aus dem Kondensator 56 und dem einstellbaren Widerstand 57 bestehenden Zeitkonstantenschaltung wird auf die Zeitdauer T2 konstant festgelegt. Demnach wird der zweite Zeitgeber 51 durch die Abstiegsflanke des Hoch-Pegel eingangsignals an der Eingangsklemme B getriggert. Bei Trig gerung des zweiten Zeitgebers 51 liefert dieser als Aus gangssignal ein Hoch-Pegelzeitgebersignal während der Zeit dauer, welche durch die Zeitkonstante der aus dem Konden sator 56 und dem einstellbaren Widerstand 57 bestehenden Zeitkonstantenschaltung bestimmt ist. Dieses Ausgangssignal wird über die Ausgangsklemme QB für die vorgegebene Zeit dauer T2 abgegeben, wie es in Fig. 5 dargestellt ist.The timer signal QA of the first timer 50 is sent to an input terminal B of the second timer 51 . The second timer 51 has a time constant circuit consisting of a capacitor 56 and an adjustable resistor 57 for setting a time period T2. The time constant of the time constant circuit consisting of the capacitor 56 and the adjustable resistor 57 is fixed at the time period T2 constant. Accordingly, the second timer 51 is triggered by the rising edge of the high-level input signal at the input terminal B. When triggering the second timer 51 , this provides an output signal from a high-level timer signal for the duration, which is determined by the time constant of the capacitor 56 and the adjustable resistor 57 consisting of the constant time circuit. This output signal is emitted via the output terminal QB for the predetermined period of time T2, as shown in FIG. 5.

Die Fig. 6 zeigt im einzelnen den Aufbau der Ableitungs schaltung 27a zum Ableiten der die Fahrzeuggeschwindigkeit angebenden Daten. Wie oben schon erläutert, leitet die Ab leitungsschaltung 27a einen der Fahrzeuggeschwindigkeit entsprechenden Wert Vi1 ab aufgrund der Raddrehzahl Vw1, wie sie in dem Raddrehzahlsignal der Raddrehzahlableitungsschal tung 31a angegeben ist. Die Ableitungsschaltung 27a zur Ab leitung des die Fahrzeuggeschwindigkeit angebenden Wertes enthält Vergleicherschaltungen 59 und 60. Die Vergleicher schaltung 59 besitzt eine nichtinvertierende Eingangsklemme, welche mit der Raddrehzahlableitungsschaltung 31a verbunden ist. Andererseits ist die Vergleicherschaltung 60 an einem invertierenden Eingang an die Raddrehzahlableitungsschaltung 31a angeschlossen. Eine invertierende Eingangsklemme der Vergleicherschaltung 59 ist über eine Addierschaltung 61 an eine Ausgangsklemme der Ableitungsschaltung 27a, welche den die Fahrzeuggeschwindigkeit angebenden Wert ableitet, ange schlossen. Über diese Ausgangsklemme wird der die Fahrzeug geschwindigkeit angebende Wert Vi1 ausgegeben. Andererseits ist die nichtinvertierende Eingangsklemme der Vergleicher schaltung 60 über eine Subtrahierschaltung 62 an die Aus gangsklemme der Ableitungsschaltung 27a für die Ableitung des die Fahrzeuggeschwindigkeit angebenden Werts angeschlos sen. Die Addierschaltung 61 addiert einen vorgegebenen Wert, welcher 1 km/h der Fahrzeuggeschwindigkeit entspricht, zu dem die Fahrzeuggeschwindigkeit angebenden Wert Vi1, wodurch eine tote Zone von +1 km/h vorgesehen wird. Der Wert, welcher die Summe aus dem die Fahrzeuggeschwindigkeit an gebenden Wert Vi1 und dem Totzonenwert 1 km/h angibt, wird im folgenden als höherer Fahrzeuggeschwindigkeitsbezugswert bezeichnet. Ferner subtrahiert die Subtrahierschaltung 62 einen vorgegebenen Wert, der 1 km/h der Fahrzeuggeschwin digkeit entspricht, von dem die Fahrzeuggeschwindigkeit an gebenden Wert Vi1 und bildet eine Totzone bzw. Totband von -1 km/h. Der Wert, welcher die Differenz aus dem die Fahrzeuggeschwin digkeit angebenden Wert Vi1 und dem Totzonenwert -1 km/h angibt, wird im folgenden als niedrigerer Fahrzeuggeschwin digkeitsbezugswert bezeichnet. Die Vergleicherschaltung 59 liefert am Ausgang ein Hoch-Pegelvergleichssignal, wenn die Raddrehzahl Vw1 höher ist als der höhere Fahrzeugge schwindigkeitsbezugswert (Vi1 + 1 km/h) oder gleich diesem Wert ist. Das heißt, das Vergleichssignal der Vergleicher schaltung 59 wird auf Niedrig-Pegel gehalten, so lange die Raddrehzahl Vw1 geringer gehalten ist als der höhere Fahr zeuggeschwindigkeitsbezugswert (Vi1 + 1 km/h). Die Verglei cherschaltung 60 liefert ein Hoch-Pegelvergleichssignal, wenn die Raddrehzahl Vw1 geringer ist als der niedrigere Fahrzeuggeschwindigkeitsbezugswert (Vi1 - 1 km/h). Das heißt, das Vergleichssignal der Vergleicherschaltung 59 wird auf Niedrig-Pegel gehalten, so lange die Raddrehzahl Vw höher ist als der niedrigere Fahrzeuggeschwindigkeitsbezugswert (Vi1 - 1 km/h) oder gleich diesem Wert ist. Fig. 6 shows in detail the structure of the derivation circuit 27 a for deriving the data indicating the vehicle speed. As already explained above, the derivation circuit 27 a derives a value Vi1 corresponding to the vehicle speed based on the wheel speed Vw1, as indicated in the wheel speed signal of the wheel speed derivation circuit 31 a. The derivation circuit 27 a for deriving the value indicating the vehicle speed contains comparator circuits 59 and 60 . The comparator circuit 59 has a non-inverting input terminal which is connected to the wheel speed derivation circuit 31 a. On the other hand, the comparator circuit 60 is connected at an inverting input to the wheel speed derivation circuit 31 a. An inverting input terminal of the comparator circuit 59 is connected via an adder circuit 61 to an output terminal of the derivation circuit 27 a, which derives the value indicating the vehicle speed. The value Vi1 indicating the vehicle speed is output via this output terminal. On the other hand, the non-inverting input terminal of the comparator circuit 60 is connected via a subtracting circuit 62 to the output terminal of the derivation circuit 27 a for the derivation of the value indicating the vehicle speed. The adder circuit 61 adds a predetermined value corresponding to 1 km / h of the vehicle speed to the value Vi1 indicating the vehicle speed, thereby providing a dead zone of +1 km / h. The value indicating the sum of the vehicle speed indicative value Vi1 and the dead zone value 1 km / h is hereinafter referred to as the higher vehicle speed reference value. Furthermore, the subtracting circuit 62 subtracts a predetermined value, which corresponds to 1 km / h of the vehicle speed, from the value Vi1 indicating the vehicle speed and forms a dead band or dead band of -1 km / h. The value indicating the difference between the vehicle speed value Vi1 and the dead zone value -1 km / h is hereinafter referred to as the lower vehicle speed reference value. The comparator circuit 59 provides a high-level comparison signal at the output when the wheel speed Vw1 is higher than the higher vehicle speed reference value (Vi1 + 1 km / h) or equal to this value. That is, the comparison signal of the comparator circuit 59 is kept at a low level as long as the wheel speed Vw1 is kept lower than the higher vehicle speed reference value (Vi1 + 1 km / h). The comparator circuit 60 provides a high level comparison signal when the wheel speed Vw1 is less than the lower vehicle speed reference value (Vi1-1 km / h). That is, the comparison signal of the comparator circuit 59 is kept low as long as the wheel speed Vw is higher than or equal to the lower vehicle speed reference value (Vi1-1 km / h).

Die Ausgangsklemmen der Vergleicherschaltung 59 und 60 sind an Eingangsklemmen eines NOR-Gatters 63 angeschlossen und liefern an diese Eingangsklemmen die Vergleichssignale C1 und C2. Das NOR-Gatter 63 liefert an seinem Ausgang ein Hoch-Pegelgattersignal, wenn die beiden Vergleichssignale C1 und C2 auf Niedrig-Pegeln gehalten sind. Das Gatteraus gangssignal des NOR-Gatters 63 ist auf Hoch-Pegel gehal ten, wenn die Raddrehzahl Vw1 höher ist als der niedrigere Fahrzeuggeschwindigkeitsbezugswert (Vi1 - 1 km/h) und ge ringer als der höhere Fahrzeuggeschwindigkeitsbezugswert (Vi1 + 1 km/h). Das Gatterausgangssignal des NOR-Gatters 63 wird einem Zeitgeber 64, einem ODER-Gatter 65 und einem Einzelschritt-Impulsgenerator 66 zugeführt. Der Zeitgeber 64 spricht auf die Abfallflanke des Hoch-Pegelsignals des NOR- Gatters an und liefert ein Zeitgebersignal für eine bestimm te Zeitdauer von T3, z. B. von 0,1 sec. Das Zeitgebersignal wird dem ODER-Gatter 65 zugeleitet.The output terminals of the comparator circuits 59 and 60 are connected to input terminals of a NOR gate 63 and supply the comparison signals C1 and C2 to these input terminals. The NOR gate 63 provides a high-level gate signal at its output when the two comparison signals C1 and C2 are kept at low levels. The gate output signal of the NOR gate 63 is kept high when the wheel speed Vw1 is higher than the lower vehicle speed reference value (Vi1-1 km / h) and lower than the higher vehicle speed reference value (Vi1 + 1 km / h). The gate output of the NOR gate 63 is supplied to a timer 64 , an OR gate 65 and a single step pulse generator 66 . The timer 64 responds to the falling edge of the high-level signal of the NOR gate and supplies a timer signal for a specific duration of T3, for. B. of 0.1 sec. The timer signal is supplied to the OR gate 65 .

Das ODER-Gatter 65 empfängt auf diese Weise das NOR-Gatter signal an der einen Eingangsklemme und das Zeitgebersignal des Zeitgebers 64 an der anderen Eingangsklemme. Ein ODER- Gattersignal des ODER-Gatters 65 wird einer Steuerelektrode eines Analogschalters 67 als Auswählsignal S3 zugeführt. Das Ausgangssignal des ODER-Gatters 65 wird ferner Eingangs klemmen von UND-Gattern 69 und 70 über einen Inverter 68 zugeführt. Die andere Eingangsklemme des UND-Gatters 69 ist mit der Ausgangsklemme der Vergleicherschaltung 59 verbunden und empfängt auf diese Weise das Vergleichssignal C1. Ferner ist die andere Eingangsklemme des UND-Gatters 70 mit der Ausgangsklemme der Vergleicherschaltung 60 verbunden und empfängt von dort das Vergleichssignal C2. Das Gattersignal S2 des UND-Gatters 69 kommt auf Hoch-Pegel, wenn das Ver gleichssignal C1 auf Hoch-Pegel gehalten ist und das NOR- Gattersignal auf Niedrig-Pegel gehalten ist. Das Gatter signal S2 dient als Auswählsignal. Andererseits liegt das Gattersignal S4 des UND-Gatters 70 auf Hoch-Pegel, wenn das Vergleichssignal C2 auf Hoch-Pegel liegt und das NOR- Gattersignal auf Niedrig-Pegel gehalten ist. Das Gatter signal S4 dient ebenfalls als Auswählsignal. Die UND-Gatter 69 und 70 sind an Steuerelektroden von Analogschaltern 71 und 72 angeschlossen.The OR gate 65 thus receives the NOR gate signal on one input terminal and the timer signal of the timer 64 on the other input terminal. An OR gate signal of the OR gate 65 is supplied to a control electrode of an analog switch 67 as a selection signal S3. The output signal of the OR gate 65 is also input terminals of AND gates 69 and 70 supplied via an inverter 68 . The other input terminal of the AND gate 69 is connected to the output terminal of the comparator circuit 59 and in this way receives the comparison signal C1. Furthermore, the other input terminal of the AND gate 70 is connected to the output terminal of the comparator circuit 60 and receives the comparison signal C2 from there. The gate signal S2 of the AND gate 69 comes to a high level when the comparison signal C1 is held at a high level and the NOR gate signal is held at a low level. The gate signal S2 serves as a selection signal. On the other hand, the gate signal S4 of the AND gate 70 is at a high level when the comparison signal C2 is at a high level and the NOR gate signal is held at a low level. The gate signal S4 also serves as a selection signal. The AND gates 69 and 70 are connected to control electrodes of analog switches 71 and 72 .

Der Analogschalter 67 ist auf EIN geschaltet in Abhängigkeit vom Hoch-Pegelselektorsignal S3, so daß die Versorgungs spannung an eine Integratorschaltung 73 auf Null fällt. An dererseits ist der Analogschalter 71 auf EIN geschaltet in Abhängigkeit vom Hoch-Pegelselektorsignal S2, so daß eine Spannung E entsprechend einer möglichen maximalen Rad beschleunigung, z. B. 0,4 G, der Integratorschaltung 73 zu geleitet wird.The analog switch 67 is turned ON depending on the high level selector signal S3, so that the supply voltage to an integrator circuit 73 drops to zero. On the other hand, the analog switch 71 is turned ON depending on the high level selector signal S2, so that a voltage E corresponding to a possible maximum wheel acceleration, e.g. B. 0.4 G, the integrator circuit 73 is conducted.

Der Analogschalter 72 ist an einen von der Längsbeschleuni gung abhängigen Abbremsgradientengenerator 500 (Fig. 6a) an geschlossen. Hierzu ist der von der Längsbeschleunigung ab hängige Abbremsgradientengenerator 500 an den oben erwähnten Längsbeschleunigungssensor 47a angeschlossen und enthält eine Absolutwertschaltung 91, eine Addierschaltung 93, einen Ab weichwertgenerator 92 sowie eine Inverterschaltung 90. Die Absolutwertschaltung 91 ist direkt an den Längsbeschleuni gungssensor 47a angeschlossen und empfängt von dort das die Längsbeschleunigung angebende Signal. Wie schon erläutert, besitzt das die Längsbeschleunigung angebende Signal einen positiven Wert, wenn die auf das Fahr zeug wirkende Längsbeschleunigung eine Verzögerung ist, die zu einer Fahrzeuggeschwin digkeitsabnahme führt, und einen negativen Wert, wenn die Längsbeschleunigung, die auf das Fahrzeug wirkt, eine vorwärts gerichtete Beschleunigung ist, die eine Geschwin digkeitserhöhung des Fahrzeugs bewirkt. Die Größe des die Längsbeschleunigung angebenden Signals ist in Abhän gigkeit von der Beschleunigung und der Abbremsung, welche auf das Fahrzeug wirkt, veränderbar. Demgemäß gibt der absolute Ausgangswert der Absolutwertschaltung 91 die Größe der Längsbeschleunigung unabhängig von deren Richtung an. Das Ausgangssignal der Absolutwertschaltung 91 wird der Addierschaltung 93 zugeführt. Die Addierschaltung 93 emp fängt ein einen Abweichwert angebendes Signal, das einen Abweichwert, z. B. 0,3 G, wiedergibt. Der Abweichwert des Abweichwertgenerators 92 ist so gewählt, daß er keine nennenswerte Beeinflussung in der Ableitung der die abge schätzte Fahrzeuggeschwindigkeit angebenden Daten Vi verur sacht. In der Addierschaltung 93 wird der Abweichwert des Abweichwertgenerators 92 zum Absolutwert der Absolutwert schaltung 91 addiert. Das Ausgangssignal der Addierschaltung 93 weicht daher vom Ausgangssignal der Absolutwertschaltung 91 in seiner Größe in Abhängigkeit vom Abweichwert des Ab weichwertgenerators 92 ab. Das Ausgangssignal der Addier schaltung 93 wird der Inverterschaltung 90 zugeführt. Die Inverterschaltung 90 invertiert das empfangene Ausgangs signal der Addierschaltung und erzeugt die den Abbremsungs gradienten angebenden Längsbeschleunigungsdaten -m aufgrund des empfan genen Ausgangssignals der Addierschaltung.The analog switch 72 is connected to a braking gradient generator 500 ( FIG. 6a) which is dependent on the longitudinal acceleration. For this purpose, the deceleration gradient generator 500 , which is dependent on the longitudinal acceleration, is connected to the above-mentioned longitudinal acceleration sensor 47 a and contains an absolute value circuit 91 , an adder circuit 93 , a soft value generator 92 and an inverter circuit 90 . The absolute value circuit 91 is connected directly to the longitudinal acceleration sensor 47 a and receives from there the signal indicating the longitudinal acceleration. As already explained, the signal indicating the longitudinal acceleration has a positive value if the longitudinal acceleration acting on the vehicle is a deceleration which leads to a decrease in vehicle speed and a negative value if the longitudinal acceleration acting on the vehicle is forward is directed acceleration, which causes a speed increase of the vehicle. The size of the signal indicating the longitudinal acceleration can be changed as a function of the acceleration and deceleration which acts on the vehicle. Accordingly, the absolute output value of the absolute value circuit 91 indicates the magnitude of the longitudinal acceleration regardless of its direction. The output signal of the absolute value circuit 91 is supplied to the adder circuit 93 . The adder circuit 93 receives a signal indicating a deviation value, which indicates a deviation value, e.g. B. 0.3 G reproduces. The deviation value of the deviation value generator 92 is selected such that it does not cause any appreciable influence in the derivation of the data Vi indicating the estimated vehicle speed. In the adder circuit 93 , the deviation value of the deviation value generator 92 is added to the absolute value of the absolute value circuit 91 . The output signal of the adder circuit 93 therefore deviates in size from the output signal of the absolute value circuit 91 as a function of the deviation value of the soft value generator 92 . The output signal of the adder circuit 93 is supplied to the inverter circuit 90 . The inverter circuit 90 inverts the received output signal of the adder circuit and generates the deceleration gradient indicating longitudinal acceleration data -m on the basis of the received output signal of the adder circuit.

Der Analogschalter 72 ändert sich auf EIN in Abhängigkeit vom Hoch-Pegelauswählsignal S4 und liefert eine Spannung, die einem möglichen minimalen Radbeschleunigungswert ent spricht.The analog switch 72 changes to ON depending on the high level selection signal S4 and supplies a voltage that corresponds to a possible minimum wheel acceleration value.

Die Integratorschaltung 73 besitzt einen bekannten Aufbau und enthält einen Verstärker 74, einen Kondensator 75 und einen Analogschalter 76. Die Steuerelektrode des Analog schalters 76 ist an den Einzelschrittimpulsgenerator 66 an geschlossen und empfängt von diesem einen Einzelschritt impuls, der als Rücksetzsignal S1 dient. Die Integrator schaltung 73 wird durch das Hoch-Pegelrücksetzsignal S1 zurückgesetzt und spricht auf die Abfallflanke des Hoch- Pegelrücksetzsignals an, so daß der Integralwert zurück gesetzt wird. Die Integratorschaltung 73 integriert die Versorgungsspannung E nach Beendigung des Hoch-Pegelrück setzsignals S1 und liefert als Ausgangssignal ein Integra torsignal. Der Einzelschrittimpulsgenerator 66 spricht auf ein EIN-Signal IG eines Zündschalters an und erzeugt einen ersten Einzelschrittimpuls als erstes Rücksetzsignal zum Zurücksetzen der Integratorschaltung 73. Der Einzelschritt impulsgenerator 66 erzeugt anschließend Einzelschrittimpulse, welche als Rücksetzsignal S1 bei jeder Abfallflanke des Hoch-Pegel-NOR-Gattersignals dient. Da, wie oben erläutert, das NOR-Gattersignal Hoch-Pegel hat, wenn die Raddrehzahl Vw1 der Bedingung (Vi1 - 1 km/h) ≦ Vw1 < (Vi1 + 1 km/h) ge nügt, wird der Integralwert der Integratorschaltung 73 jedes mal dann zurückgesetzt, wenn die Raddrehzahl Vw1 in dem oben angegebenen Bereich liegt. Das Rücksetzsignal S1 des Einzel schrittimpulsgenerators 66 wird ebenfalls an eine Abtast/ Halte-Schaltung 77 gelegt. Die Abtast/Halte-Schaltung 77 enthält Pufferverstärker 78 und 79, einen Kondensator 80 und einen Analogschalter 81. Der Analogschalter 81 ist an den Einzelschrittimpulsgenerator 66 angeschlossen und emp fängt das Rücksetzsignal S1 an seiner Steuerelektrode, so daß er auf EIN geschaltet wird. Die Abtast/Halte-Schaltung 77 spricht auf das EIN-Schalten des Analogschalters 81 an und setzt den gehaltenen Raddrehzahlwert zurück. Beim Fehlen des Rücksetzsignals S1 des Einzelschritt-Impulsgenerators 66 tastet die Abtast/Halte-Schaltung 77 den Augenblicksrad drehzahlwert Vw1 beim Auftreten des Rücksetzsignals als Abtastwert Vs ab und hält diesen Wert fest. Die Abtast/Halte- Schaltung 77 liefert als Ausgangssignal ein Abtast/Halte- Signal, das einen Wert aufweist, der den Abtastwert Vs angibt, und liefert diesen Wert an eine Addierschaltung 82. Die Addierschaltung 82 empfängt das Abtast/Halte-Signal von der Abtast/Halte-Schaltung 77 sowie das Integratorsignal der Integratorschaltung 73. Das Integratorsignal besitzt einen Wert, welcher den Integralwert Ve
The integrator circuit 73 has a known structure and contains an amplifier 74 , a capacitor 75 and an analog switch 76 . The control electrode of the analog switch 76 is closed to the single step pulse generator 66 and receives a single step pulse from this, which serves as a reset signal S1. The integrator circuit 73 is reset by the high level reset signal S1 and responds to the falling edge of the high level reset signal, so that the integral value is reset. The integrator circuit 73 integrates the supply voltage E after completion of the high-level reset signal S1 and provides an integer gate signal as an output signal. The single-step pulse generator 66 responds to an ON signal IG of an ignition switch and generates a first single-step pulse as the first reset signal for resetting the integrator circuit 73 . The single-step pulse generator 66 then generates single-step pulses which serve as a reset signal S1 on each falling edge of the high-level NOR gate signal. As explained above, since the NOR gate signal is high when the wheel speed Vw1 satisfies the condition (Vi1-1 km / h) ≦ Vw1 <(Vi1 + 1 km / h), the integral value of the integrator circuit 73 becomes each times reset when the wheel speed Vw1 is in the range specified above. The reset signal S1 of the single step pulse generator 66 is also applied to a sample / hold circuit 77 . The sample and hold circuit 77 includes buffer amplifiers 78 and 79 , a capacitor 80 and an analog switch 81 . The analog switch 81 is connected to the single-step pulse generator 66 and receives the reset signal S1 at its control electrode, so that it is switched ON. The sample and hold circuit 77 is responsive to the ON switch of the analog switch 81 and resets the held wheel speed value. In the absence of the reset signal S1 of the single-step pulse generator 66 , the sample / hold circuit 77 samples the instantaneous wheel speed value Vw1 when the reset signal occurs as the sample value Vs and holds this value. The sample / hold circuit 77 supplies as an output a sample / hold signal which has a value which indicates the sample value Vs, and supplies this value to an adder circuit 82 . The adder circuit 82 receives the sample / hold signal from the sample / hold circuit 77 and the integrator signal of the integrator circuit 73 . The integrator signal has a value which is the integral value Ve

hat.Has.

Die Addierschaltung 82 addiert den Integralwert Ve zum Ab tastwert Vs und leitet den die Fahrzeuggeschwindigkeit an gebenden Wert Vi1 ab. Die Ausgangsklemme der Addierschaltung 82 ist an einen Umschalter 83 angeschlossen. Der Umschalter 83 ist ferner direkt an die Raddrehzahlableitungsschaltung 31a angeschlossen und erhält an ihrem Eingang das Raddreh zahlsignal. Ferner ist der Umschalter 83 an ein UND-Gatter 84 angeschlossen. Das UND-Gatter 84 besitzt eine Eingangs klemme, die an eine nachtriggerbare Zeitgeberschaltung 30 angeschlossen ist, und empfängt von dort das Pumpenantriebs signal MR. Die andere Eingangsklemme des UND-Gatters 84 ist an die Ausgangsklemme der Vergleicherschaltung 59 angeschlos sen. Das UND-Gatter 84 steuert die Position des Umschalters 83, so daß wahlweise die Raddrehzahlableitungsschaltung 31a oder die Addierschaltung 82 an die Ausgangsklemme der Ab leitungsschaltung 27a, welche den die Fahrzeuggeschwindig keit angebenden Wert ableitet, angeschlossen ist.The adder 82 adds the integral value Ve to the sample value Vs and derives the vehicle speed indicative value Vi1. The output terminal of the adder circuit 82 is connected to a changeover switch 83 . The switch 83 is also connected directly to the wheel speed derivation circuit 31 a and receives the wheel speed signal at its input. The changeover switch 83 is also connected to an AND gate 84 . The AND gate 84 has an input terminal which is connected to a retriggerable timer circuit 30 , and receives the pump drive signal MR from there. The other input terminal of the AND gate 84 is ruled out to the output terminal of the comparator circuit 59 . The AND gate 84 controls the position of the switch 83 so that either the wheel speed derivative circuit 31 a or the adder circuit 82 is connected to the output terminal of the derivative circuit 27 a, which derives the value indicating the vehicle speed, is connected.

Das Gattersignal des UND-Gatters ist normalerweise auf Niedrig-Pegel gehalten, wenn das Hoch-Pegelpumpenantriebs signal MR fehlt. Das Gattersignal des UND-Gatters ist ferner auf Niedrig-Pegel gehalten, wenn die Radbeschleunigung negativ ist oder die Raddrehzahl Vw1 geringer ist als der (Vi1 + 1 km/h)-Wert gemäß des Vergleichsvorgangs in der Vergleicherschaltung 59. Wenn das Gattersignal auf Niedrig- Pegel gehalten ist, befindet sich der Umschalter 82 in einer ersten Schalterposition, bei der die Addierschaltung 82 an die Ausgangsklemme der Ableitungsschaltung für die Ableitung des die Fahrzeuggeschwindigkeit angebenden Werts angeschlossen ist. Wenn andererseits das Hoch-Pegelpumpen antriebssignal MR und das Hoch-Pegelvergleichssignal der Vergleicherschaltung 59 dem UND-Gatter zugeführt sind, än dert sich das Gattersignal des UND-Gatters 84 auf Hoch-Pegel und schaltet den Umschalter 83 in eine zweite Schalterstel lung um, in welcher die Raddrehzahlableitungsschaltung 31a direkt an die Ausgangsklemme der Ableitungsschaltung 27a für die Ableitung des die Fahrzeuggeschwindigkeit angeben den Werts angeschlossen ist.The gate signal of the AND gate is normally kept at a low level when the high-level pump drive signal MR is missing. The gate signal of the AND gate is also kept low when the wheel acceleration is negative or the wheel speed Vw1 is less than the (Vi1 + 1 km / h) value according to the comparison process in the comparator circuit 59 . When the gate signal is held low, the changeover switch 82 is in a first switch position in which the adder circuit 82 is connected to the output terminal of the derivation circuit for deriving the value indicating the vehicle speed. On the other hand, when the high level pump drive signal MR and the high level comparison signal of the comparator circuit 59 are supplied to the AND gate, the gate signal of the AND gate 84 changes to high level and switches the changeover switch 83 to a second switch position, in which the wheel speed derivation circuit 31 a is connected directly to the output terminal of the derivation circuit 27 a for the derivation of the value indicating the vehicle speed.

Unter Bezugnahme auf die Fig. 7 wird im folgenden der Betrieb der Ableitungsschaltung 27a für die Ableitung des Fahrzeug geschwindigkeitswerts erläutert. In der Fig. 7 ist der Betrieb der Ableitungsschaltung 27a für die Ableitung des die Fahr zeuggeschwindigkeit angebenden Werts für einen solchen Betriebszustand beschrieben, bei welchem der Gattersignal pegel des UND-Gatters 84 auf Niedrig-Pegel gehalten ist auf grund des Fehlens des Hoch-Pegelpumpensignals MR, bzw. weil das Vergleichssignal C1 der Vergleicherschaltung 59 auf Niedrig-Pegel gehalten ist. Bei diesem Betriebszustand wird durch das Niedrig-Pegelgattersignal des UND-Gatters 84 der Umschalter 83 in eine Schalterposition gebracht, bei welcher die Addierschaltung 82 an die Ausgangsklemme der Ableitungs schaltung 27a zur Ableitung des die Fahrzeuggeschwindigkeit angebenden Werts angeschlossen ist.Referring to FIG. 7, the deriving circuit 27 is explained in a for the derivation of the vehicle speed value in the following operation. In Fig. 7, the operation of the derivation circuit 27 a is described for the derivation of the value indicating the vehicle speed for such an operating state in which the gate signal level of the AND gate 84 is kept low due to the lack of high Level pump signal MR, or because the comparison signal C1 of the comparator circuit 59 is kept at a low level. In this operating state, the switch 83 is brought into a switch position by the low-level gate signal of the AND gate 84 , in which the adding circuit 82 is connected to the output terminal of the derivation circuit 27 a for deriving the value indicating the vehicle speed.

Bei dem in der Fig. 7 dargestellten Betriebsablauf wird der Motor zu einem Zeitpunkt t0 gestartet. In Abhängigkeit davon wird das EIN-Schaltsignal IG als Eingangssignal dem Einzel schritt-Impulsgenerator 66 zugeführt. Es wird dann der Einzelschrittimpuls s1 zum Zeitpunkt t0 vom Einzelschritt- Impulsgenerator 66 ausgegeben. Mit dem Einzelschrittimpuls zum Zeitpunkt t0 wird die Abtast/Halte-Schaltung 77 zurück gesetzt. Die Abtast/Halte-Schaltung 77, welche zum Zeitpunkt t0 durch den Einzelschrittimpuls s1 zurückgesetzt ist, tastet den Raddrehzahlsignalwert Vw1 als Abtastwert Vs ab und hält diesen Wert fest. Nach dem Zeitpunkt t0 wird der gehaltene Abtastwert Vs von der Abtast/Halte-Schaltung 77 als ein die Anfangsfahrzeuggeschwindigkeit angebender Wert ausgegeben. Gleichzeitig, d. h. zum Zeitpunkt t0, wird die Integratorschaltung 73 durch das Rücksetzsignal S1 zurück gesetzt. Der Integralwert Vi des Integratorsignals der Inte gratorschaltung 73 fällt auf Null. Der Ausgangswert Vi1 der Addierschaltung 82 wird gleich dem festgehaltenen, die An fangsfahrzeuggeschwindigkeit angebenden Wert Vs, wie es durch die strichlierte Linie in Fig. 7 dargestellt ist.In the operating sequence shown in FIG. 7, the engine is started at a time t0. Depending on this, the ON switch signal IG is fed as an input signal to the single-step pulse generator 66 . The single-step pulse s1 is then output by the single-step pulse generator 66 at time t0. With the single step pulse at time t0, the sample / hold circuit 77 is reset. The sample / hold circuit 77 , which is reset by the single-step pulse s1 at the time t0, samples the wheel speed signal value Vw1 as the sample value Vs and holds this value. After the time point t0, the held sample value Vs is output from the sample / hold circuit 77 as a value indicating the initial vehicle speed. At the same time, ie at time t0, the integrator circuit 73 is reset by the reset signal S1. The integral value Vi of the integrator signal of the integrator circuit 73 falls to zero. The output value Vi1 of the adder circuit 82 becomes equal to the held initial vehicle speed value Vs, as shown by the broken line in FIG. 7.

Zu diesem Zeitpunkt werden die Vergleichssignale C1 und C2 der Vergleicherschaltungen 59 und 60 auf Niedrig-Pegel ge halten. Das NOR-Gattersignal des NOR-Gatters 63 wird daher auf Hoch-Pegel gehalten. Das Gattersignal des ODER-Gatters 65 wird auf Hoch-Pegel gehalten, und dieses Gattersignal wird dem Analogschalter 67 als Auswählsignal S3 zugeleitet. Der Analogschalter 67 wird durch das Hoch-Pegelgattersignal des ODER-Gatters 65 auf EIN geschaltet. Andererseits wird das Hoch-Pegelgattersignal des ODER-Gatters 65 den UND-Gat tern 69 und 70 über den Inverter 68 zugeleitet. Die Auswähl signale S2 und S4 der UND-Gatter 69 und 70 werden auf Niedrig-Pegel gehalten, so daß die Analogschalter 71 und 72 in AUS-Stellung gehalten sind. Da der Analogschalter 67 dazu dient, daß der Eingangssignalpegel an der invertieren den Eingangsklemme des Vergleichers bzw. Verstärkers 74 in der Integratorschaltung 73 auf Null gehalten ist, bleibt der integrierte Wert der Integratorschaltung 73 ebenfalls auf Null. Folglich wird der Ausgangswert der Addierschaltung 82 als die Fahrzeuggeschwindigkeit angebender Wert Vi gleich dem Wert gehalten, der als Abtastwert Vs gleich dem die An fangsfahrzeuggeschwindigkeit angebenden Wert ist.At this time, the comparison signals C1 and C2 of the comparator circuits 59 and 60 are kept at a low level. The NOR gate signal of the NOR gate 63 is therefore kept high. The gate signal of the OR gate 65 is kept high, and this gate signal is supplied to the analog switch 67 as a selection signal S3. The analog switch 67 is turned ON by the high level gate signal of the OR gate 65 . On the other hand, the high level gate signal of the OR gate 65 is supplied to the AND gates 69 and 70 through the inverter 68 . The selection signals S2 and S4 of the AND gates 69 and 70 are kept low, so that the analog switches 71 and 72 are held in the OFF position. Since the analog switch 67 serves to keep the input signal level at the inverting input terminal of the comparator or amplifier 74 in the integrator circuit 73 at zero, the integrated value of the integrator circuit 73 also remains at zero. Accordingly, the output value of the adder 82 as the vehicle speed indicating value Vi is kept equal to the value as the sample value Vs equal to the value indicating the initial vehicle speed.

Nachdem das Fahrzeug begonnen hat zu fahren, wird die Rad drehzahl Vw größer als Vi1 + 1 km/h zu einem Zeitpunkt t1 oder gleich diesem Wert. In Abhängigkeit davon ändert sich das Vergleichssignal der Vergleicherschaltung 59 auf Hoch-Pegel. Durch das Hoch-Pegelvergleichssignal C1 der Ver gleicherschaltung 59 ändert sich das Gattersignal des NOR- Gatters 63 auf Niedrig-Pegel. Da zu diesem Zeitpunkt der Zeitgeber 64 aktiviert wird, gibt dieser als Ausgangssignal für eine Zeitdauer T3 das Hoch-Pegelzeitgebersignal ab. Für die entsprechende Zeitdauer T3 wird das Gattersignal des ODER-Gatters 65 auf Hoch-Pegel gehalten. Demgemäß wird das Auswählsignal S3 auf Hoch-Pegel gehalten und die Auswähl signale S2 und S4 werden auf Niedrig-Pegel gehalten. Das heißt, nachdem das Fahrzeug begonnen hat zu fahren, wird der die Fahrzeuggeschwindigkeit angebende Wert Vi1 für eine Zeit dauer T3 auf einem Wert gehalten, der gleich dem Abtastwert Vs ist.After the vehicle has started to drive, the wheel speed Vw becomes greater than Vi1 + 1 km / h at a time t1 or equal to this value. Depending on this, the comparison signal of the comparator circuit 59 changes to high level. By the high level comparison signal C1 of the comparator circuit 59 , the gate signal of the NOR gate 63 changes to a low level. Since the timer 64 is activated at this time, it outputs the high-level timer signal as the output signal for a period of time T3. The gate signal of the OR gate 65 is held high for the corresponding time period T3. Accordingly, the selection signal S3 is kept high and the selection signals S2 and S4 are kept low. That is, after the vehicle starts driving, the vehicle speed value Vi1 is held at a value equal to the sample value Vs for a period of time T3.

Nach dem Ablauf der Zeitdauer T3 ändert sich das Gatter signal des ODER-Gatters 65 auf Niedrig-Pegel aufgrund der Beendigung des Hoch-Pegelzeitgebersignals des Zeitgebers 64. Da das Vergleichssignal C1 und das durch den Inverter 68 invertierte Gattersignal des ODER-Gatters 65 jeweils auf Hoch-Pegel kommen, ändert sich das Auswählsignal S2 des UND-Gatters 69 auf Hoch-Pegel. Da zu diesem Zeitpunkt das Niedrig-Pegelgattersignal des ODER-Gatters 65 der Steuer elektrode des Analogschalters 67 als Auswählsignal S3 zugeführt wird, wird letzterer auf AUS geschaltet. Da zu diesem Zeitpunkt das Vergleichssignal der Vergleicher schaltung 60 auf Niedrig-Pegel gehalten ist, wird das UND-Gatter 70 in nicht leitendem Zustand gehalten, so daß das Niedrig-Pegel-Auswählsignal S4 geliefert wird. Demgemäß ist nur der Analogschalter 71 auf EIN geschaltet und liefert einen Wert E von einer Generatorschaltung 85 für einen den Beschleunigungsgradienten angebenden Wert. Wie aus Fig. 6a zu ersehen ist, besitzt die Generatorschaltung 85 für den den Beschleunigungsgradienten angebenden Wert einen internen Schalter, welcher bei nicht aktivierter Antiblockiersteuerung 0,4 G wählt, und bei aktivierter Antiblockiersteuerung 10 G wählt. Um einen der beiden den Beschleunigungsgra dienten angebenden Werte auszuwählen, ist die Generatorschaltung 85 an die triggerbare Zeitgeberschaltung 30 angeschlossen und kann von dort das MR-Signal empfangen. Wenn das MR-Signal sich auf Niedrig-Pegel befindet, d. h. wenn die Antiblockierregelung nicht aktiviert ist, wählt der interne Schalter der Generatorschal tung 85 0,4 G. Wenn andererseits das MR-Signal sich auf Hochpegel befindet, wählt der interne Schalter 10 G. Durch die Wahl des den größeren Beschleunigungsgra dienten angebenden Werts bei aktivierter Antiblockierregelung wird die Zuwachsrate der die abgeschätzte Fahrzeuggeschwindigkeit angebenden Daten Vi größer, so daß eine raschere Annäherung der Fahrzeuggeschwindigkeit vorgesehen wird. Hierdurch kann eine höhere Ansprechempfindlichkeit bei der Antiblockierregelung gewonnen werden. Es sei angenommen, daß zum Zeitpunkt t2 die Antiblockierregelung noch nicht aktiviert ist. Es ist dann als den Beschleunigungsgradienten angebender Wert 0,4 G entsprechend der Radbeschleunigungsgröße ausgewählt und der Integrator schaltung 73 als Eingangsspannung E zugeleitet. Dieser Wert, z. B. 0,4 G, dient zur Definition des den Gradienten oder die Neigung der Fahrzeug geschwindigkeit angebenden Wertes Vi1. Die Integratorschal tung 73 empfängt diesen Wert (0,4 G) über den Analogschalter 71 und liefert als Ausgangssignal ein Integratorsignal mit einem Integralwert Ve, wie oben schon erläutert wurde. Der Ausgangswert der Addierschaltung 82 erhöht sich von Zeit zu Zeit mit dem Anwachsen des Integralwerts Ve.After the time T3 has elapsed, the gate signal of the OR gate 65 changes to low level due to the termination of the high level timer signal of the timer 64 . Since the comparison signal C1 and the gate signal of the OR gate 65 inverted by the inverter 68 each come to a high level, the selection signal S2 of the AND gate 69 changes to a high level. At this time, since the low level gate signal of the OR gate 65 of the control electrode of the analog switch 67 is supplied as the selection signal S3, the latter is turned OFF. At this time, since the comparison signal of the comparator circuit 60 is kept at the low level, the AND gate 70 is kept in the non-conductive state, so that the low level selection signal S4 is supplied. Accordingly, only the analog switch 71 is turned ON and supplies a value E from a generator circuit 85 for a value indicating the acceleration gradient. As can be seen from FIG. 6a, the generator circuit 85 has an internal switch for the value indicating the acceleration gradient, which selects 0.4 G when the anti-lock control is not activated and 10 G when the anti-lock control is activated. In order to select one of the two values indicating the acceleration graph, the generator circuit 85 is connected to the triggerable timer circuit 30 and can receive the MR signal from there. When the MR signal is low, that is, when the anti-lock control is not activated, the internal switch of the generator circuit 85 selects 0.4 0.4 G. On the other hand, when the MR signal is high, the internal switch selects 10 G By selecting the value which serves the larger acceleration degree when the anti-lock control is activated, the rate of increase of the data Vi indicating the estimated vehicle speed becomes larger, so that a faster approximation of the vehicle speed is provided. In this way, a higher sensitivity in the anti-lock control can be obtained. It is assumed that the anti-lock control is not yet activated at time t2. It is then selected as the acceleration gradient value 0.4 G corresponding to the wheel acceleration variable and the integrator circuit 73 is supplied as input voltage E. This value, e.g. B. 0.4 G, is used to define the value Vi1 indicating the gradient or the inclination of the vehicle speed. The integrator circuit 73 receives this value (0.4 G) via the analog switch 71 and delivers an integrator signal with an integral value Ve as the output signal, as already explained above. The output value of the adder circuit 82 increases from time to time as the integral value Ve increases.

Zu einem Zeitpunkt t3 erreicht der die Fahrzeuggeschwindig keit angebende Wert Vi1 (= Vs + Ve) einen Wert, der der Be dingung Vw1 < Vi1 + 1 km/h genügt. Das Vergleichssignal C1 wechselt dann auf Niedrig-Pegel. Das Gattersignal des NOR- Gatters 83 fährt dann wieder auf Hoch-Pegel zurück. Der Einzelschritt-Impulsgenerator 66 wird durch die Anstiegs flanke des Hoch-Pegelgattersignals des NOR-Gatters getrig gert und liefert den Einzelschrittimpuls, welcher als Rück setzimpuls S1 dient. Es werden daher die Abtast/Halte-Schal tung 77 und die Integratorschaltung 73 zurückgesetzt. Zum gleichen Zeitpunkt, d. h. zum Zeitpunkt t3, wird die augen blickliche Raddrehzahl Vw1 abgetastet und in der Abtast/ Halte-Schaltung 77 als erneuerter Abtastwert Vs festgehal ten. Durch die Erneuerung des Abtastwertes Vs wird der die Fahrzeuggeschwindigkeit angebende Wert Vi1 gleich dem augenblick lichen Raddrehzahlwert Vw1, und es gilt daher die Beziehung Vw1 ≧ Vi + 1 km/h. Das Vergleichssignal C1 ändert sich daher zum Zeitpunkt t3 wieder auf EIN. In der gleichen Weise wie beim Regelablauf in der Zeit von t1 bis t3 wird das Gattersignal des ODER-Gatters 65 auf Hoch-Pegel für die Zeitdauer T3 durch das Hoch-Pegelzeitgebersignal der Zeit geberschaltung 64 gehalten. Zum Zeitpunkt t4 wird der Ein zelschritt-Impulsgenerator 66 getriggert, so daß er das Rücksetzsignal S1 abgibt und der Abtastwert Vs durch die Augenblicksraddrehzahl Vi1 zum Zeitpunkt t4 erneuert wird. At a time t3, the value Vi1 (= Vs + Ve) indicating the vehicle speed reaches a value which satisfies the condition Vw1 <Vi1 + 1 km / h. The comparison signal C1 then changes to low level. The gate signal of the NOR gate 83 then returns to the high level. The single-step pulse generator 66 is triggered by the rising edge of the high-level gate signal of the NOR gate and supplies the single-step pulse, which serves as a reset pulse S1. Therefore, the sample / hold circuit 77 and the integrator circuit 73 are reset. At the same time, ie at time t3, the current wheel speed Vw1 is sampled and recorded in the sample / hold circuit 77 as a renewed sample value Vs. By renewing the sample value Vs, the value Vi1 indicating the vehicle speed becomes equal to the current wheel speed value Vw1, and therefore the relationship Vw1 ≧ Vi + 1 km / h applies. The comparison signal C1 therefore changes back to ON at the time t3. In the same manner as in the control sequence in the time from t1 to t3, the gate signal of the OR gate 65 is held high for the period T3 by the high-level timer signal of the timer circuit 64 . At time t4, the single-step pulse generator 66 is triggered so that it outputs the reset signal S1 and the sample value Vs is renewed by the momentary wheel speed Vi1 at time t4.

Nach dem Zeitpunkt t4 wird der Abtastwert Vs für die vorge gebene Zeitdauer T3 durch das Hoch-Pegelzeitgebersignal der Zeitgeberschaltung 64 konstant beibehalten. Bevor das Hoch-Pegelzeitgebersignal endet, wird der Einzelschritt impuls als Rücksetzsignal durch den Einzelschritt-Impuls generator 66 erzeugt, wie es in Fig. 7 dargestellt ist. Da das Intervall des Einzelschrittimpulses des Einzelschritt- Impulsgenerators 66 kürzer ist als die Zeitdauer T3, wird der Integralwert der Integratorschaltung 73 auf Null gehal ten. Demzufolge gibt die Addierschaltung den Abtastwert Vs als den die Fahrzeuggeschwindigkeit angebenden Wert Vi1 ab.After the time t4, the sample value Vs is kept constant for the predetermined period of time T3 by the high-level timer signal of the timer circuit 64 . Before the high-level timer signal ends, the single-step pulse is generated as a reset signal by the single-step pulse generator 66 , as shown in FIG. 7. Since the interval of the single step pulse of the single step pulse generator 66 is shorter than the time period T3, the integral value of the integrator circuit 73 is kept at zero. Accordingly, the adding circuit outputs the sample value Vs as the value Vi1 indicating the vehicle speed.

Nach einem Zeitpunkt t5, an welchem das Rücksetzsignal S1 zur Zurücksetzung der Abtast/Halte-Schaltung 77 und der Integratorschaltung 73 erzeugt wird, ändert sich das Gatter signal des ODER-Gatters auf Niedrig-Pegel zu einem Zeitpunkt t6 nach Ablauf der Zeitdauer T3. Während der Zeitdauer zwi schen den Zeitpunkten t5 und t6 verringert sich die Raddreh zahl Vw1 auf einen Wert geringer als (Vi1 - 1 km/h). Da zum Zeitpunkt t6 die Raddrehzahl Vw1 auf einen Wert niedriger als (Vi1 - 1 km/h) gehalten ist, wird das Vergleichssignal C1 der Vergleicherschaltung 59 auf Niedrig-Pegel gehalten, und das Vergleichssignal C2 der Vergleicherschaltung 60 wird auf Hoch-Pegel gehalten. Demgemäß wird der Analogschalter 71 auf AUS gehalten, und der Analogschalter 72 wechselt auf EIN. Dadurch wird die Integratorschaltung 73 mit der Inver terschaltung 90 der Generatorschaltung 500 für den den Ab bremsungsgradienten angebenden Wert verbunden und empfängt den den Abbremsungsgradienten angebenden Wert -m.After a time t5 at which the reset signal S1 for resetting the sample / hold circuit 77 and the integrator circuit 73 is generated, the gate signal of the OR gate changes to the low level at a time t6 after the time period T3 has elapsed. During the period between times t5 and t6, the wheel speed Vw1 decreases to a value less than (Vi1-1 km / h). Since the wheel speed Vw1 is kept at a value lower than (Vi1-1 km / h) at the time t6, the comparison signal C1 of the comparator circuit 59 is kept at low level and the comparison signal C2 of the comparator circuit 60 is kept at high level. Accordingly, the analog switch 71 is kept OFF and the analog switch 72 changes ON. As a result, the integrator circuit 73 is connected to the inverter circuit 90 of the generator circuit 500 for the value indicating the deceleration gradient and receives the value -m indicating the deceleration gradient.

Wie aus Fig. 7 zu ersehen ist, ändert sich der die Längs beschleunigung angebende Signalwert auf einen negati ven Wert, wenn das Fahrzeug beschleunigt wird, und auf einen positiven Wert, wenn das Fahrzeug abgebremst wird. Der die Längsbeschleunigung angebende Signalwert wird durch die Absolutwertschaltung 91 in einen positiven Wert umge wandelt, und dieser Wert wird, versehen mit einer vorgege benen Abweichung, z. B. 0,3 G, über die Addierschaltung 93 an die Inverterschaltung 90 weitergegeben. Demgemäß gibt das Ausgangssignal der Inverterschaltung 90 den Eingangswert m, der von der Addierschaltung 93 erhalten wird, und welcher die von der Längsbeschleunigung abhängige Komponente und die Abweichungskomponente aufweist, an. Folglich wird der Integralwert Ve in der Integratorschaltung 73 verringert und wird negativ. Der negative Integralwert Ve wird mit dem Abtastwert Vs, welcher der augenblicklichen Raddrehzahl Vw zum Zeitpunkt t5 entspricht, so daß der die Fahrzeug geschwindigkeit angebende Wert Vi1 allmählich verringert wird. Zu einem Zeitpunkt t7 ist der Raddrehzahlwert Vw1 über den Wert (Vi1 + 1 km/h) hinausgewachsen. Folglich wird durch den Einzelschritt-Impulsgenerator 66 das Rücksetz signal s1 erzeugt. Es werden dann die Abtast/Halte-Schaltung 77 und die Integratorschaltung 73 zurückgesetzt.As can be seen from FIG. 7, the signal value indicating the longitudinal acceleration changes to a negative value when the vehicle is accelerated and to a positive value when the vehicle is braked. The signal value indicating the longitudinal acceleration is converted into a positive value by the absolute value circuit 91 , and this value is provided with a predetermined deviation, e.g. B. 0.3 G, passed through the adder circuit 93 to the inverter circuit 90 . Accordingly, the output signal of the inverter circuit 90 indicates the input value m, which is obtained from the adder circuit 93 and which has the component dependent on the longitudinal acceleration and the deviation component. As a result, the integral value Ve in the integrator circuit 73 is decreased and becomes negative. The negative integral value Ve becomes with the sample value Vs, which corresponds to the instantaneous wheel speed Vw at time t5, so that the value Vi1 indicating the vehicle speed is gradually reduced. At a point in time t7, the wheel speed value Vw1 has exceeded the value (Vi1 + 1 km / h). Consequently, the reset signal s1 is generated by the single-step pulse generator 66 . The sample / hold circuit 77 and the integrator circuit 73 are then reset.

Zu einem Zeitpunkt t8 beginnt der Bremsvorgang, um das Fahr zeug plötzlich abzubremsen. Folglich sinkt die Raddrehzahl Vw1 unter den Wert (Vi1 - 1 km/h). Hierdurch erhöht sich das Vergleichssignal C2 der Vergleichsschaltung auf Hoch- Pegel und beseitigt die NOR-Bedingung am NOR-Gatter 63. Dem zufolge ändert sich das NOR-Gattersignal des NOR-Gatters auf Niedrig-Pegel. Die Zeitgeberschaltung 64 wird durch die Ab stiegsflanke des Hoch-Pegel-NOR-Gattersignals getriggert und gibt als Ausgangssignal für den Zeitablauf T3 das Hoch-Pegel- Zeitgebersignal ab. Nach Ablauf der Zeitdauer T3 wird der den Abbremsungsgradienten angehende Wert -m als Eingangssignal der Integratorschaltung 73 zugeleitet, so daß der die Fahrzeuggeschwindigkeit angebende Wert Vi1 nach Maßgabe eines Verzögerungsgrades verringert wird, der von dem Längsbeschleunigungssensor 47a erfaßt wird.At a point in time t8, the braking process begins in order to suddenly brake the vehicle. As a result, the wheel speed Vw1 drops below the value (Vi1-1 km / h). As a result, the comparison signal C2 of the comparison circuit rises to a high level and eliminates the NOR condition at the NOR gate 63 . Accordingly, the NOR gate signal of the NOR gate changes to the low level. The timer circuit 64 is triggered by the rising edge of the high-level NOR gate signal and outputs the high-level timer signal as an output signal for the timing T3. After expiration of the time period T3 of the Abbremsungsgradienten budding value -m as an input signal of the integrator circuit 73 supplied, so that the vehicle speed value indicating a deceleration degree is reduced Vi1 according to is detected of the of the longitudinal acceleration sensor 47 a.

Die Fig. 8 zeigt ein Zeitdiagramm über den Betrieb des Steuerschaltungsabschnitts 18a bei der Antiblockierbrems regelung für die Hinterräder. Fig. 8 shows a timing diagram of the operation of the control circuit section 18 a in the anti-lock brake control for the rear wheels.

Es wird davon ausgegangen, daß zu einem Zeitpunkt t0 die Fahrzeugbremse zur Abbremsung des Fahrzeugs betätigt wird. Dabei wird hydraulischer Bremsdruck erzeugt und auf alle Radzylinder 1a, 2a, 3a und 4a gemeinsam verteilt. Aufgrund des anwachsenden Bremsdruckes im Radzylinder 1a wird das rechte vordere Rad 1 abgebremst.It is assumed that the vehicle brake is actuated to brake the vehicle at a time t0. Hydraulic brake pressure is generated and distributed to all wheel cylinders 1 a, 2 a, 3 a and 4 a together. Due to the increasing brake pressure in the wheel cylinder 1 a, the right front wheel 1 is braked.

Zum Zeitpunkt t11 verringert sich die Radbeschleunigung aw1 unter den Radbeschleunigungsgrenzwert b1. Hierdurch wird der Antiblockierbremsregelvorgang eingeleitet. Da die Radbeschleunigung aw1 geringer als der Radbeschleunigungs grenzwert b1 wird, wechselt das Vergleichssignal der Ver gleicherschaltung 33a auf Hoch-Pegel. Hierdurch werden die Gattersignale der ODER-Gatter 36a und 40a auf Hoch-Pegel gebracht. Das Einlaßsteuersignal EV1, welches über den Ver stärker 37a abgegeben wird, ändert sich auf Hoch-Pegel. Dem gemäß wird das Einlaßsteuerventil 19a zum Zeitpunkt t11 ge schlossen. Da zu diesem Zeitpunkt das Ausgangssignal des UND-Gatters 38a auf Niedrig-Pegel gehalten ist, wird auch das Auslaßsteuersignal AV1 auf Niedrig-Pegel gehalten. Dem gemäß ist das Auslaßsteuerventil 20a in geschlossener Stel lung gehalten. Die Antiblockierbremssteuerventilanordnung 17a befindet sich im Halte-Betriebsmodus. Der Bremsdruck im rechten vorderen Radzylinder 1a wird daher konstant auf dem Druckwert gehalten, welcher zum Zeitpunkt t11 vorliegt. At time t11, the wheel acceleration aw1 decreases below the wheel acceleration limit value b1. This initiates the anti-lock brake control process. Since the wheel acceleration AW1 is less than the wheel acceleration threshold B1 is, the comparison signal of the same circuit Ver switches 33 a to a high level. As a result, the gate signals of the OR gates 36 a and 40 a are brought to a high level. The inlet control signal EV1, which is emitted via the amplifier 37 a, changes to high level. Accordingly, the inlet control valve 19 a is closed at time t11 ge. At this time, since the output signal of the AND gate 38 a is kept at the low level, the exhaust control signal AV1 is also kept at the low level. Accordingly, the outlet control valve 20 a is kept in the closed position. The anti-lock brake control valve assembly 17 a is in the hold mode of operation. The brake pressure in the right front wheel cylinder 1 a is therefore kept constant at the pressure value which is present at time t11.

Für den Anfangszyklus der Antiblockierbremsregelung wird der die Fahrzeuggeschwindigkeit angebende Wert Vi von einem Ableitungssystem 27 abgeleitet. Auf der Grundlage des die gemeinsame Fahrzeuggeschwindigkeit angebenden Wertes Vi wird die Soll-Raddrehzahl Vλ 1 bei einem Wert von 85% von Vi abgeleitet. Da, wie oben schon beschrieben wurde, der die Fahrzeuggeschwindigkeit angebende Wert sich in Abhängigkeit vom Integralwert der Integratorschaltung 73 verringert, ver ringert sich die Soll-Raddrehzahl Vλ 1 fortlaufend. Zu einem Zeitpunkt t12 ist die gemeinsame Raddrehzahl Vw1 über die Soll-Raddrehzahl Vλ 1 hinaus verringert. Das Vergleichssignal der Vergleicherschaltung 35a wechselt dann auf Hoch-Pegel. Da zu diesem Zeitpunkt das Vergleichssignal der Vergleicher schaltung 34a auf Niedrig-Pegel gehalten ist, wird über die invertierende Eingangsklemme ein Hoch-Pegeleingangssignal dem UND-Gatter 38a zugeleitet, und es herrscht dann UND-Zu stand am UND-Gatter 38a. Das Gattersignal des UND-Gatters 38a wechselt auf Hoch-Pegel und bewirkt ein Auslaßsteuer signal AV1 mit Hoch-Pegel. Dies bringt die Antiblockier bremssteuerventilanordnung 17a in den Freigabebetriebs modus. Es wird daher der Bremsdruck im Radzylinder 1a durch Rückführung der Bremsdruckflüssigkeit zum Kraftspeicher 22a verringert. Gleichzeitig wird durch das Auslaßsteuersignal AV1 mit Hoch-Pegel die triggerbare Zeitgeberschaltung 30 getriggert, so daß das Pumpenantriebssignal MR ausge geben wird. Der Pumpenmotor 24 beginnt dann den Antrieb der Flüssigkeitspumpe 21a.For the initial cycle of the anti-lock brake control, the value Vi indicating the vehicle speed is derived from a derivation system 27 . On the basis of the value Vi indicating the common vehicle speed, the target wheel speed Vλ 1 is derived from Vi at a value of 85%. Since, as has been described above, the vehicle speed indicative value decreases in response to the integral value of the integrator circuit 73, ver the desired wheel speed Vλ 1 Ringert continuously. At a point in time t12, the common wheel speed Vw1 is reduced beyond the target wheel speed Vλ 1. The comparison signal of the comparator circuit 35 a then changes to high level. Since at this time the comparison signal of the comparator circuit 34 a is kept at a low level, a high-level input signal is fed to the AND gate 38 a via the inverting input terminal, and then there is an AND state at the AND gate 38 a. The gate signal of the AND gate 38 a changes to high level and causes an exhaust control signal AV1 with high level. This brings the anti-lock brake control valve assembly 17 a in the release mode. The brake pressure in the wheel cylinder 1 a is therefore reduced by returning the brake pressure fluid to the energy accumulator 22 a. At the same time, the triggerable timer circuit 30 is triggered by the outlet control signal AV1 at high level, so that the pump drive signal MR is output. The pump motor 24 then starts driving the liquid pump 21 a.

Durch Verringerung des Bremsdruckes im Radzylinder 1a wird die Raddrehzahl Vw1 wieder vergrößert, und die Radbeschleu nigung aw1 wird erhöht. Die Radbeschleunigung aw1 wächst zu einem Zeitpunkt t12 über den Radabbremsgrenzwert b1 hinaus. Dabei ändert sich zum Zeitpunkt t12 das Vergleichssignal der Vergleicherschaltung 33a auf Niedrig-Pegel. Zu diesem Zeit punkt wird das Hoch-Pegelvergleichssignal als Eingangssignal dem ODER-Gatter 36 zugeführt und auf Hoch-Pegel gehalten. Das Gattersignal des ODER-Gatters 40a wird ebenfalls auf Hoch-Pegel gehalten, so daß das Einlaßsteuersignal EV auf Hoch-Pegel bleibt. Die Antiblockierbremssteuerventilanord nung 17a bleibt auch zum Zeitpunkt t13 im Freigabe-Betriebs modus. Demzufolge erhöht sich die Raddrehzahl Vw1 fortlau fend. Auch die Radbeschleunigung aw1 erhöht sich. Zum Zeit punkt t13 wächst die Radbeschleunigung aw1 über den Rad beschleunigungsgrenzwert a1 hinaus. Dies führt zu einem Hoch-Pegelvergleichssignal der Vergleicherschaltung 34a. Dieses Hoch-Pegelvergleichssignal der Vergleicherschaltung 34a ändert das Eingangssignal an der invertierenden Ein gangsklemme des UND-Gatters 38a auf Niedrig-Pegel. Demgemäß ändert sich das Gattersignal des UND-Gatters 38a auf Niedrig- Pegel. Demzufolge ändert sich das Auslaßsteuersignal AV1 auf Niedrig-Pegel, und das Auslaßventil 20a in der Antiblockier bremssteuerventilanordnung 17a wird geschlossen. Demzufolge wird die Antiblockierbremssteuerventilanordnung 17a wieder in die Halte-Betriebsart gebracht, in welcher der Bremsdruck konstant auf dem Druckwert gehalten wird, der zum Zeitpunkt t13 vorlag. Dadurch, daß der Bremsdruck auf verringertem Pegel gehalten wird, erhöht sich die Raddrehzahl Vw1 weiter.By reducing the brake pressure in the wheel cylinder 1 a, the wheel speed Vw1 is increased again, and the wheel acceleration aw1 is increased. At a time t12, the wheel acceleration aw1 increases beyond the wheel braking limit value b1. In this case, the comparison signal of the comparator circuit 33 a to the low-level changes at the time t12. At this time, the high level comparison signal is input to the OR gate 36 and held high. The gate signal of the OR gate 40 a is also kept at a high level, so that the inlet control signal EV remains at a high level. The anti-lock brake control valve arrangement 17 a remains in the release operating mode even at time t13. As a result, the wheel speed Vw1 increases continuously. The wheel acceleration aw1 also increases. At time t13, the wheel acceleration aw1 increases beyond the wheel acceleration limit value a1. This leads to a high level comparison signal of the comparator circuit 34 a. This high-level comparison signal of the comparator circuit 34 a changes the input signal at the inverting input terminal of the AND gate 38 a to low level. Accordingly, the gate signal of the AND gate 38 a changes to a low level. Accordingly, the exhaust control signal AV1 changes to low level, and the exhaust valve 20 a in the anti-lock brake control valve assembly 17 a is closed. As a result, the anti-lock brake control valve arrangement 17 a is brought back into the holding mode, in which the brake pressure is kept constant at the pressure value that was present at the time t13. By keeping the brake pressure at a reduced level, the wheel speed Vw1 increases further.

Ferner erhöht sich mit der Raddrehzahl auch die Rad beschleunigung aw1 zu einem Beschleunigungsspitzenwert aw max. Wie aus Fig. 8 zu ersehen ist, erhöht sich die Hinterraddrehzahl Vw1 über die Soll-Raddrehzahl Vλ 1 zum Zeitpunkt t16 hinaus. Dies führt zu einem Niedrig-Pegelver gleichssignal der Vergleicherschaltung 35a. Anschließend fällt zu einem Zeitpunkt t14 die Radbeschleunigung aw1 unter den Radbeschleunigungsgrenzwert a1. Aufgrund des Sinkens der Radbeschleunigung aw1 unter den Radbeschleunigungsgrenz wert a1 fällt das Vergleichssignal der Vergleicherschaltung 34a auf Niedrig-Pegel. Demzufolge sind alle Eingangssignale, die dem ODER-Gatter 36a zugeleitet sind, auf Niedrig-Pegel. Das Gattersignal des ODER-Gatters 36a wechselt auf Niedrig- Pegel, so daß zum Zeitpunkt t14 das Einlaßsteuersignal EV1 auf Niedrig-Pegel kommt. Die einstellbare Zeitgeberschaltung 42a wird durch die Abfallflanke des Hoch-Pegelvergleichs signals der Vergleicherschaltung 34a aktiviert und liefert als Ausgangssignal ein Hoch-Pegelzeitgebersignal für eine Zeitdauer von T2 nach einer Verzögerungszeit von T1, welche sich in Abhängigkeit von dem Radbeschleunigungsspitzenwert, der durch die Spitzenwerthalteschaltung 44a festgehalten ist, ändert. Während der Zeitdauer T2 wird der Oszillator 43a getriggert, so daß er ein konstantes Impulssignal aus gibt. Wenn dieses Impulssignal sich auf EIN(Hoch)-Pegel be findet, sind UND-Bedingungen beim UND-Gatter 41a vorhanden, so daß das Einlaßsteuersignal EV dann auf Hoch-Pegel gehal ten wird. Während der Verzögerungszeit T1 ist die Anti blockierbremssteuerventilanordnung 17a auf Zuführungs- Betriebsmodus gehalten, so daß der Bremsdruck sich erhöht. Während der Zeitdauer T2 wird die Antiblockierbremssteuer ventilanordnung 17a abwechselnd auf Zuführungs-Betriebsmodus und Halte-Betriebsmodus gehalten.Furthermore, the wheel acceleration aw1 increases with the wheel speed to an acceleration peak value aw max. As can be seen from FIG. 8, the rear wheel speed Vw1 increases beyond the target wheel speed Vλ 1 at time t16. This leads to a low level comparison signal of the comparator circuit 35 a. The wheel acceleration aw1 then falls below the wheel acceleration limit value a1 at a time t14. Due to the sinking of the wheel acceleration aw1 below the wheel acceleration limit value a1, the comparison signal of the comparator circuit 34 a falls to a low level. Accordingly, all input signals, which are supplied to the OR gate 36 a, are at a low level. The gate signal of the OR gate 36 a changes to a low level, so that the inlet control signal EV1 comes to a low level at time t14. The adjustable timer circuit 42 a is activated by the falling edge of the high-level comparison signal of the comparator circuit 34 a and supplies as an output signal a high-level timer signal for a period of time T2 after a delay time of T1, which is dependent on the wheel acceleration peak value caused by the peak value holding circuit 44 a is held changes. During the period T2, the oscillator 43 a is triggered so that it outputs a constant pulse signal. If this pulse signal is at the ON (high) level, AND conditions are present at the AND gate 41 a, so that the inlet control signal EV is then kept at high level. During the delay time T1, the anti-lock brake control valve assembly 17 a is kept in the supply operating mode, so that the brake pressure increases. During the period T2, the anti-lock brake control valve assembly 17 a is alternately held in the supply mode and hold mode.

Zu einem Zeitpunkt t11 fällt die Radbeschleunigung aw1 unter den Radabbremsgrenzwert b1. Es wird dann ein neuer Zyklus der Antiblockierbremsregelung eingeleitet. Zu diesem Zeit punkt wird die Spitzenwerthalteschaltung 44a durch die An stiegsflanke des Hoch-Pegelvergleichssignals der Verglei cherschaltung 33a zurückgesetzt. Daraufhin wird ein Zyklus eines Antiblockierbremsregelvorgangs während der Zeitdauer von t17 bis t22 durchgeführt. At a time t11, the wheel acceleration aw1 falls below the wheel braking limit value b1. A new cycle of the anti-lock brake control is then initiated. At this time, the peak hold circuit 44 a is reset by the rising edge of the high-level comparison signal of the comparator circuit 33 a. A cycle of an anti-lock brake control process is then carried out during the period from t17 to t22.

Es sei darauf hingewiesen, daß die Antiblockierbremsregelung, welche zur Freigabe des Bremsdruckes in den beiden Hinterradzylindern stattfindet, in Abhängigkeit davon erfolgt, daß die gemeinsame Raddrehzahl Vw über die Soll-Raddrehzahl Vλ 1 gleichzeitig und in gleichem Umfang abfällt. Im Zuführungsbetriebsmodus werden die Bremsdrücke in den Radzylindern mit unterschiedlichem Umfang zueinander gebildet. Wenn daher eines der Räder über die Soll-Raddrehzahl hinaus abgebremst wird, kann das andere Rad mit einer höheren Geschwindigkeit als die Soll- Raddrehzahl umlaufen. Es ist daher in vorteilhafter Weise vermieden, daß beide Räder zum gleichen Zeitpunkt blockieren. Dies stellt die Ableitung des die Fahrzeuggeschwindigkeit angebenden Wertes Vi1 bei einem Wert sicher, welcher genau die Fahrzeuggeschwindigkeit wiedergibt, so daß eine präzise Steuerung für die Bremsen erreicht wird.It should be noted that the anti-lock brake control, which is for release of the brake pressure in the two rear wheel cylinders takes place depending it follows that the common wheel speed Vw above the target wheel speed Vλ 1 falls simultaneously and to the same extent. Be in feed mode the brake pressures in the wheel cylinders with different extent to each other educated. If, therefore, one of the wheels brakes beyond the target wheel speed the other wheel can travel at a higher speed than the target Rotate wheel speed. It is therefore advantageously avoided that both Block wheels at the same time. This represents the derivative of the Vehicle speed indicating value Vi1 at a value which accurately reproduces the vehicle speed, so that precise control for the brakes is reached.

Claims

1. Circuit arrangement for generating an estimated vehicle speed indicating reference signal (Vi), which is used to determine the wheel slip in an anti-lock and / or traction control in a motor vehicle with

a) an acceleration sensor ( 47 a) which detects the longitudinal acceleration of the vehicle body and generates a signal indicating the longitudinal acceleration,
b) at least two speed sensors ( 26 a, 26 b, 26 c) for generating signals indicating wheel speeds (Vw1, Vw2, Vw3) and
c) a device estimating the vehicle speed on the basis of the respective highest wheel speed (VwH) signal ( 72 , 73 , 82 , 92 , 93 ) for generating the reference signal (Vi) indicating the estimated vehicle speed, the
- 1. a correction device ( 92 , 93 ) for correcting the signal indicating the detected longitudinal acceleration value by a preselected value in order to derive corrected longitudinal acceleration data (-m), and
- 2. an integrator circuit ( 73 ) for integrating the corrected longitudinal acceleration data (-m) to generate time-dependent vehicle speed data (Ve), wherein
- 3. the device ( 72 , 73 , 82 , 92 , 93 ) derives a value of the reference signal (Vi) as a function of the sampled signal (Vs) indicating the wheel speed and the time-dependent vehicle speed data (Ve) so that the reference signal (Vi) is corrected in the direction of increasing the deceleration applied to the vehicle body, and
- 4. the device ( 72 , 73 , 82 , 92 , 93 ) resets the time-dependent vehicle speed data (Ve) to a preselected initial value (0) if the derived reference signal value (Vi) matches the value of the sampled signal (Vs) for the wheel speed ; this correspondence being determined when the sampled wheel speed value (Vs) is less than an upper limit (Vi + 1) and greater than a lower limit (Vi - 1) of a predetermined dead band window of the reference signal (Vi), and the reference signal (Vi) due to corrected longitudinal acceleration data (-m) is generated when the sampled wheel speed signal value (Vs) is less than the lower limit (Vi-1) of the predetermined dead band window.

2. Circuit arrangement according to claim 1, characterized in that the correction device ( 92 , 93 ) adds the preselected value to the value detected by the acceleration sensor ( 47 a) in order to determine the longitudinal acceleration data (-m).

3. Circuit arrangement according to claim 1, characterized in that the vehicle speed estimating device ( 72 , 73 , 82 , 67 , 77 ) locks the sensed wheel speed (Vs) at the determined match by a value of the locked wheel speed as a the estimated vehicle speed to hold the reference signal value (Vi) during a preselected time period (T3).

4. Circuit arrangement according to claim 3, characterized in that the vehicle speed estimating device comprises means ( 85 ) for providing a preselected constant acceleration value (0.4 G, 10 G) and in that the vehicle speed estimating device based on the reference signal value (Vi) of the constant acceleration value if the sampled wheel speed signal value (Vs) is greater than or equal to the upper limit (Vi + 1) of the dead band window.

5. Circuit arrangement according to claim 4, characterized in that the Einrich device ( 85 ) for providing the preselected constant acceleration value a first constant acceleration value (0.4 G) when the anti-lock and / or traction control is not activated and a second constant, compared to the first Value selects larger acceleration value (10 G) during anti-lock and / or traction control.