DE3803373C2

DE3803373C2 - Circuit arrangement with a driver for maintaining subscriber operation on asynchronous single-wire interfaces of a network system

Info

Publication number: DE3803373C2
Application number: DE19883803373
Authority: DE
Inventors: Thomas Herm
Original assignee: Mannesmann VDO AG
Current assignee: Mannesmann VDO AG
Priority date: 1988-02-05
Filing date: 1988-02-05
Publication date: 1995-10-12
Anticipated expiration: 2008-02-06
Also published as: DE3803373A1

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einem Trei ber zur Aufrechterhaltung des Teilnehmerbetriebes an asynchronen Eindrahtschnitt stellen eines Verbundsystems bei einer Fehlfunkti on einer Datenquelle, von der ihre digitalen Ausgangssignale über ein invertierendes Schaltglied der Basis eines Transistors zuführ bar sind, dessen Emitter an Erde bzw. auf einem tieferen Potential als das Betriebspotential der Eindrahtschnittstellen liegt.The invention relates to a circuit arrangement with a Trei About maintaining subscriber operation on asynchronous Single wire interfaces of a composite system in the event of a malfunction on a data source from which its digital output signals are transmitted supply an inverting switching element to the base of a transistor bar, whose emitters are at earth or at a lower potential than the operating potential of the single wire interfaces.

In der Beschreibung einer bekannten Schaltungsanordnung wird auf ein Übertragungssystem bezuggenommen, bei dem digitale Datensi gnale aus mehreren Quellen auf einem einzigen elektrischen Leiter zu mehreren Bestimmungsplätzen übermittelt werden. Je mehr funk tionell nicht in Beziehung stehende Datenquellen in zeitlicher Staffelung ihre Datensignale auf dem einzigen Leiter übertragen möchten, desto komplizierter wird die Zeitzuteilung und desto größer die Wahrscheinlichkeit, daß eine der Datenquellen die an deren Datenquellen und -bestimmungsplätze an dem Leiter stört, was so weit gehen kann, daß der Leiter für alle Benutzer un brauchbar wird, weil er in unerwünscht er Weise das eine logische Niveau beibehält. Um eine solch fehlerhafte Datenquelle am Leiter elektrisch unwirksam zu machen, damit die anderen Benutzer-Ein richtungen am Leiter weiterhin einwandfrei betrieben werden kön nen,sind zwei einander ähnliche Schaltungen zwischen einer Stufe eines Steuerregisters, die die digitalen Signale von hohem bzw. tiefem Niveau ausgibt, und einem direkt am Leiter angeschlosse nen Treiber veranschaulicht. Diese Schaltungen enthalten ein mit dem Ausgang der Registerstufe verbundenes, invertierendes Schal tungselement in Reihe mit einem ohmschen Widerstand, der an der Basis eines Schalttransistors angeschlossen ist. In Abhängigkeit von der Art des benutzten Treibers ist eine Potentialquelle von +5 V bzw. Erde unmittelbar mit dem Emitter und zugleich über ei nen zweiten ohmschen Widerstand ebenfalls mit der Basis des Tran sistors verbunden. Der Kollektor bildet den Eingang des Treibers, und zugleich liegt er über einen Kondensator an Erde, der der Entkopplung hochfrequenter Komponenten dient.The description of a known circuit arrangement is based on referred to a transmission system in which digital data signals from multiple sources on a single electrical conductor be transmitted to several destinations. The more funk tionally unrelated data sources in temporal Staggering their data signals on the single conductor want, the more complicated the time allocation becomes and the more greater the probability that one of the data sources will whose data sources and destination places on the conductor disrupt which can go so far that the leader un for all users becomes useful because it undesirably is a logical one Maintains level. Such a faulty data source on the conductor make electrically ineffective so that the other user-A directions on the conductor can continue to be operated properly NEN, are two similar circuits between a stage a control register, which stores the digital signals from high or low level, and connected directly to the ladder illustrates a driver. These circuits contain a with inverting scarf connected to the output of the register stage tion element in series with an ohmic resistor connected to the Base of a switching transistor is connected. Dependent on of the type of driver used is a potential source of +5 V or earth directly with the emitter and at the same time via egg NEN second ohmic resistance also with the base of the Tran connected transistor. The collector forms the driver's input, and at the same time it is connected to earth via a capacitor which is the Decoupling high-frequency components.

Die grundlegende Aufgabe dieser beiden bekannten Schaltungen be steht darin, von der Registerstufe aus die Stromversorgung des Treibers zu beeinflussen, nämlich entweder die Ableitung des vom Treiber kommenden Stromes zur Erde zu unterbrechen oder die für den Treiber vorgesehene Stromquelle von seinem Eingang abzuklem men. Falls jedoch in den beiden Schaltungen der Schalttransistor unwirksam werden sollte, bleibt die Stromversorgung des Treibers je nach Art des Fehlers entweder ständig erhalten oder unterbre chen,während die von der Registerstufe ausgegebenen digitalen Signale ohne Einwirkung auf den Schalttransistor und damit auf den Treiber bleiben. Wenn beim Fehler der einen Art die Strom versorgung des Treibers ständig erhalten bleibt, wird ständig die selbe digitale Information auf den Leiter gebracht und auf diese Weise Falschinformation an die Bestimmungseinheit übermittelt.The basic task of these two known circuits be is the power supply of the To influence drivers, namely either the derivation of the from To interrupt the current coming to earth or the driver for disconnect the driver from its input men. However, if the switching transistor in the two circuits the driver's power supply remains ineffective Depending on the type of error, either received or interrupted continuously chen, while the digital output from the register stage Signals without affecting the switching transistor and thus on remain the driver. If at the fault of one kind the current supply of the driver is constantly maintained, the brought the same digital information onto the conductor and onto it Way false information transmitted to the destination unit.

Der Erfindung liegt somit die Aufgabe zugrunde, die Treiberschal tung derart auszubilden, daß sie unabhängig von der Art des Feh lers, der an dem mit ihr zusammenwirkenden, die digitalen Signale übertragenden Transistor auftritt, eine Fehlerübertragung über die Eindrahtschnittstelle hinweg unterbindet.The invention is therefore based on the object, the driver scarf training in such a way that regardless of the type of mistake lers, who is working with her, the digital signals transmitting transistor occurs, an error transmission over prevents the single wire interface.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß zwi schen der Eindrahtschnittstelle und dem Kollektor des Transistors ein von einem Schalter überbrückbarer hochohmiger Widerstand an geschlossen ist, an dem im Nebenschluß zur Betätigung des Schal ters ein zeitabhängiger Schaltungsfühler liegt, der nach einer für ein digitales Ausgangssignal vorgesehenen Zeitspanne den Schalter schließt und nach für etwa zehn digitale Ausgangssigna le vorgesehenen Zeitspannen bei Abfühlung desselben vorgegebe nen Signalniveaus den Schalter öffnet.This object is achieved according to the invention in that between the wire interface and the collector of the transistor a high-resistance resistor that can be bridged by a switch is closed on the shunt to actuate the scarf ters a time-dependent circuit sensor, which after a provided for a digital output signal Switch closes and after for about ten digital output signals the specified time periods when sensing the same signal level opens the switch.

In Weiterbildung der Erfindung kann ein Kondensator des zeitab hängigen Schaltungsfühlers zwischen dem Kollektor des Transistors und Erde geschaltet sein, und der Lade- bzw. Entladezustand die ses Kondensators kann von einem Transistor des Schaltungsfühlers in ein Betätigungssignal umwandelbar sein, das dem Schalter zu führbar ist.In a development of the invention, a capacitor of the time dependent circuit sensor between the collector of the transistor and earth, and the state of charge or discharge the This capacitor can be from a transistor of the circuit sensor be convertible into an actuation signal that the switch is feasible.

Ein Ausführungsbeispiel der Erfindung ist in einem einzigen Schaltbild dargestellt, das im folgenden ausführlich erläutert wird. An embodiment of the invention is in one Circuit diagram shown, which is explained in detail below becomes.

Wie aus dem einzigen Schaltbild zu ersehen ist, sind an einem der Übertragung von Bitsignalen dienenden Leiter, der symbolisch durch eine einzige Eindrahtschnittstelle 10 wiedergegeben ist, eine Masterstation M unter Einfügung eines ihr zugeordneten ohm schen Widerstandes U₃ und fünf Teilnehmer Tl₁ bis Tl₃ unter Ein fügung je eines Treibers angeschlossen, (von denen nur der Trei ber für den Teilnehmer Tl₅ in Form einer mit Schalttransistoren T₁ bis T₃ bestückten Schaltung wiedergegeben ist). Vom Teilnehmer Tl₅ gehen eine Sendeleitung TxD und eine Empfangsleitung RxD aus; die letztere ist dabei über einen Negator 14 direkt mit der Ein drahtschnittstelle 10 verbunden, während die Sendeleitung TxD über einen weiteren Negator 12 an die Basis des Schalttransi stors T₃ gelegt ist. Bei leitendem Schalttransistor T₂ ist eine Verbindung von der Eindrahtschnittstelle 10 über einen Widerstand R₄ von geringer Größe, sowie den Schalttransistor T₃ oder, genau er gesagt, über den Kollektor und Emitter des Schalttransistors T₃ zur Erde vorhanden. In Abhängigkeit von den vom Teilnehmer Tl₅ ausgegebenen und durch die Sendeleitung TxD und den Negator 12 übertragenen Bitsignalen wird die zuvor genannte Verbindung her gestellt bzw. unterbrochen,und auf diese Weise gelangen die Bit signale 1 und 0 als Informationssignale an die Eindrahtschnitt stelle 10, die von dem einen Bitsignal 1 unbeeinflußt bleibt, also auf ihrem Potential von +12 V verharrt, während das andere Bitsignal 0 das Potential der Eindrahtschnittstelle 10 von +12 V auf etwa +2 V absinken läßt.As can be seen from the single circuit diagram, are on one of the transmission of bit signals serving conductor, which is symbolically represented by a single single wire interface 10 , a master station M with the insertion of an associated ohmic resistance U₃ and five subscribers Tl₁ to Tl₃ with an insertion each connected to a driver (of which only the driver is reproduced for the subscriber Tl₅ in the form of a circuit equipped with switching transistors T₁ to T₃). From the subscriber Tl₅ a transmission line TxD and a reception line RxD go out; the latter is connected via a negator 14 directly to the A wire interface 10 , while the transmission line TxD is connected via a further negator 12 to the base of the switching transistor T 3. When the switching transistor T₂ is conductive, there is a connection from the single-wire interface 10 through a resistor R₄ of small size, and the switching transistor T₃ or, to be precise, via the collector and emitter of the switching transistor T₃ to earth. Depending on the bit signals output by the subscriber Tl₅ and transmitted by the transmission line TxD and the negator 12 , the aforementioned connection is established or interrupted, and in this way the bit signals 1 and 0 arrive as information signals at the wire interface 10 , which remains unaffected by the one bit signal 1, ie remains at its potential of +12 V, while the other bit signal 0 causes the potential of the wire interface 10 to drop from +12 V to approximately +2 V.

Obgleich der besseren Übersichtlichkeit wegen zwischen der Ein drahtschnittstelle 10 und den einzelnen Teilnehmern Tl₁ bis Tl₄ nur ein Leiter gezeigt ist, sind auch bei diesen Teilnehmern je weils eine Sendeleitung TxD mit dem ausführlich für den Teilneh mer Tl₅ wiedergegebenen Treiber und eine Empfangsleitung RxD vor handen. Although for better clarity between the A wire interface 10 and the individual subscribers Tl₁ to Tl₄ only one conductor is shown, there is also a transmission line TxD with these participants each with the driver Tl₅ reproduced in detail for the subscriber and a receiving line RxD.

Gemäß der Erfindung zeichnet sich der Treiber durch einen den Schalttransistor T₂ betätigenden, zeitabhängigen Schaltungsfüh ler aus einem Kondensator C und dem Schalttransistor T₁ aus. Die ber Schaltungsfühler wird bei Sperrung des Schalttransistors T₂ und einer damit verknüpften Unterbrechung der zuvor bezeichneten Verbindung zwischen der Eindrahtschnittstelle 10 und dem Schalt transistor T₃ bzw. Erde in einen Nebenschluß zu einem den Schalt transistor T₂ überbrückenden hochohmigen Widerstand R₅ gelegt. Die Größe dieses Widerstandes R₅ ist in bezug auf die Größe des Widerstandes R₄ und eines Vorschaltwiderstandes R₆ des Kondensa tors C so gewählt, daß im Sperrzustand aller drei Schalttransi storen T₁ bis T₃ der Kondensator G, der über einen passend gepol ten Gleichrichter Q und seinen Vorschaltwiderstand R₆ am Kollek tor des Schalttransistors T₃ angeschlossen ist, von der Eindraht schnittstelle 10 aus über den Widerstand R₄ und den hochohmigen Widerstand R₅, sowie über den Vorschaltwiderstand R₆ und den Gleichrichter Q innerhalb einer für das Bitsignal vorgesehenen Periode voll aufgeladen werden kann. Eine volle Aufladung des Kondensators C bewirkt ein Leitendwerden des Schalttransistors T₁, wodurch über einen Kollektorwiderstand R₂ die Basis des Schalttransistors T₂ auf ein Potential gelangt, das nur wenig oberhalb des Erdpotentials am Emitter des Schalttransistors T₁ liegt und beispielsweise +2 V beträgt. Unter dieser Bedingung wird der Schalttransistor T₂ leitend und der hochohmige Wider stand R₃ unwirksam. Von diesem Augenblick an steht die bereits genannte Verbindung von dem Schalttransistor T₃ zur Eindraht schnittstelle 10 für die Übertragung von Bitsignalen des Teil nehmers Tl₃ zur Verfügung.According to the invention, the driver is characterized by a switching transistor T₂ actuating, time-dependent circuit sensor from a capacitor C and the switching transistor T₁. The over circuit sensor is placed when the switching transistor T₂ and a related interruption of the previously mentioned connection between the wire interface 10 and the switching transistor T₃ or earth in a shunt to a switching transistor T₂ bridging high-resistance resistor R₅. The size of this resistor R₅ is chosen in relation to the size of the resistor R₄ and a ballast resistor R₆ of the capacitor C so that in the blocked state of all three switching transistors T₁ to T₃ the capacitor G, the rectifier Q and its ballast resistor via a suitable pole R₆ is connected to the collector gate of the switching transistor T₃, from the single-wire interface 10 from the resistor R₄ and the high-resistance resistor R₅, and the ballast resistor R₆ and the rectifier Q can be fully charged within a period provided for the bit signal. A full charge of the capacitor C causes the switching transistor T₁ to become conductive, as a result of which the base of the switching transistor T₂ reaches a potential via a collector resistor R₂ which is only slightly above the earth potential at the emitter of the switching transistor T₁ and is, for example, +2 V. Under this condition, the switching transistor T₂ is conductive and the high resistance was R₃ ineffective. From this moment on, the aforementioned connection from the switching transistor T₃ to the single-wire interface 10 for the transmission of bit signals from the subscriber Tl₃ is available.

Dieser Übertragungsvorgang der Bitsignale wird vom zeitabhängigen Schaltungsfühler ununterbrochen daraufhin überwacht, ob der Schalttransistor T₃ infolge eines Fehlers nicht mehr in der Lage ist, in seinen Sperrzustand überzugehen. Praktisch gesehen, be deutet dies, daß er länger als zehn Perioden des Bitsignals im Leitungszustand verharrt, was von einem Fehler des Schalttran sistors T₃ selbst, also einem inneren Fehler, aber auch von einem Fehler im Sender des Teilnehmers Tl₅ herrühren kann, der während 10 Perioden nur Bitsignale der einen Polung ausgibt.This bit signal transmission process is time-dependent The circuit sensor continuously monitors whether the Switching transistor T₃ is no longer able due to an error is to go into its locked state. Practically speaking, be this means that it is longer than ten periods of the bit signal in the Line condition persists, which is due to a fault in the switch gear sistors T₃ itself, so an internal error, but also from one Error in the transmitter of the subscriber Tl₅ may arise during 10 periods only outputs bit signals with one polarity.

Während dieser zehn Perioden des Bitsignals entladet sich, von Kriechströmen in der Sperrichtung des Gleichrichters Q abgesehen, der Kondensator C durch einen Widerstand und die Basis und den Emitter des Schalttransistors T₁ zur Erde hin in einem Maße, daß der Schalttransistor T₁ in den Sperrzustand übergeht. Falls während dieser 10 Perioden der Schalttransistor T₃ sperren soll te, wird der Kondensator C von der Eindrahtstelle 10 aus über den leitenden Schalttransistor T₂ sehr schnell im Verhältnis zur Pe riode eines Bitsignals wieder voll aufgeladen. Beim Leitendblei ben des Schalttransistors T₃ über die 10 Perioden des Bitsignals hinaus wird, wie zuvor ausgeführt, der Schalttransistor T₁ ge sperrt, wodurch die Basis des Schalttransistors T₂ auf eine we sentlich höhere Spannung gebracht wird, die von der Eindraht schnittstelle 10 aus über den Widerstand R₄ von ziemlich gerin ger Größe und einen hochohmigen Widerstand R₃ herangeführt wird. Auf diese Weise werden die am Schalttransistor T₃ liegende Erde und somit sein fehlerhafter Leitungszustand bezüglich der Ein drahtschnittstelle 10 und aller an ihr angeschlossenen Teilneh mer Tl₁ bis Tl₄ sowie der Masterstation M unwirksam gemacht.During these ten periods of the bit signal, apart from leakage currents in the blocking direction of the rectifier Q, the capacitor C discharges through a resistor and the base and the emitter of the switching transistor T 1 to earth to an extent that the switching transistor T 1 changes into the blocking state. If during this 10 periods the switching transistor T₃ should block te, the capacitor C from the single-wire point 10 from the conductive switching transistor T₂ very quickly in relation to the pe period of a bit signal is fully charged again. When Leitendblei ben of the switching transistor T₃ over the 10 periods of the bit signal is, as previously stated, the switching transistor T₁ ge blocked, whereby the base of the switching transistor T₂ is brought to a we significantly higher voltage, the interface from the single wire 10 from the resistor R₄ of fairly small size and a high resistance R₃ is introduced. In this way, the ground on the switching transistor T₃ and thus its faulty line condition with respect to the A wire interface 10 and all connected to it participants Tl₁ to Tl₄ and the master station M ineffective.

Unter der Voraussetzung einer Bitrate von 9.600 bit/sec im Nor malbetrieb der Teilnehmer mögen die Widerstände R₁ = 47 kOhm, R₂ = 20 kOhm, R₃ = 100 kOhm, R₄ = 200 Ohm, R₅ = 100 kOhm, R₆ = 4,7 kOhm und U₃ = 2,2 kOhm sein; die Kapazität des Kondensators C betrage 22 nF.Assuming a bit rate of 9,600 bit / sec in the Nor Painting operation of the participants like the resistances R₁ = 47 kOhm, R₂ = 20 kOhm, R₃ = 100 kOhm, R₄ = 200 Ohm, R₅ = 100 kOhm, R₆ = 4.7 kOhm and U₃ = 2.2 kOhm; the capacitance of the capacitor C is 22 nF.

Claims

1.Circuit arrangement with a driver for maintaining subscriber operation at asynchronous single wire interfaces of a network system in the event of a malfunction of a data source, the digital output signals of which can be fed via an inverting switching element to the base of a transistor whose emitter is connected to earth or to a lower potential than that Be operating potential of the single wire interfaces, characterized in that between the single wire interface ( 10 ) and the collector of the transistor (T₃) one of a switch (T₂) via bridgeable high-resistance resistor (R₅) is connected to the shunt to actuate the switch (T₂) is a time-dependent circuit sensor (C, T₁), which closes the switch (T₂) after a period of time provided for a digital output signal and after the time period provided for ten digital output signals when the same predetermined signal level is sensed, the switch (T₂) open et.

2. Circuit arrangement according to claim 1, characterized ge indicates that a capacitor (C) of the time-dependent scarf tion sensor (G, T₁) between the collector of the transistor (T₃) and earth is switched, and that the state of charge or discharge this capacitor from a transistor (T₁) of the circuit lers (C, T₁) is convertible into an actuation signal that the Switch (T₂) can be fed.

3. Circuit arrangement according to claim 2, characterized ge indicates that the base of the transistor (T₁) of the time-dependent gene circuit sensor (C, T₁) on the connection between the condensers sator (C) and the collector of the transistor (T₃) connected is while the collector of the transistor (T₁) of the time-dependent gene circuit sensor (C, T₁) with the single wire interface and the switch (T₂) and the emitter of the transistor (T₁) of the time dependent circuit sensor (C 'T₁) is connected to earth.