DE3788692T2

DE3788692T2 - Image processing device.

Info

Publication number: DE3788692T2
Application number: DE3788692T
Authority: DE
Inventors: Toshihiro Kadowaki; Nao Nagashima
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-09-02
Filing date: 1987-09-01
Publication date: 1994-07-28
Anticipated expiration: 2007-09-02
Also published as: US4918542A; DE3751956T2; DE3751956D1; JPS6361381A; DE3788692D1; EP0259138B1; EP0259138A2; EP0485369B1; EP0259138A3; EP0485369A3; EP0485369A2; JP2692797B2

Description

Field of the invention

Die Erfindung bezieht sich auf eine Bildverarbeitungseinrichtung zum Verarbeiten von Bildsignalen, die durch Lesen eines Vorlagenbildes mit Zeilenbildsensoren wie Ladungskopplungsvorrichtungen (CCD) erhalten werden.The invention relates to an image processing device for processing image signals obtained by reading an original image with line image sensors such as charge coupled devices (CCD).

Related prior art

Die Anmelderin hat bereits in der US-PS 4 876 612 ein Bildlesegerät mit serieller Abtastung vorgeschlagen, in welchem ein linearer Bildsensor mit einem Lesebereich verwendet wird, der kürzer als die Breite eines Vorlagenbildes ist, und nach jedem Hauptabtastvorgang in einer Unterabtastrichtung versetzt wird, um die ganze Vorlagenbildfläche zu lesen.The applicant has already proposed a serial scanning image reading device in US Pat. No. 4,876,612 in which a linear image sensor having a reading area shorter than the width of an original image is used and is displaced in a sub-scanning direction after each main scanning operation in order to read the entire original image area.

Fig. 1 veranschaulicht den Bildlesevorgang mit einem solchen Bildlesegerät mit serieller Abtastung.Fig. 1 illustrates the image reading process with such a serial scanning image reader.

Ein linearer Bildsensor 1, der durch eine Ladungskopplungsvorrichtung CCD gebildet ist, überstreicht eine Lesefläche RA durch eine Bewegung entlang der dargestellten Bahn beginnend von einer Ausgangsstellung HP weg mittels eines nicht dargestellten Hauptabtastung-Antriebssystems für das Bewegen des CCD- Bildsensors 1 in der Hauptabtastrichtung und eines nicht dargestellten Unterabtastung-Antriebssystems für das Bewegen des Sensors in der Unterabtastrichtung. Die Lesefläche RA wird nacheinander in der Aufeinanderfolge von Abtastungen (1) bis (5) gelesen, so daß die ganze Lesefläche durch mehrere Hauptabtastungen gelesen wird.A linear image sensor 1, which is formed by a charge-coupled device CCD, sweeps a reading area RA by moving along the trajectory starting from a home position HP by means of a main scanning drive system (not shown) for moving the CCD image sensor 1 in the main scanning direction and a sub-scanning drive system (not shown) for moving the sensor in the sub-scanning direction. The reading area RA is read sequentially in the sequence of scans (1) to (5) so that the entire reading area is read by a plurality of main scans.

In einem solchen Bildlesegerät wird die Bildmaßstabänderung wie eine Verkleinerung oder eine Vergrößerung des Bildes im allgemeinen in der Hauptabtastrichtung durch ein Verfahren zum mechanischen Ändern der Abtastgeschwindigkeit bzw. der Bewegungsgeschwindigkeit des CCD-Bildsensors 1 entsprechend dem Verhältnis der Bildformatänderung (der Vergrößerungsänderung) und in der Unterabtastrichtung der Abtastrichtung der Ladungskopplungsvorrichtung durch ein Verfahren zu einer elektrischen Maßstabänderung durch Ausdünnen oder Auffüllen von Bilddaten erreicht.In such an image reading apparatus, the image scale change such as reduction or enlargement of the image is generally achieved in the main scanning direction by a method of mechanically changing the scanning speed or the moving speed of the CCD image sensor 1 according to the ratio of the image format change (the magnification change), and in the sub-scanning direction of the scanning direction of the charge-coupled device by a method of electrically changing the scale by thinning or filling up image data.

Falls die Anzahl von Bilddaten in der Hauptabtastrichtung der Ladungskopplungsvorrichtung veränderbar ist und die Ladungssammelzeit der Ladungskopplungsvorrichtung konstant und kontinuierlich ist, kann eine Bildformatverkleinerung auf 50% durch Verdoppeln der Bewegungsgeschwindigkeit des CCD-Bildsensors 1 in der Hauptabtastrichtung im Vergleich zu der Geschwindigkeit bei dem Lesen für gleiches Bildformat und durch Ausdünnen jedes zweiten Bildelements der Bilddaten in der CCD-Abtastrichtung erzielt werden. Andererseits kann eine Bildformatvergrößerung auf 200% durch Verringern der Bewegungsgeschwindigkeit des CCD-Bildsensors 1 in der Hauptabtastrichtung auf die Hälfte im Vergleich zu der Geschwindigkeit bei dem Lesen für gleichbleibendes Bildformat und durch zweifaches Wiederholen eines jeden Bildelements in den Bilddaten in der CCD-Abtastrichtung erreicht werden.If the number of image data in the main scanning direction of the charge-coupled device is variable and the charge accumulation time of the charge-coupled device is constant and continuous, image size reduction to 50% can be achieved by doubling the moving speed of the CCD image sensor 1 in the main scanning direction compared to the speed in reading for the same image size and by thinning every other picture element of the image data in the CCD scanning direction. On the other hand, image size enlargement to 200% can be achieved by reducing the moving speed of the CCD image sensor 1 in the Main scanning direction to half the speed of constant image format reading and by repeating each pixel in the image data twice in the CCD scanning direction.

Bei einem solchen "runden" Bildmaßstab wie 50% oder 200% ist der Bildanschlußprozeß für das Beibehalten der Kontinuität des Bildes an den Grenzen der Abtastungen (1) bis (5) verhältnismäßig einfach, jedoch ist für einen Bildmaßstab wie 59% oder 167% ein sehr komplizierter Prozeß für den Bildanschluß erforderlich. Falls ferner nach der Bildformatänderung eine zusätzliche Bildverarbeitung wie ein Glätten ausgeführt wird, sind außerdem Bilddaten für Bildelemente vor und hinter dem verarbeiteten Bildelement erforderlich und der Bildanschluß bei einer derartigen Bildformatänderung wird noch komplizierter.For such a "round" image scale as 50% or 200%, the image connection process for maintaining the continuity of the image at the boundaries of the scans (1) to (5) is relatively simple, but for an image scale such as 59% or 167%, a very complicated process is required for the image connection. Furthermore, if additional image processing such as smoothing is carried out after the image scale change, image data for picture elements before and after the processed picture element are also required and the image connection in such an image scale change becomes even more complicated.

Fig. 2 zeigt ein Beispiel für eine Schaltung zur elektrischen Bildformatänderung durch Ausdünnen oder Einfügen von Bilddaten.Fig. 2 shows an example of a circuit for electrically changing the image format by thinning or inserting image data.

Eingegebene Bilddaten werden abwechselnd in Schreib/Lesespeichern (RAM) 13 und 15 gespeichert. Die Bildformatverkleinerung wird durch Ausdünnen der Bilddaten bei deren Einspeicherung in die Speicher erzielt, während die Bildformatvergrößerung durch Auffüllen der Bilddaten bei dem Auslesen aus den Speichern erzielt wird, und die erhaltenen Ausgabebilddaten werden einer nachfolgenden Schaltung zugeführt.Input image data is alternately stored in random access memories (RAMs) 13 and 15. Image size reduction is achieved by thinning the image data when storing them in the memories, while image size enlargement is achieved by filling up the image data when reading them from the memories, and the resulting output image data is supplied to a subsequent circuit.

Ein D-Flipflop 10 dient zur Zwischenspeicherung der eingegebenen Bilddaten mittels eines Bildtaktsignals WRCK, das synchron mit den eingegebenen Bilddaten zugeführt wird.A D flip-flop 10 is used to temporarily store the input image data by means of an image clock signal WRCK, which is synchronous with the input image data is supplied.

Das Bildtaktsignal WRCK wird zum Erzeugen eines Taktsignals WRCM für eine Bildformatverkleinerung durch einen Dezimalverhältnis-Multiplizierer (DRM) 11 ausgedünnt. Dieser ist beispielsweise durch einen Multiplizierer SN 74167, eine Standard-TTL-Vorrichtung von Texas Instruments gebildet und erzeugt das ausgedünnte Taktsignal WRCM entsprechend einer an einem Dateneingang eingestellten, binär codierten Dezimalzahl wie "99" oder "55". Da diese Vorrichtung SN 74167 nicht dazu geeignet ist, das Bildtaktsignal WRCK unverändert durchzulassen, wird eine externe Schaltung hinzugefügt, um eine Signalübertragung in dem Fall zu ermöglichen, daß keine Bildformatverkleinerung vorgenommen wird. Durch ein Synchronisiersignal WRST zum Synchronisieren einer jeweiligen Zeile wird auf das Umschalten auf den niedrigen Pegel hin ein in dem Multiplizierer 11 enthaltener Zähler gelöscht, wodurch das Bildtaktsignal WRCK auf die gleiche Weise während der Periode einer Hauptabtastung ausgedünnt wird.The image clock signal WRCK is thinned out to generate a clock signal WRCM for image format reduction by a decimal ratio multiplier (DRM) 11. This is formed, for example, by a multiplier SN 74167, a standard TTL device from Texas Instruments, and generates the thinned out clock signal WRCM according to a binary-coded decimal number such as "99" or "55" set at a data input. Since this device SN 74167 is not suitable for passing the image clock signal WRCK unchanged, an external circuit is added to enable signal transmission in the case that image format reduction is not carried out. By a synchronizing signal WRST for synchronizing each line, a counter included in the multiplier 11 is cleared upon switching to the low level, whereby the image clock signal WRCK is thinned out in the same way during the period of a main scan.

Ein Zähler 12 erzeugt die Schreibadressen für die Schreib/Lesespeicher 13 und 15 und zählt im Ansprechen auf das Synchronisiersignal WRST von Null an hoch.A counter 12 generates the write addresses for the read/write memories 13 and 15 and counts up from zero in response to the synchronization signal WRST.

Ein D-Flipflop 18 zur Zwischenspeicherung der aus den Schreib/Lesespeichern 13 und 15 ausgelesenen und durch einen Wähler 17 gewählten Daten speichert die Daten mittels eines externen Bildtaktsignals RDCK.A D flip-flop 18 for temporarily storing the data read from the read/write memories 13 and 15 and selected by a selector 17 stores the data by means of an external image clock signal RDCK.

Die Bildtaktimpulse RDCK werden zum Erzeugen von Taktimpulsen RDCM für die Bildvergrößerung durch einen Binärverhältnis-Multiplizierer (BRM) 19 ausgedünnt. Dieser ist beispielsweise durch eine Vorrichtung SN 7497, eine Standard-TTL- Vorrichtung von Texas Instruments gebildet und erzeugt die ausgedünnten Impulse RDCM entsprechend einer an einem Dateneingang eingestellten Binärzahl wie "6FF" oder "955" (sedezimal). Da diese Vorrichtung SN 7497 nicht dafür geeignet ist, die Bildtaktimpulse RDCK ohne Änderung durchzulassen, wird eine externe Schaltung hinzugefügt, um die Signalübertragung in dem Fall zu ermöglichen, daß keine Bildformatvergrößerung vorgenommen wird. Durch ein Synchronisiersignal RDST zum Synchronisieren einerjeweiligen Zeile wird auf das Umschalten auf den niedrigen Pegel hin ein in dem Multiplizierer 19 enthaltener Zähler gelöscht, wodurch die Bildtaktimpulse RDCK auf die gleiche Weise während der Periode einer Hauptabtastung ausgedünnt werden.The image clock pulses RDCK are used to generate clock pulses RDCM for the The image is thinned out by a binary ratio multiplier (BRM) 19 during image enlargement. This is formed, for example, by a device SN 7497, a standard TTL device from Texas Instruments, and generates the thinned out pulses RDCM corresponding to a binary number such as "6FF" or "955" (hexadecimal) set at a data input. Since this device SN 7497 is not capable of passing the image clock pulses RDCK without change, an external circuit is added to enable signal transmission in the case where image format enlargement is not carried out. By a synchronizing signal RDST for synchronizing a respective line, a counter included in the multiplier 19 is cleared upon switching to the low level, whereby the image clock pulses RDCK are thinned out in the same way during the period of a main scan.

Ein Zähler 20 erzeugt die Leseadressen für die Schreib/Lesespeicher 13 und 15 und zählt im Ansprechen auf das Synchronisiersignal RDST von Null an hoch.A counter 20 generates the read addresses for the read/write memories 13 and 15 and counts up from zero in response to the synchronization signal RDST.

Die Schreib/Lesespeicher 13 und 15 führen das Schreiben und das Lesen der Bilddaten entsprechend den durch Wähler 14 und 16 gewählten Schreibadressen aus dem Zähler 12 oder den Leseadressen aus dem Zähler 20 aus und bilden einen sogenannten Doppelpufferspeicher, in welchem ein Schreib/Lesespeicher das Schreiben der Daten ausführt, während der andere das Lesen der Daten ausführt.The read/write memories 13 and 15 carry out the writing and reading of the image data according to the write addresses from the counter 12 or the read addresses from the counter 20 selected by selectors 14 and 16, and form a so-called double buffer memory in which one read/write memory carries out the writing of the data while the other carries out the reading of the data.

Bei dem vorstehend erläuterten Aufbau werden in die Schreib/Lesespeicher 13 und 15 Bilddaten eingespeichert, die entsprechend dem Verhältnis der Bildverkleinerung dadurch ausgedünnt sind, daß die Schreibadressen entsprechend den Taktimpulsen WRCM gebildet werden, die durch das dem Verhältnis der Bildverkleinerung entsprechende Ausdünnen der Bildtaktimpulse WRCK erhalten werden, welche synchron mit den eingegebenen Bilddaten eingegeben werden. Ferner werden aus dem Zwischenspeicher 18 Bilddaten erhalten, die entsprechend dem Verhältnis der Bildvergrößerung dadurch aufgefüllt sind, daß die Leseadressen für die Schreib/Lesespeicher 13 und 15 entsprechend den Taktimpulsen RDCM gebildet werden, die durch dem Verhältnis der Bildvergrößerung entsprechendes Ausdünnen der Bildtaktimpulse RDCK erhalten werden.In the structure explained above, image data is stored in the read/write memories 13 and 15, which are thinned out in accordance with the ratio of the image reduction by forming the write addresses in accordance with the clock pulses WRCM, which are formed by thinning out the image clock pulses in accordance with the ratio of the image reduction WRCK which are input in synchronism with the input image data. Furthermore, image data are obtained from the buffer 18 which are filled up in accordance with the ratio of the image magnification by forming the read addresses for the read/write memories 13 and 15 in accordance with the clock pulses RDCM which are obtained by thinning out the image clock pulses RDCK in accordance with the ratio of the image magnification.

Fig. 3 veranschaulicht einen Bildanschlußprozeß bei einer Bildformatänderung.Fig. 3 illustrates an image connection process during an image format change.

In Fig. 3 zeigt eine obere Reihe den Zustand der Bildlesezeile bei dem Betrachten der Lesefläche in der CCD-Abtastrichtung (Unterabtastrichtung) nach Fig. 1 bzw. den Zustand von Ausgabebildelementen bei dem Bildlesevorgang für gleichbleibendes Format. Die Bildelemente a, b, c und d sind diejenigen, die in den Bildanschlußvorgang zwischen einer l-ten Abtastung und einer (l+1)-ten Abtastung einbezogen sind, und bei diesem Beispiel ist durch eine nachfolgende Schaltung ein Glättungsprozeß durch eine 3·3-Matrix anzuwenden.In Fig. 3, an upper row shows the state of the image reading line when viewing the reading surface in the CCD scanning direction (sub-scanning direction) of Fig. 1, and the state of output pixels in the image reading operation for constant format, respectively. The pixels a, b, c and d are those involved in the image connection operation between an l-th scan and an (l+1)-th scan, and in this example, a smoothing process by a 3 × 3 matrix is to be applied by a subsequent circuit.

Eine untere Reihe in Fig. 3 zeigt den Zustand der Ausgabebildelemente im Falle einer Bildvergrößerung auf 150%. Bildelemente a', a'', b', c', c' und d'' entsprechen jeweils den auf 150% aufgefüllten Bildelementen a, b, c und d.A bottom row in Fig. 3 shows the state of the output pixels in case of image enlargement to 150%. Pixels a', a'', b', c', c' and d'' correspond to pixels a, b, c and d filled to 150%, respectively.

Bei diesem Beispiel ist es im Falle einer Bildvergrößerung auf 150% erforderlich, bei der l-ten Abtastung die Bildelemente a', a'', b', c' und c'' und bei der (l+1)-ten Abtastung die Bildelemente a'', b', c', c'' und d'' auszugeben. Das Verfahren für den Bildanschluß ist entsprechend der Anzahl der Bildelemente des CCD-Bildsensors 1 und entsprechend der Bildvergrößerung veränderbar, so daß die Stellen der einzufügenden oder auszudehnenden Bildelemente dementsprechend abgeändert werden müssen.In this example, in the case of image magnification to 150%, it is necessary to output the picture elements a', a'', b', c' and c'' at the l-th sampling and the picture elements a'', b', c', c'' and d'' at the (l+1)-th sampling. The method for image connection is according to the number of picture elements of the CCD image sensor 1 and can be changed according to the image magnification, so that the positions of the image elements to be inserted or expanded must be changed accordingly.

Zum Erzielen eines genauen Bildanschlusses gemäß der Darstellung in Fig. 3 mit dem in Fig. 2 gezeigten Schaltungsaufbau müssen die Ausgangssignale der eingebauten Zähler des Digitalverhältnis-Multiplizierers 11 und des Binärverhältnis- Multiplizierers 19 miteinander an der Bildanschlußstelle übereinstimmen und zu diesem Zweck wird es erforderlich, zusätzlich zu dem Löschen der Zähler genau die Daten für die Bildformatänderung wie die Zählervoreinstellung und die Zählerauslesung an der Bildanschlußstelle zu steuern. Infolgedessen wird die Schaltung unvermeidbargroß und kompliziert.In order to achieve an accurate picture connection as shown in Fig. 3 with the circuit structure shown in Fig. 2, the output signals of the built-in counters of the digital ratio multiplier 11 and the binary ratio multiplier 19 must coincide with each other at the picture connection point, and for this purpose it becomes necessary to accurately control the data for picture format change such as counter preset and counter readout at the picture connection point in addition to clearing the counters. As a result, the circuit inevitably becomes large and complicated.

Ferner wird eine zusätzliche Schaltung für das Einschreiben und Auslesen der Bilddaten zu einem beliebigen Zeitpunkt nach der Eingabe der Synchronisiersignale WRST und RDST erforderlich.Furthermore, an additional circuit is required for writing and reading the image data at any time after the input of the synchronization signals WRST and RDST.

Falls jedoch die Bilddaten unabhängig von einem jeweiligen Hauptabtastvorgang ausgedünnt oder aufgefüllt werden, kann an der Stoßstelle zwischen den bei der lten Hauptabtastung und den bei der (l+1)-ten Hauptabtastung erhaltenen Daten der Teilungsabstand der ausgedünnten oder aufgefüllten Bildelemente von demjenigen in den anderen Teilen verschieden werden, so daß an dieser Stoßstelle das Ausgabebild verzerrt sein kann.However, if the image data is thinned or filled independently of each main scan, the pitch of the thinned or filled picture elements at the joint between the data obtained in the 1st main scan and the (l+1)th main scan may become different from that in the other parts, so that the output image at this joint may be distorted.

Summary of the invention

Erfindungsgemäß wird eine Bildverarbeitungseinrichtung gemäß Patentanspruch 1 geschaffen. In den übrigen Ansprüchen sind wahlweise und vorteilhafte Merkmale aufgeführt.According to the invention, an image processing device according to claim 1 is created. Optional and advantageous features are listed in the remaining claims.

Ein Ausführungsbeispiel der Erfindung ergibt eine Bildverarbeitungseinrichtung, die es ermöglicht, im Falle des Lesens eines Bildes unter Unterteilung desselben in mehrere Flächen eine Bildformatänderung an der Grenze benachbarter Flächen auszuführen.An embodiment of the invention provides an image processing device which, in the case of reading an image by dividing it into several areas, enables an image format change to be carried out at the boundary of adjacent areas.

Ein Ausführungsbeispiel der Erfindung ergibt eine Bildverarbeitungseinrichtung, die es ermöglicht, auf beliebige Weise die Stellen von Bilddaten zu wählen, wenn diese Daten zur Bildformatänderung ausgedünnt oder aufgefüllt werden.An embodiment of the invention provides an image processing device which makes it possible to select the locations of image data in an arbitrary manner when this data is thinned out or filled up for image format change.

Ausführungsbeispiele der Erfindung, die keine einschränkenden Beispiele darstellen, werden nachstehend unter Bezugnahme auf die Zeichnung näher erläutert.Embodiments of the invention, which are not limiting examples, are explained in more detail below with reference to the drawing.

Short description of the drawing

Fig. 1 ist eine schematische Ansicht, die das Prinzip der seriellen Abtastung veranschaulicht,Fig. 1 is a schematic view illustrating the principle of serial scanning,

Fig. 2 ist ein Blockschaltbild, das ein Beispiel für eine herkömmliche Schaltung zur Bildformatänderung durch Ausdünnen oder Auffüllen von Bilddaten zeigt,Fig. 2 is a block diagram showing an example of a conventional circuit for changing the image format by thinning or filling up image data,

Fig. 3 ist eine schematische Ansicht, die das Prinzip eines Bildanschlußprozesses bei einer Bildformatänderung veranschaulicht,Fig. 3 is a schematic view illustrating the principle of an image connection process in an image format change,

Fig. 4 ist eine Steuerungsblockdarstellung eines Bildlesegerätes mit serieller Abtastung, bei dem die Erfindung anwendbar ist,Fig. 4 is a control block diagram of a serial scanning image reading device to which the invention is applicable,

Fig. 5 ist ein Blockschaltbild, das ein Beispiel für eine Schaltung zur Bildmaßstabänderung zeigt,Fig. 5 is a block diagram showing an example of a circuit for image scale change,

Fig. 6 ist ein Zeitdiagramm, das die Zeitsteuerung von verschiedenen Signalen nach Fig. 5 zeigt,Fig. 6 is a timing diagram showing the timing of various signals of Fig. 5,

Fig. 7 ist ein Zeitdiagramm, das Einzelheiten bei einer Bildverkleinerung zeigt,Fig. 7 is a timing chart showing details of image reduction,

Fig. 8 ist ein Zeitdiagramm, das Einzelheiten bei einer Bildvergrößerung zeigt, undFig. 8 is a timing chart showing details of image magnification, and

Fig. 9 bis 11 sind Ablaufdiagramme, die die Steuerungsablauffolge einer Zentraleinheit 35 veranschaulichen.Figs. 9 to 11 are flowcharts illustrating the control sequence of a central processing unit 35.

Detailed description of the preferred embodiments

Die Erfindung wird nun durch Ausführungsbeispiele für diese ausführlich erläutert.The invention will now be explained in detail by means of embodiments thereof.

Die Fig. 4 ist ein Blockschaltbild, das ein Beispiel für eine Steuerschaltung zeigt, das in dem in Fig. 1 gezeigten Bildlesegerät mit serieller Abtastung verwendet wird, in dem die Erfindung anwendbar ist.Fig. 4 is a block diagram showing an example of a control circuit that used in the serial scanning image reading apparatus shown in Fig. 1, to which the invention is applicable.

Eine Ladungskopplungsvorrichtung CCD 30, die dem CCD-Bildsensor 1 nach Fig. 1 entspricht, ist ein Bildsensor, der durch eine Anordnung von mehreren fotoelektrischen Wandlerelementen gebildet ist.A charge-coupled device CCD 30, which corresponds to the CCD image sensor 1 in Fig. 1, is an image sensor formed by an array of a plurality of photoelectric conversion elements.

Ein von der Ladungskopplungsvorrichtung 30 abgegebenes analoges Bildsignal wird einer Analogsignal-Prozessorschaltung 31 zur Abschattungskorrektur, Störkomponentenausscheidung, Verstärkung usw. und im weiteren einem Analog/ Digital-bzw. A/D-Umsetzer 32 zugeführt. In dem A/D-Umsetzer 32 wird dieses analoge Bildsignal in ein mehrwertiges digitales Bildsignal umgesetzt, welches dann einer Maßstabänderungs-Prozessorschaltung 33 zugeführt wird, die mit einer Bildanschlußeinheit versehen ist.An analog image signal output from the charge-coupled device 30 is supplied to an analog signal processor circuit 31 for shading correction, noise component elimination, amplification, etc. and then to an analog/digital or A/D converter 32. In the A/D converter 32, this analog image signal is converted into a multi-value digital image signal, which is then supplied to a scale change processor circuit 33 provided with an image connection unit.

Die Maßstabänderung-Prozessorschaltung 33 führt nicht nur eine Bildformatänderung und einen Bildanschluß aus, sondern erzeugt auch mehrere Zeitsteuersignale A für das Betreiben der Ladungskopplungsvorrichtung 30 und mehrere Zeitsteuersignale B bezüglich der Ausgabe von Bilddaten, die sich aus der Bildformatänderung und dem Bildanschluß ergeben.The scale change processor circuit 33 not only carries out aspect ratio change and image connection, but also generates a plurality of timing signals A for operating the charge coupled device 30 and a plurality of timing signals B relating to the output of image data resulting from the aspect ratio change and image connection.

Eine CCD-Treiberstufe 34 erzeugt entsprechend den Zeitsteuersignalen A Ansteuerungssignale für die Ladungskopplungsvorrichtung 30.A CCD driver stage 34 generates control signals for the charge-coupled device 30 in accordance with the timing signals A.

Eine Zentraleinheit CPU 35 ist durch einen Mikrocomputer für das Steuern des ganzen Bildlesegerätes gebildet. Steuerprogramme hierfür sind in einem Festspeicher (ROM) 38 gespeichert. Die Zentraleinheit 35 steuert unter Benutzung eines Schreib/Lesespeichers (RAM) 36 für das vorübergehende Speichern von Daten eine Bedienungseinheit 39, über die die Bedienungsperson die Befehle für das Beginnen oder Beenden des Bildlesevorgangs und für das Bestimmen der Bildvergrößerung eingibt, eine Hauptabtastungs-Treiberschaltung 37 für das Steuern der Bewegung der Ladungskopplungsvorrichtung 30 in der Hauptabtastrichtung, eine Unterabtastungs-Treiberschaltung 40 für das Steuern der Bewegung der Ladungskopplungsvorrichtung 30 in der Unterabtastrichtung und die Maßstabänderung-Prozessorschaltung bzw. Bildmaßstabänderungsschaltung 33.A central unit CPU 35 is formed by a microcomputer for controlling the entire image reading device. Control programs for this are contained in a Read only memory (ROM) 38. The central processing unit 35 controls, using a random access memory (RAM) 36 for temporarily storing data, an operation unit 39 through which the operator inputs the commands for starting or ending the image reading operation and for determining the image magnification, a main scanning driver circuit 37 for controlling the movement of the charge-coupled device 30 in the main scanning direction, a sub-scanning driver circuit 40 for controlling the movement of the charge-coupled device 30 in the sub-scanning direction, and the scale change processor circuit or image scale change circuit 33.

Die Fig. 5 zeigt die Einzelheiten der in Fig. 4 gezeigten Bildmaßstabänderungsschaltung 33.Fig. 5 shows the details of the image scale changing circuit 33 shown in Fig. 4.

Zuerst wird eine Schaltung für das Ausführen einer Bildverkleinerung erläutert.First, a circuit for performing image reduction is explained.

Von einem D-Flipflop 51 werden eingegebene Bilddaten im Ansprechen auf Bildtaktimpulse WRCK zwischengespeichert, die synchron mit den eingegebenen Bilddaten zugeführt werden.A D flip-flop 51 latches input image data in response to image clock pulses WRCK supplied synchronously with the input image data.

Ein Zähler 52 zum Erzeugen von Leseadressen für einen Schreib/Lesespeicher (RAM) 54 wird durch ein Synchronisiersignal WRST gelöscht und zählt synchron mit den Taktimpulsen WRCK von Null an hoch.A counter 52 for generating read addresses for a random access memory (RAM) 54 is cleared by a synchronization signal WRST and counts up from zero synchronously with the clock pulses WRCK.

Ein Wähler 53 wählt für das Zuführen von Adressensignalen und Steuersignalen zu dem Schreib/Lesespeicher 54 entweder die Zentraleinheit 35 oder den Zähler 52. Der Wähler 53 wählt normalerweise über einen Kanal A den Zähler 52, um die in dem Schreib/Lesespeicher 54 gespeicherten Zeiten auszulesen, und über einen Kanal B wird die Zentraleinheit 35 nur dann gewählt, wenn die Daten in dem Schreib/Lesespeicher 54 geändert werden sollen.A selector 53 selects either the central unit 35 or the counter 52 for supplying address signals and control signals to the read/write memory 54. The selector 53 normally selects the counter 52 via a channel A in order to the times stored in the read/write memory 54, and the central unit 35 is selected via a channel B only when the data in the read/write memory 54 are to be changed.

Der Schreib/Lesespeicher 54 speichert entsprechend den von dem Zähler 52 erzeugten Adressensignalen eine Vielzahl von Zeiten bezüglich der Bildtaktimpulse WRCK. Aufgrund der im voraus durch die Zentraleinheit 35 in den Schreib/ Lesespeicher 54 eingesetzten Zeitsteuerinformationen werden entsprechend den Adressensignalen aus dem Zähler 52 synchron mit dem Synchronisiersignal WRST die Zeitsteuersignale A ausgegeben.The read/write memory 54 stores a plurality of timings of the image clock pulses WRCK in accordance with the address signals generated by the counter 52. Based on the timing information set in advance by the central processing unit 35 in the read/write memory 54, the timing signals A are output in accordance with the address signals from the counter 52 in synchronism with the synchronizing signal WRST.

Ein Signal WREB, das in den Zeitsteuersignalen A enthalten ist, wird zum Erzeugen von Taktimpulsen WRCU für einen Zähler 57 zum Erzeugen von Schreibadressensignalen für Schreib/Lesespeicher 58 und 60 eingesetzt.A signal WREB included in the timing signals A is used to generate clock pulses WRCU for a counter 57 for generating write address signals for random access memories 58 and 60.

Ein D-Flipflop 55 und ein ODER-Glied 56 dienen zum Erzeugen der Taktimpulse WRCU aus dem Signal WREB. Der Zähler 57 wird beispielsweise durch das Synchronisiersignal WRST gelöscht und zählt dann entsprechend den Taktimpulsen WRCU von Null an hoch.A D flip-flop 55 and an OR gate 56 are used to generate the clock pulses WRCU from the signal WREB. The counter 57 is cleared, for example, by the synchronization signal WRST and then counts up from zero according to the clock pulses WRCU.

Im folgenden wird eine Schaltung für die Bildvergrößerung erläutert. Entsprechend externen Bildtaktimpulsen RDCK werden von einem D-Flipflop 63 Daten zwischengespeichert, die aus dem durch einen Wähler 60 gewählten Schreib/ Lesespeicher 58 oder 60 ausgelesen werden.A circuit for image enlargement is explained below. In accordance with external image clock pulses RDCK, a D flip-flop 63 temporarily stores data which is read from the read/write memory 58 or 60 selected by a selector 60.

Ein Zähler 64 zum Erzeugen der Leseadressen für einen Schreib/Lesespeicher RAM 66 wird beispielsweise durch ein Synchronisiersignal RDST gelöscht und zählt dann entsprechend den Taktimpulsen RDCK von Null an hoch.A counter 64 for generating the read addresses for a read/write memory RAM 66 is cleared, for example, by a synchronization signal RDST and counts then from zero up according to the clock pulses RDCK.

Ein Wähler 65 wählt für das Zuführen der Adressensignale und der Steuersignale zu dem Schreib/Lesespeicher 66 entweder die Zentraleinheit 35 oder den Zähler 64. Der Wähler wählt normalerweise den Zähler 64 zum Auslesen der in dem Schreib/Lesespeicher 66 gespeicherten Zeiten, während die Zentraleinheit 35 nur dann gewählt wird, wenn die Daten in dem Schreib/Lesespeicher 66 geändert werden sollen.A selector 65 selects either the central processing unit 35 or the counter 64 for supplying the address signals and the control signals to the read/write memory 66. The selector normally selects the counter 64 for reading the times stored in the read/write memory 66, while the central processing unit 35 is selected only when the data in the read/write memory 66 is to be changed.

Der Schreib/Lesespeicher 66 speichert entsprechend den von dem Zähler 64 erzeugten Adressensignalen eine Vielzahl von Zeiten bezüglich der Bildtaktimpulse RDCK. Aufgrund der zuvor durch die Zentraleinheit 35 in den Schreib/Lesespeicher 66 eingesetzten Zeitinformationen werden entsprechend den Adressensignalen aus dem Zähler 54 synchron mit dem Synchronisiersignal RDST die Zeitsteuersignale B abgegeben.The read/write memory 66 stores a plurality of times with respect to the image clock pulses RDCK in accordance with the address signals generated by the counter 64. Based on the time information previously inserted into the read/write memory 66 by the central unit 35, the timing signals B are output in accordance with the address signals from the counter 54 in synchronism with the synchronization signal RDST.

Ein Signal RDEB, das in den Zeitsteuersignalen B enthalten ist, wird zum Erzeugen von Taktimpulsen RDCU für einen Zähler 69 zum Erzeugen von Leseadressensignalen für die Schreib/Lesespeicher 58 und 60 eingesetzt.A signal RDEB included in the timing signals B is used to generate clock pulses RDCU for a counter 69 for generating read address signals for the random access memories 58 and 60.

Ein D-Flipflop 67 und ein ODER-Glied 68 dienen zum Erzeugen der Taktimpulse RDCU aus dem Signal RDEB. Der Zähler 69 wird beispielsweise durch das Synchronisiersignal RDST gelöscht und zählt dann entsprechend den Taktimpulsen RDCU von Null an hoch.A D flip-flop 67 and an OR gate 68 are used to generate the clock pulses RDCU from the signal RDEB. The counter 69 is cleared, for example, by the synchronization signal RDST and then counts up from zero according to the clock pulses RDCU.

Die Schreib/Lesespeicher 58 und 60 führen das Einschreiben und Auslesen der Bilddaten entsprechend den durch Wähler 59 bzw. 61 gewählten Schreibadressen aus dem Zähler 57 oder Leseadressen aus dem Zähler 69 aus und bilden einen Doppelpufferspeicher, in welchem ein Schreib/Lesespeicher für einen Schreibvorgang eingesetzt ist, während der andere Schreib/Lesespeicher für einen Auslesevorgang eingesetzt ist.The read/write memories 58 and 60 carry out the writing and reading of the image data according to the write addresses from the counter 57 or read addresses from the counter 69 selected by selectors 59 and 61, respectively, and form a double buffer memory in which a read/write memory for a is used for a write operation, while the other read/write memory is used for a read operation.

Die Fig. 6 zeigt ein Beispiel für Zeitsteuerungen der Signale WRST, RDST, WREB und RDEB. Es ist angenommen, daß Daten für das Lesen eines Bildes im Maßstab 1 : 1 eingestellt sind und die Frequenz der Taktimpulse RDCK höher als diejenige der Taktimpulse WRCK ist. Somit ist die Dauer des Signals RDEB geringfügig kürzer.Fig. 6 shows an example of timings of the signals WRST, RDST, WREB and RDEB. It is assumed that data is set for reading an image at a scale of 1:1 and the frequency of the clock pulses RDCK is higher than that of the clock pulses WRCK. Thus, the duration of the signal RDEB is slightly shorter.

Bei diesem Ausführungsbeispiel sind die Zeiten durch einen Schreib/Lesespeicher wie einen RAM bestimmt, so daß gemäß Fig. 6 die Signale WREB und RDEB zu beliebigen Zeiten in bezug auf die Synchronisiersignale WRST und RDST erzeugt werden können.In this embodiment, the times are determined by a read/write memory such as a RAM, so that, as shown in Fig. 6, the signals WREB and RDEB can be generated at any times with respect to the synchronization signals WRST and RDST.

Die Fig. 7 ist ein Zeitdiagramm, das die Einzelheiten eines Bildverkleinerungsvorgangs veranschaulicht, wobei gestrichelte Linien die Zeiten bei einer Bildverkleinerung auf 60% darstellen.Fig. 7 is a timing chart illustrating the details of an image reduction process, with dashed lines showing the times when the image is reduced to 60%.

Der Zähler 52 ist ein synchron gelöschter Zähler, der beispielsweise durch einen Zähler SN 74LS163, eine Standard-TTL-Vorrichtung von Texas Instruments gebildet ist und der von einem Zählstand m auf einen Zählstand 0 gelöscht wird, wenn das Synchronisiersignal WRST auf den niedrigen Pegel geschaltet wird, und dessen Ausgangssignal Q an den Vorderflanken der Taktimpulse WRCK aufgestuft wird.The counter 52 is a synchronously cleared counter, which is formed, for example, by a counter SN 74LS163, a standard TTL device from Texas Instruments, and which is cleared from a count m to a count 0 when the synchronizing signal WRST is switched to the low level, and whose output signal Q is stepped up on the leading edges of the clock pulses WRCK.

Bei diesem Ausführungsbeispiel wird gemäß der Darstellung in Fig. 7 das Signal WREB von der Adresse 1 des Schreib/Lesespeichers 54 an gespeichert und in Aufeinanderfolge durch die Zählstandsignale des Zählers 52 ausgelesen, wodurch Signale WREB* und WRCU erzeugt werden.In this embodiment, as shown in Fig. 7, the signal WREB is stored from address 1 of the RAM 54 and is read out in sequence by the count signals of the counter 52, thereby generating signals WREB* and WRCU.

Der Zähler 57 ist ein nicht synchron gelöschter Zähler, der beispielsweise durch den Zähler SN 74LS161, eine Standard-TTL-Vorrichtung von Texas Instruments gebildet ist und dessen Zählstand auf Null gelöscht wird, wenn das Synchronisiersignal WRST auf den niedrigen Pegel geschaltet wird, und dessen Ausgangssignal Q an den Vorderflanken der Taktimpulse WRCU aufgestuft wird.The counter 57 is a non-synchronously cleared counter, which is formed, for example, by the counter SN 74LS161, a standard TTL device from Texas Instruments, and whose count is cleared to zero when the synchronizing signal WRST is switched to the low level, and whose output signal Q is stepped up on the leading edges of the clock pulses WRCU.

Die Taktimpulse WRCU werden nicht nur für den Hochzählvorgang des Zählers 57, sondern auch als Schreibimpulse für die Dateneinspeicherung in die Schreib/ Lesespeicher 58 und 60 benutzt.The clock pulses WRCU are used not only for the counting process of the counter 57, but also as write pulses for storing data in the read/write memories 58 and 60.

Wie aus der Fig. 7 ersichtlich ist, kann in der Zentraleinheit 35 eine Bildverkleinerung auf 60% dadurch erzielt werden, daß das Signal WREB in dem Schreib/Lesespeicher 54 nach dem Ausscheiden von zwei Bildelementen von jeweils fünf Bildelementen eingestellt wird. In diesem Fall ist in dem Schreib/Lesespeicher 66 das Signal RDEB für das 1 : 1-Bild eingestellt.As can be seen from Fig. 7, an image reduction of 60% can be achieved in the central unit 35 by setting the signal WREB in the read/write memory 54 after eliminating two picture elements from each of five picture elements. In this case, the signal RDEB is set in the read/write memory 66 for the 1:1 image.

Die Fig. 8 ist ein Zeitdiagramm, das die Einzelheiten eines Bildvergrößerungsvorgangs veranschaulicht, wobei gestrichelte Linien die Zeiten für eine Vergrößerung auf 133% darstellen.Figure 8 is a timing chart illustrating the details of an image enlargement process, with dashed lines showing the times for enlargement to 133%.

Der Zähler 63 ist ein synchron gelöschter Zähler, der beispielsweise durch den Zähler SN 74LS163, eine Standard-TTL-Vorrichtung von Texas Instruments gebildet ist. Gemäß Fig. 8 wird der Zählstand n auf Null gelöscht, wenn das Synchronisiersignal RDST auf den niedrigen Pegel geschaltet wird, und das Ausgangssignal Q wird bei dem "1 "-Zustand der Taktimpulse RDCK aufgestuft.The counter 63 is a synchronously cleared counter, which is constituted, for example, by the counter SN 74LS163, a standard TTL device from Texas Instruments. As shown in Fig. 8, the count n is cleared to zero when the synchronizing signal RDST is switched to the low level, and the output signal Q is stepped up at the "1" state of the clock pulses RDCK.

Bei diesem Ausführungsbeispiel ist angenommen, daß das Signal RDEB von der Adresse 1 des Schreib/Lesespeichers 66 an gespeichert ist und in Aufeinanderfolge durch die Zählstandsignale des Zählers 64 ausgelesen wird, so daß auf diese Weise gemäß Fig. 8 die Signale RDEB* und RDCU erzeugt werden.In this embodiment, it is assumed that the RDEB signal is from the Address 1 of the read/write memory 66 and is read out in succession by the count signals of the counter 64, so that in this way the signals RDEB* and RDCU are generated according to Fig. 8.

Der Zähler 69 ist ein nicht synchron gelöschter Zähler, der beispielsweise durch den Zähler SN 74LS161, eine Standard-TTL-Vorrichtung von Texas Instruments gebildet ist. Der Zählstand wird gemäß Fig. 8 auf Null gelöscht, wenn das Synchronisiersignal RDST auf den niedrigen Pegel geschaltet wird, und das Ausgangssignal Q wird an den Vorderflanken der Taktimpulse RDCU aufgestuft.The counter 69 is a non-synchronously cleared counter, which is formed, for example, by the counter SN 74LS161, a standard TTL device from Texas Instruments. The count is cleared to zero as shown in Fig. 8 when the synchronizing signal RDST is switched to the low level, and the output signal Q is stepped up at the leading edges of the clock pulses RDCU.

Aus der Fig. 8 ist ersichtlich, daß in der Zentraleinheit 35 eine Bildvergrößerung auf 133% dadurch erzielt werden kann, daß die Signale RDEB in dem Schreib/Lesespeicher 66 nach dem Ausscheiden eines Bildelements von jeweils vier Bildelementen eingestellt wird. In diesem Fall wird in dem Schreib/Lesespeicher 54 das Signal WREB für die 1 : 1-Betriebsart eingestellt.From Fig. 8 it can be seen that in the central unit 35 an image magnification of 133% can be achieved by setting the signals RDEB in the read/write memory 66 after eliminating one picture element out of every four picture elements. In this case the signal WREB is set in the read/write memory 54 for the 1:1 operating mode.

Im folgenden wird die Steuerungsablauffolge der Zentraleinheit 35 erläutert.The control sequence of the central unit 35 is explained below.

Die Fig. 9 zeigt ein Beispiel für das allgemeine Ablaufdiagramm für die Zentraleinheit 35.Fig. 9 shows an example of the general flow chart for the central unit 35.

Wenn die Stromversorgung des Gerätes eingeschaltet wird, wird in einem Schritt SP100 die Anfangseinstellung des Gerätes ausgeführt und bei einem nächsten Schritt SP101 die Eingabe eines Lesestartsignals abgewartet. Im Ansprechen auf die Eingabe des Startsignals wird in einem Schritt SP102 der CCD-Bildsensor 1 zu der in Fig. 1 gezeigten Ausgangsstellung HP gebracht, wodurch ein Vorlagenbild- Lesevorgang eingeleitet wird.When the power of the device is turned on, the initial setting of the device is carried out in a step SP100 and the input of a reading start signal is awaited in a next step SP101. In response to the input of the start signal, the CCD image sensor 1 is brought to the home position HP shown in Fig. 1 in a step SP102, thereby initiating an original image reading operation.

Der Bildlesevorgang wird durch Wiederholen der Bewegungen in der Hauptabtastrichtung und der Unterabtastrichtung gemäß Fig. 1 ausgeführt und es werden in die Schreib/Lesespeicher 54 und 66 unmittelbar vor jeder Hauptabtastung Zeitsteuersignale eingesetzt, um während der Hauptabtastung eine Bildformatänderung auszuführen. Bei dem Einstellen dieser Zeitsteuersignale werden unterschiedliche Algorithmen in Abhängigkeit davon angewandt, ob das Bild vergrößert oder verkleinert wird, so daß bei einem Schritt SP103 die Fälle unterteilt werden und bei einem Schritt SP104 das Zeitsteuersignal für die Bildvergrößerung eingesetzt wird, während bei einem Schritt SP105 das Zeitsteuersignal für die Bildverkleinerung eingesetzt wird. Im Falle des Lesens des Bildes im 1 : 1-Format schreitet die Ablauffolge gleichfalls zu dem Schritt SP103 weiter, um einen Bildverkleinerungsprozeß mit einem Verkleinerungsverhältnis von 100% auszuführen. Darauffolgend werden in einem Schritt SP106 eine Hauptabtastung und in einem Schritt SP107 eine Unterabtastung ausgeführt. Bei einem Schritt SP108 wird ermittelt, ab das ganze Vorlagenbild durch Wiederholung der vorangehenden Schritte gelesen wurde, und dann, wenn das nicht der Fall ist, kehrt der Ablauf zu dem Schritt SP103 zurück. Falls andererseits das Bildlesen abgeschlossen wurde, kehrt der Ablauf zu dem Schritt SP101 zurück, um einen Bereitschaftszustand für das Abwarten des Lesens eines neuen Bilds anzunehmen.The image reading operation is carried out by repeating the movements in the main scanning direction and the sub-scanning direction shown in Fig. 1, and timing signals are set in the RAMs 54 and 66 immediately before each main scanning to carry out an image format change during the main scanning. In setting these timing signals, different algorithms are used depending on whether the image is enlarged or reduced, so that at a step SP103 the cases are divided and at a step SP104 the timing signal for image enlargement is set, while at a step SP105 the timing signal for image reduction is set. In the case of reading the image in 1:1 format, the sequence also advances to the step SP103 to carry out an image reduction process with a reduction ratio of 100%. Subsequently, main scanning is carried out in step SP106 and sub-scanning is carried out in step SP107. In step SP108, it is determined whether the entire original image has been read by repeating the previous steps, and if not, the flow returns to step SP103. On the other hand, if the image reading has been completed, the flow returns to step SP101 to assume a standby state for waiting for reading of a new image.

Zur Erläuterung der bei dem Schritt SP104 nach Fig. 9 ausgeführten Einstellung der Schreib/Lesespeicher 54 und 66 auf die Bildvergrößerung wird nun auf ein ausführliches Ablaufdiagramm in Fig. 10 Bezug genommen.To explain the setting of the RAMs 54 and 66 to the image magnification carried out in step SP104 of Fig. 9, reference is now made to a detailed flow chart in Fig. 10.

Bei dieser Ablauffolge werden in Schritten SP200 und SP201 die Zeitsteuersignale in dem Schreib/Lesespeicher 54 eingeschrieben und in Schritten SP202 bis SP218 werden die Zeitsteuersignale in den Schreib/Lesespeicher 66 eingeschrieben. Der Schritt SP200 wird dazu aufgeführt, die von dem Signal WREB verschiedenen Zeitsteuersignale A in den Schreib/Lesespeicher 54 einzuschreiben.In this sequence, in steps SP200 and SP201, the timing signals are written into the read/write memory 54 and in steps SP202 to SP218, the timing signals are written into the read/write memory 66. The step SP200 is performed to write the different signals from the signal WREB. Timing signals A are written into the read/write memory 54.

Im folgenden wird die Anzahl von Bilddaten, die einer nachfolgenden Schaltung zuzuführen sind, als "erforderliche Bildelementeanzahl" bezeichnet. Bei dem Schritt SP201 wird der Wähler 53 auf den Kanal B geschaltet, damit die Zentraleinheit zu dem Schreib/Lesespeicher 54 Zugriff erhält, und es wird das Signal WREB aus der Adresse 1 des Schreib/Lesespeichers 54 in eine Adresse eingeschrieben, die der erforderlichen Bildelementeanzahl entspricht. Durch das Einschreiben des Signals WREB aus der Adresse 1 in die der erforderlichen Bildelementanzahl entsprechende Adresse wird es bei dem Lesen des Vorlagenbildes möglich, synchron mit dem Signal WRST beginnend von dem zweiten Bilddatenwert aufeinanderfolgend Bilddaten in der erforderlichen Bildelementanzahl ohne Ausdünnen in den Schreib/Lesespeicher 58 oder 60 einzuspeichern. Dies ist zu der Einstellung in dem Schreib/Lesespeicher 54 für die 1 : 1 -Betriebsart äquivalent.Hereinafter, the number of image data to be supplied to a subsequent circuit is referred to as "required pixel number". At step SP201, the selector 53 is switched to channel B to allow the CPU to access the RAM 54, and the signal WREB from the address 1 of the RAM 54 is written to an address corresponding to the required pixel number. By writing the signal WREB from the address 1 to the address corresponding to the required pixel number, it becomes possible to successively store image data in the required pixel number without thinning into the RAM 58 or 60 in synchronism with the signal WRST starting from the second image data value when the original image is read. This is equivalent to the setting in the RAM 54 for the 1:1 mode.

Bei den Schritten SP202 bis SP217 wird der Wähler 65 auf den Kanal B geschaltet, um den Zugriff der Zentraleinheit zu dem Schreib/Lesespeicher 66 zu ermöglichen, und es wird in den Schreib/Lesespeicher 66 das Signal RDEB eingeschrieben. Die "Adresse", die bei dem Schritt SP202 einen Anfangswert "1" erhält, ist eine Variable, die die Adresse des Schreib/Lesespeichers 66 anzeigt. Bei dem Schritt SP203 wird an der oberen Grenze einer CCD-Abtastung ein "Fehler" eingestellt, der eine Variable ist, die Differenz zwischen der erwünschten Bildvergrößerung und der tatsächlichen Bildvergrößerung anzeigt. Dieser "Fehler" an der oberen Grenze ist bei der ersten Hauptabtastung Null und bei der n-ten Hauptabtastung wird der Fehler als gleich dem "Fehler" an der unteren Grenze bei der (n-1)-ten Hauptabtastung gewählt. Auf diese Weise wird der Fehler in einer Hauptabtastrichtung in Anbetracht des Fehlers bei der vorangehenden Hauptabtastung gesteuert, so daß bei einer beliebigen Bildvergrößerung ein genauer Bildanschluß erzielt wird.At steps SP202 to SP217, the selector 65 is switched to channel B to allow the CPU to access the RAM 66, and the RDEB signal is written into the RAM 66. The "address" which is given an initial value of "1" at step SP202 is a variable indicating the address of the RAM 66. At step SP203, an "error" is set at the upper limit of a CCD scan, which is a variable indicating the difference between the desired image magnification and the actual image magnification. This "error" at the upper limit is zero at the first main scan, and at the n-th main scan, the error is set to be equal to the "error" at the lower limit at the (n-1)-th main scan. In this way, the error in a main scanning direction is controlled in consideration of the error in the previous main scanning, so that at any image magnification, a precise image connection is achieved.

Bei dem Schritt SP204 wird ein Anfangswert Null in einen Zähler für das Einstellen der "Ausgabebildelementanzahl" der entsprechend den Taktimpulsen RDCK aus dem Schreib/Lesespeicher 58 oder 60 ausgelesenen aufgefüllten Bilddaten und in einen Zähler zum Einstellen der "gelesenen Bildelementanzahl" für die zum Herstellen der Bilddaten in der "Ausgabebildelementanzahl" erforderlichen Bilddaten eingestellt. In einer von dem Schritt SP205 an beginnenden Schleife wird entsprechend dem "Fehler" das Signal RDEB für das Auffüllen bzw. Ergänzen der Bilddaten eingeschrieben. Zu Beginn (unmittelbar vor dem Schritt SP205) bei einer n-ten Schleife besteht folgender Zusammenhang:In step SP204, an initial value of zero is set in a counter for setting the "output pixel number" of the padded image data read out from the read/write memory 58 or 60 in accordance with the clock pulses RDCK and in a counter for setting the "read pixel number" of the image data required to produce the image data in the "output pixel number". In a loop starting from step SP205, the signal RDEB for filling or supplementing the image data is written in accordance with the "error". At the beginning (immediately before step SP205) in an n-th loop, the following relationship exists:

"Fehler" = ("gelesene Bildelementanzahl"·Bildvergrößerung/100- "Ausgabebildelementanzahl")·100"Error" = ("read pixel count"·image magnification/100- "output pixel count")·100

Dieser Zusammenhang kann mit einem Index n folgendermaßen umgeschrieben werden:This relationship can be rewritten with an index n as follows:

"Fehler" = ("gelesene Bildelementanzahl"n·Bildvergrößerung/100- "Ausgabebildelementanzahl n")·100"Error" = ("read pixel count"n·image magnification/100- "output pixel count n")·100

Ein Auffüllprozeß wird ausgeführt, wenn der "Fehler n" 100 übersteigt. Durch dieses Auffüllen kann der "Fehler n+1" ausgedrückt werden zu:A padding process is performed when the "error n" exceeds 100. Through this padding, the "error n+1" can be expressed as:

"Fehler n+1" = ("gelesene Bildelementanzahl n"·Bildvergrößerung/100"Error n+1" = ("number of image elements read n"·image magnification/100

- ("Ausgabebildelementanzahl n+1"))·100 = "Fehler n"-100- ("Output pixel count n+1"))·100 = "Error n"-100

so daß dieser Fehler um 100 kleiner wird. Dieser Prozeß wird in den Schritten SP209 und SP212 des Ablaufdiagramms ausgeführt.so that this error becomes smaller by 100. This process is carried out in steps SP209 and SP212 of the flow chart.

Falls andererseits der "Fehler n" kleiner als 100 ist, wird das Signal RDEB in eine Adresse des Schreib/Lesespeichers 66 derart eingeschrieben, daß das Signal RDEB zu einem durch die "Adresse" dargestellten Zeitpunkt abgegeben wird, wobei die "gelesene Bildelementanzahl" um 1 erhöht wird. Auf diese Weise ergibt sich:On the other hand, if the "error n" is less than 100, the signal RDEB is written into an address of the RAM 66 such that the signal RDEB is output at a time represented by the "address", whereby the "number of pixels read" is increased by 1. In this way, we obtain:

"Fehler n+1" = (("gelesene Bildelementanzahl n"+1)·Bildvergrößerung/100- ("Ausgabebildelementanzahl n"+1))·100 = "Fehler n + (Bildvergrößerung-100)"Error n+1" = (("read pixel count n"+1)·image magnification/100- ("output pixel count n"+1))·100 = "Error n + (image magnification-100)

Dieser Prozeß wird in den Schritten SP206, SP207 und SP208 ausgeführt.This process is performed in steps SP206, SP207 and SP208.

Bei den Schritten SP210, SP211 und SP217 werden die über zwei benachbarte Hauptabtastungen einzufügenden Bildelemente verarbeitet.In steps SP210, SP211 and SP217, the picture elements to be inserted over two adjacent main scans are processed.

Für das erste Bildelement bei dem Beginn der Hauptabtastung liegen keine einzufügenden vorangehenden Bildelemente vor, obgleich der "Fehler" 100 übersteigt. Es ist daher erforderlich, das Signal RDEB in dem Schreib/Lesespeicher 66 einzuschreiben, um dadurch die Daten für das erste Bildelement aus den Schreib/Lesespeichern 58 und 60 auszulesen. Daher wird bei dem Schritt SP210 ermittelt, ob das Bildelement das erste Bildelement ist, und bei dem Schritt SP211 wird ein Prozeß ausgeführt, der demjenigen bei den Schritten SP207 und SP208 gleichartig ist.For the first pixel at the start of the main scan, there are no preceding pixels to be inserted, although the "error" exceeds 100. It is therefore necessary to write the signal RDEB in the RAM 66 to thereby read out the data for the first pixel from the RAMs 58 and 60. Therefore, it is determined at step SP210 whether the pixel is the first pixel, and a process similar to that at steps SP207 and SP208 is carried out at step SP211.

Bei dem Schritt SP213 wird die "Adresse" um 1 erhöht und es wird damit bestimmt, ob bei einer nächsten Schleife das Signal RDEB in eine nachfolgende Adresse des Schreib/Lesespeichers 66 einzuschreiben ist. Bei einem Schritt SP214 wird die "Ausgabebildelementanzahl" unabhängig davon um 1 erhöht, ob bei den Schritten SP212 oder SP208 in den Schreib/Lesespeicher 66 das Signal RDEB eingeschrieben wurde.In step SP213, the "address" is increased by 1 and it is determined whether the RDEB signal is to be written to a subsequent address of the read/write memory 66 in a next loop. In step SP214, the "output pixel number" is increased by 1 regardless of whether the steps SP212 or SP208 into the read/write memory 66 the signal RDEB was written.

Bei dem Schritt SP215 wird ermittelt, ob die "Ausgabebildelementanzahl" die "erforderliche Bildelementanzahl" erreicht hat, und wenn das nicht der Fall ist, kehrt der Ablauf zu dem Schritt SP205 zurück. Falls andererseits diese Anzahl erreicht wurde, was den Abschluß des Einschreibens für die Bildvergrößerung in der Hauptabtastrichtung erforderlichen Signals RDEB in den Schreib/Lesespeicher 66 anzeigt, werden bei dem Schritt SP216 die "gelesene Bildelementanzahl" und der "Fehler" an der unteren Grenze festgehalten. Diese "gelesene Bildelementanzahl" wird bei der nächsten Teilstrecke der Bewegung des CCD-Bildsensors 1 in der Unterabtastrichtung eingesetzt und dieser "Fehler" wird als der "Fehler" an der oberen Grenze bei der nächsten Hauptabtastung eingesetzt.At step SP215, it is determined whether the "output pixel number" has reached the "required pixel number", and if not, the flow returns to step SP205. On the other hand, if this number has been reached, indicating the completion of writing the RDEB signal required for image magnification in the main scanning direction into the RAM 66, at step SP216, the "read pixel number" and the "lower limit error" are held. This "read pixel number" is used in the next pitch of movement of the CCD image sensor 1 in the sub-scanning direction, and this "error" is used as the "upper limit error" in the next main scanning.

Bei dem Schritt SP217 wird ermittelt, ob der "Fehler" gleich 100 oder größer ist, und wenn dies der Fall ist, ist das unmittelbar zuvor freigegebene Bildelement zu Beginn der nächsten Hauptabtastung abzugeben. Aus diesem Grund wird die "gelesene Bildelementanzahl" um 1 vermindert, welche den Teilungsabstand der Unterabtastbewegung des CCD-Bildsensors 1 anzeigt.At step SP217, it is determined whether the "error" is equal to or greater than 100, and if it is, the immediately previously released pixel is to be output at the start of the next main scan. For this reason, the "read pixel number" is reduced by 1, which indicates the pitch of the sub-scanning movement of the CCD image sensor 1.

Danach werden bei einem Schritt SP218 in den Schreib/Lesespeicher 66 die von dem Signal RDEB verschiedenen Zeitsteuersignale B eingeschrieben.Thereafter, in a step SP218, the timing signals B different from the signal RDEB are written into the read/write memory 66.

Zum Erläutern des Einstellens der Schreib/Lesespeicher 54 und 66 bei einer Bildverkleinerung, das bei dem in Fig. 9 gezeigten Schritt SP105 ausgeführt wird, wird nun auf das in Fig. 11 gezeigte ausführliche Ablaufdiagramm Bezug genommen.To explain the setting of the RAMs 54 and 66 in image reduction, which is carried out in step SP105 shown in Fig. 9, reference is now made to the detailed flowchart shown in Fig. 11.

Bei dieser Ablauffolge werden in Schritten SP300 bis SP313 die Zeitsteuersignale in den Schreib/Lesespeicher 54 eingeschrieben und in Schritten SP314 und SP315 werden die Zeitsteuersignale in den Schreib/Lesespeicher 66 eingeschrieben. Bei dem Schritt SP300 wird das Einschreiben der von dem Signal WREB verschiedenen Zeitsteuersignale A in den Schreib/Lesespeicher 54 ausgeführt.In this sequence, in steps SP300 to SP313, the timing signals are written into the read/write memory 54, and in steps SP314 and SP315, the timing signals are written into the read/write memory 66. In step SP300, the writing of the timing signals A other than the signal WREB into the read/write memory 54 is carried out.

Bei den Schritten SP301 bis SP313 wird der Wähler 53 auf den Kanal A geschaltet, um den Zugriff der Zentraleinheit zu dem Schreib/Lesespeicher 54 freizugeben, und es wird das Signal WREB in den Schreib/Lesespeicher 54 eingeschrieben. Die "Adresse", die bei dem Schritt SP301 einen Anfangswert "1" erhält, ist eine die Adresse des Schreib/Lesespeichers 54 anzeigende Variable.In steps SP301 to SP313, the selector 53 is switched to channel A to enable the central processing unit to access the RAM 54, and the signal WREB is written into the RAM 54. The "address" which is given an initial value of "1" in step SP301 is a variable indicating the address of the RAM 54.

Bei dem Schritt SP302 wird ein "Fehler" an der oberen Grenze einer CCD-Abtastung eingesetzt. Dieser "Fehler" hat die gleiche Bedeutung wie der Fehler bei der Bildvergrößerung. Dieser "Fehler" an der oberen Grenze ist bei der ersten Hauptabtastung Null und wird bei der n-ten Hauptabtastung gleich dem "Fehler" an der unteren Grenze bei der (n-1)-ten Hauptabtastung gewählt. Auf diese Weise kann wie im Falle der Bildvergrößerung ein genauer Bildanschluß bei einer beliebigen Bildverkleinerung erzielt werden.At step SP302, an "error" at the upper limit of a CCD scan is set. This "error" has the same meaning as the error in image magnification. This "error" at the upper limit is zero in the first main scan and is set to be equal to the "error" at the lower limit in the (n-1)-th main scan in the n-th main scan. In this way, as in the case of image magnification, accurate image fitting can be achieved at any image reduction.

Bei dem Schritt SP303 werden in einem Zähler für das Einstellen der "Ausgabebildelementanzahl" der in die Schreib/Lesespeicher 58 und 60 einzuschreibenden ausgedünnten Bilddaten und in einem Zähler für das Einstellen der für die Bilddaten in der "Ausgabebildelementanzahl" erforderlichen "gelesene Bildelementanzahl" der Bilddaten ein Anfangswert Null eingestellt. In einer Programmschleife, die von dem Schritt SP304 an beginnt, wird das Signal WREB für den Ausdünnungsprozeß der Bilddaten entsprechend dem "Fehler" eingeschrieben. Zu Beginn (unmittelbar vor dem Schritt SP304) bei einer n-ten Schleife gilt folgender Zusammenhang:At step SP303, an initial value of zero is set in a counter for setting the "output pixel number" of the thinned image data to be written into the RAMs 58 and 60 and a counter for setting the "read pixel number" of the image data required for the image data in the "output pixel number". In a program loop starting from step SP304, the signal WREB for the thinning process of the image data corresponding to the "error" is written. At the beginning (immediately before step SP304) at an n-th The following relationship applies to the loop:

"Fehler" = ("Ausgabebildelementanzahl" - "gelesene Bildelementanzahl"· Bildvergrößerung/100)·100"Error" = ("output pixel count" - "read pixel count" · image magnification/100) · 100

"Fehler n" = ("Ausgabebildelementanzahl n" - "gelesene Bildelementanzahl n"· Bildvergrößerung/100)·100"Error n" = ("output pixel count n" - "read pixel count n" · image magnification/100) · 100

Ein Ausdünnungsprozeß wird ausgeführt, wenn dieser "Fehler " die Bildvergrößerung übersteigt.A thinning process is performed when this "error" exceeds the image magnification.

Durch dieses Ausdünnen kann der "Fehler n+1" ausgedrücktwerden durch:Through this thinning, the "error n+1" can be expressed as:

"Fehler n+1" = ("Ausgabebildelementanzahl n" - ("gelesene Bildelementanzahl + 1)·Bildvergrößerung/100)·100 = "Fehler n"-Bildvergrößerung"Error n+1" = ("output pixel count n" - ("read pixel count + 1)·image magnification/100)·100 = "Error n"-image magnification

so daß der Fehler um die Bildvergrößerung kleiner wird. Diese Prozeß wird bei den Schritten SP308 und SP309 gemäß dem Ablaufdiagramm ausgeführt.so that the error becomes smaller by the image magnification. This process is carried out in steps SP308 and SP309 according to the flow chart.

Falls andererseits der "Fehler" kleiner als die Bildvergrößerung ist, wird das Signal WREB zu einem durch die "Adresse" dargestellten Zeitpunkt eingeschrieben, wobei die "Ausgabebildelementanzahl" um 1 erhöht wird. Somit ergibt sich:On the other hand, if the "error" is smaller than the image magnification, the signal WREB is written at a time represented by the "address", increasing the "output pixel count" by 1. This gives:

"Fehler n+1" = (("Ausgabebildelementanzahl n"+ 1) - ("gelesene Bildelementanzahl + 1)·Bildvergrößerung/100)·100 = "Fehler n"+ (100 - Bildvergrößerung)"Error n+1" = (("Output pixel count n"+ 1) - ("number of pixels read + 1)·image magnification/100)·100 = "error n"+ (100 - image magnification)

Dieser Prozeß wird in den Schritten SP305, SP306 und SP307 ausgeführt.This process is performed in steps SP305, SP306 and SP307.

Bei dem Schritt SP310 wird die "Adresse" um 1 erhöht und es wird bestimmt, ob in einer nächsten Schleife das Signal WREB in eine nachfolgende Adresse des Schreib/Lesespeichers 54 einzuschreiben ist. Dann wird bei dem Schritt SP311 die "gelesene Bildelementanzahl" unabhängig davon um 1 erhöht, ob bei den Schritten SP307 und SP309 das Signal WREB in den Schreib/Lesespeicher 54 eingeschrieben wurde.At step SP310, the "address" is incremented by 1 and it is determined whether the WREB signal is to be written to a subsequent address of the RAM 54 in a next loop. Then, at step SP311, the "read pixel number" is incremented by 1 regardless of whether the WREB signal was written to the RAM 54 in steps SP307 and SP309.

Bei dem Schritt SP312 wird ermittelt, ob die "Ausgabebildelementanzahl" die "erforderliche Bildelementanzahl" erreicht hat, und wenn dies nicht der Fall ist, kehrt der Ablauf zu dem Schritt SP304 zurück. Falls andererseits diese Anzahl erreicht wurde, was den Abschluß des Einschreibens des bei einer Hauptabtastung für die Bildverkleinerung erforderlichen Signals WREB in den Schreib/Lesespeicher 54 anzeigt, werden bei dem Schritt SP313 die "gelesene Bildelementanzahl" und der "Fehler" an der unteren Grenze gespeichert. Diese "gelesene Bildelementanzahl" wird als nächste Bewegungsteilstrecke des CCD-Bildsensors 1 in der Unterabtastrichtung herangezogen und dieser "Fehler" wird als "Fehler" an der oberen Grenze bei der nächsten Hauptabtastung eingesetzt.At step SP312, it is determined whether the "output pixel number" has reached the "required pixel number", and if not, the flow returns to step SP304. On the other hand, if this number has been reached, indicating the completion of writing the WREB signal required for image reduction in a main scan into the RAM 54, at step SP313, the "read pixel number" and the "lower limit error" are stored. This "read pixel number" is used as the next moving pitch of the CCD image sensor 1 in the sub-scanning direction, and this "error" is used as the "upper limit error" in the next main scan.

Bei dem Schritt SP314 wird das Signal RDEB in den Schreib/Lesespeicher 66 von der Adresse 1 bis zu einer der "erforderlichen Bildelementanzahl" entsprechenden Adresse eingeschrieben. Durch das Einschreiben des Signals RDEB von der Adresse 1 des Schreib/Lesespeichers 66 bis zu der der erforderlichen Bildelementanzahl entsprechenden Adresse wird es möglich, bei dem Lesen des Vorlagenbildes beginnend von dem zweiten Zeitpunkt an synchron mit dem Signal RDST aufeinanderfolgende Bilddaten für die erforderliche Bildelementanzahl aus dem Schreib/Lesespeicher 58 oder 60 zu einer nachfolgenden Schaltung zu senden. Dies ist zu der Einstellung in dem Schreib/Lesespeicher 66 bei der 1 : 1- Betriebsart äquivalent.In step SP314, the RDEB signal is written into the RAM 66 from address 1 to an address corresponding to the "required number of pixels". By writing the RDEB signal from address 1 of the RAM 66 to the address corresponding to the required number of pixels, it becomes possible to read the original image, starting from the second time, to send consecutive image data for the required number of picture elements from the read/write memory 58 or 60 to a subsequent circuit in synchronism with the signal RDST. This is equivalent to the setting in the read/write memory 66 in the 1:1 operating mode.

Letztlich werden bei dem Schritt SP315 die von dem Signal RDEB verschiedenen Zeitsteuersignale B in den Schreib/Lesespeicher 66 eingeschrieben.Finally, in step SP315, the timing signals B different from the signal RDEB are written into the read/write memory 66.

Gemäß der vorangehenden Erläuterung wird bei dem Auffüllen oder Ausdünnen von Bilddaten in jede Adresse des Schreib/Lesespeichers 54 oder 66 selektiv das Signal WREB oder das Signal RDEB eingeschrieben und die Schreibstelle wird unter Berücksichtigung der Bildvergrößerung und des Auffüllungs- oder Ausdünnungsprozesses bei der vorangehenden Hauptabtastung bestimmt. Infolgedessen werden selbst an der Stoßstelle zwischen benachbarten Hauptabtastungen die Bildelementstellen, an denen die Bilddaten aufzufüllen oder auszudünnen sind, mit einem gleichen Teilungsabstand wie in anderen Bereichen bestimmt, so daß es möglich wird, eine zufriedenstellende Bildformatänderung ohne Verzerrung zu erzielen.As explained above, when filling or thinning out image data, the WREB signal or the RDEB signal is selectively written into each address of the RAM 54 or 66, and the writing location is determined in consideration of the image magnification and the filling or thinning process in the preceding main scan. As a result, even at the joint between adjacent main scans, the pixel locations at which the image data is to be filled or thinned out are determined at a pitch equal to that in other areas, so that it becomes possible to achieve a satisfactory image format change without distortion.

Bei den vorangehend beschriebenen Ausführungsbeispielen wird zur vorübergehenden Speicherung von Bilddaten ein Schreib/Lesespeicher RAM verwendet, jedoch ist es auch möglich, andere Speicher wie einen Schiebespeicher zu verwenden.In the embodiments described above, a random access memory (RAM) is used for temporarily storing image data, but it is also possible to use other memories such as a shift memory.

Falls die Anzahl von zu benutzenden Bildmaßstäben begrenzt wird, ist es auch möglich, statt des Einsetzens von Daten für die Bildformatänderung eine Vielzahl von Sätzen von Informationen für die Bildformatänderung in einem Festspeicher (ROM) zu speichern und aus dem Festspeicher einen Satz zu wählen.If the number of image scales to be used is limited, it is also possible to store a plurality of sets of image scale change information in a read-only memory (ROM) instead of inserting data for image scale change and to select one set from the read-only memory.

Gemäß der vorangehenden Erläuterung ist es möglich, in einem Bildlesegerät für serielle Abtastung auf einfache Weise den Bildanschluß bei einer Bildformatänderung zu erzielen.According to the foregoing explanation, it is possible to easily achieve image connection upon image format change in a serial scanning image reader.

Ferner kann nun die Biidformatänderungsschaltung, für die ein komplizierter Schaltungsaufbau erforderlich war, mit einem einfachen Aufbau erreicht werden.Furthermore, the image format changing circuit, which required a complicated circuit structure, can now be achieved with a simple structure.

Weiterhin können die Informationen über die Bildformatänderung durch eine Zentraleinheit CPU gesteuert werden, so daß es möglich wird, den Bildanschluß bei der Bildformatänderung zu erzielen oder das Ausmaß der Bewegung in der Unterabtastrichtung zu steuern, was bisher bei dem Stand der Technik schwierig zu erreichen war.Furthermore, the information about the aspect ratio change can be controlled by a central processing unit CPU, so that it becomes possible to achieve the image connection in the aspect ratio change or to control the amount of movement in the sub-scanning direction, which has been difficult to achieve in the prior art.

Die Erfindung ist nicht auf die vorangehenden Ausführungsbeispiele beschränkt, sondern kann verschiedenerlei Abwandlungen und Abänderungen unterzogen werden.The invention is not limited to the preceding embodiments, but can be subjected to various modifications and variations.

Claims

1. Image processing device comprising a reading device (30) for reading an image in a plurality of image sections and a processing device (33, 35) which processes image data output from the reading device (30) for a variable size change, the processing device comprising an image data storage device (58, 60) for storing image data from the reading device (30) for retrieval and a memory control device (35, 52 to 57, 64 to 69) which, in order to change the size of the image, determines which image data elements are written into the image data storage device (58, 60) and/or which image data elements are read out from the image data storage device (58, 60), characterized in that the memory control device comprises a first device (52 to 57, 64 to 69) which, in accordance with memory control data (WREB, RDEB), determines which image data elements are written into the image data storage device (58, 60) or read from it, and a second device (35) which, with regard to the writing or reading of image data relating to a first image section into the Image data storage device (58, 60) or from the same in accordance with which of the image data elements of a second image section adjacent to the first image section are written into or read out from the image data storage device (58, 60), outputs the storage control data (WREB, RDEB) in such a way that at the transition from the first to the second image section the pattern according to which the data elements are written in or read out is not deformed.

2. Image processing device according to claim 1, in which the first device (52 to 57, 64 to 69) has a control data storage device (54, 66) for storing the storage control data (WREB, RDEB) supplied by the second device (35).

3. Image processing device according to claim 1 or 2, in which the second device (35) determines the amount of a deviation between the position of a picture element after the variable size change and the position of a corresponding picture element before the variable size change at an edge part of the second picture section adjacent to the first picture section and determines the storage control data (WREB, RDEB) for the first picture section in such a way that a corresponding amount for the deviation results at an edge part of the first picture section adjacent to the second picture section.

4. An image processing device according to claim 3, wherein said second device (35) calculates from the deviation amount for a preceding pixel position and the size change amount in the variable size change processing the Deviation amount for a picture element location is determined and, according to the deviation amount, it is determined using the memory control data (WREB, RDEB) which picture element location after processing corresponds to which picture element before processing.

5. Image processing device according to claim 4, in which the second device (35) determines the memory control data (WREB, RDEB) in such a way that the deviation amount is normally prevented from significantly exceeding an entire pixel location.

6. Image processing device according to claim 4 or claim 5, in which the second device determines the deviation amount for the first picture element of the first image section from the deviation amount for the last picture element of the second image section.

7. Image processing device according to any one of the preceding claims, in which the first device (52 to 57, 64 to 69) supplies read or write addresses to the image data storage device (58, 60).

8. Image processing device according to claim 7, in which the read or write addresses are output by a counter (57, 69) in accordance with a counter clock signal (WRCU, RDCU).

9. Image processing device according to claim 8, in which the counter clock signal (WRCU, RDCU) results in a further clock signal (WRCK, RDCK) which is gated according to the memory control data (WREB, RDEB).

10. Image processing device according to claim 9, in which the process of reading data from the image data storage device (58, 60) or writing data into it is carried out synchronously with the further clock signal (WRCK, RDCK).