DE3738851A1

DE3738851A1 - DPCM encoder with estimated-value forming circuit

Info

Publication number: DE3738851A1
Application number: DE19873738851
Authority: DE
Inventors: Rainer Dipl Ing Grund; Heinz Dipl Ing Lange; Jean Dipl Ing Wenger
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1987-11-16
Filing date: 1987-11-16
Publication date: 1989-05-24

Abstract

In the transmission of DPCM-coded composite PAL colour signals, the sampling frequency is generally an integral n-fold value of the PAL colour subcarrier frequency. It is known to use the samples of the pulse period of the PAL colour subcarrier frequency in each case as estimated values for the DPCM coding. If, however, composite NTSC colour signals are transmitted in a transmission system intended for composite PAl signals, the samples of the past period of the PAL colour subcarrier frequency provide unsatisfactory estimated values for the composite NTSC colour signal. Better estimated values are obtained by means of an estimated-value forming circuit in which the starting value of the estimated-value forming circuit is delayed by n+1 periods of the sampling frequency compared with the starting value of the DPCM encoder or DPCM decoder.

Description

Die Erfindung betrifft ein Übertragungssystem für ein FBAS-Signal, welches mit einer Abtastfrequenz gleich dem n-fachen der PAL-Farbträgerfrequenz abgetastet wird, mit einem sendeseitig angeordneten DPCM-Coder und einem emp fangsseitig angeordneten Decoder, wobei DPCM-Coder und DPCM-Decoder jeweils einen Schätzwertbildner mit minde stens einem Verzögerungsglied beinhalten.The invention relates to a transmission system for a CVBS signal, which with a sampling frequency equal to that n times the PAL color carrier frequency is scanned with a DPCM encoder on the transmission side and an emp decoder arranged at the start, DPCM coder and DPCM decoders each have an estimate generator with at least include at least one delay element.

Ein solcher DPCM-Decoder ist z.B. aus dem Aufsatz "Diffe rential coding of Pal video signals using intrafield pre diction" von V.G. Devereux in proceedings IEE, Vol. 124, No. 12, December 1977, bekannt. In diesem Aufsatz wird beschrieben, daß zur Differentiellen-Puls-Code-Modula tion (DPCM) eines PAL-codierten FBAS-Signals dieses FBAS-Signal mit der dreifachen Frequenz der PAL-Farbträ gerfrequenz abgetastet wird.Such a DPCM decoder is e.g. from the essay "Diffe rential coding of Pal video signals using intrafield pre diction "by V.G. Devereux in proceedings IEE, Vol. 124, No. 12, December 1977. In this essay described that for differential pulse code modules tion (DPCM) of a PAL-encoded composite signal FBAS signal with three times the frequency of the PAL color is scanned.

Dem Eingang eines DPCM-Coders wird der einem abgetasteten FBAS-Signal zugeordnete digitale Wert (PCM-Wert) zuge führt, während an seinem Ausgang der entsprechende DPCM- Wert abgenommen werden kann. Bei der DPCM-Codierung wird von einem Eingangswert ein sogenannter Schätzwert subtra hiert, so daß nur die Differenzen codiert und übertragen werden. Der Eingang des DPCM-Coders ist daher mit einem Subtrahierer verbunden, an dessen zweitem Eingang der Schätzwert vorgegeben wird. Die aus diesen beiden Werten gebildete Differenz ist einem Quantisierer zugeführt, dessen Ausgang mit einem Coder verbunden ist. Der Ausgang des Coders bildet den Ausgang des DPCM-Coders. One is scanned at the input of a DPCM encoder Digital value assigned to composite signal (PCM value) leads, while at its output the corresponding DPCM Value can be decreased. With DPCM coding a so-called estimated value subtracted from an input value Here, so that only the differences are coded and transmitted will. The input of the DPCM encoder is therefore with a Subtractor connected to the second input of the Is estimated. The one from these two values the difference formed is fed to a quantizer, the output of which is connected to a coder. The exit of the encoder forms the output of the DPCM encoder.

Eine DPCM-Codierung bietet jedoch nur dann Vorteile, wenn jeweils solche Schätzwerte berechnet werden, die nur kleine Differenzwerte zur Folge haben. In dem eingangs zitierten Aufsatz wird u.a. als Schätzwert der jeweils um eine Taktperiode des Farbträgersignals zurückliegende Wert vorgeschlagen. Zur Bildung dieses Schätzwertes ist der Ausgang des Quantisierers einem Eingang eines Addie rers zugeführt. Der Ausgang des Addierers wird in einem Schätzwertbildner jeweils um einen Takt des Farbträger signals verzögert. Dieser Schätzwert wird dem zweiten Eingang des Addierers und dem zweiten Eingang des Subtra hierers zugeführt.However, DPCM coding only offers advantages if such estimates are calculated that only result in small difference values. In the beginning cited essay is as an estimate of each one clock period of the color carrier signal Value suggested. To form this estimate is the output of the quantizer is an input of an addie rers fed. The output of the adder is in one Estimator by one cycle of the color carrier signals delayed. This estimate becomes the second Input of the adder and the second input of the subtra fed here.

Bei der Übertragung von DPCM-codierten Signalen ist die Übertragungsrate von der Abtastfrequenz abhängig. Bei Übertragungssystemen ist diese Übertragungsrate jedoch fest vorgegeben, so daß hierdurch auch die Abtastfrequenz vorgegeben ist. Hierdurch ist man gezwungen, zur Übertra gung von Farbträgersignalen einer anderen Norm diese ebenfalls mit der vorgegebenen Abtastfrequenz abzutasten (z.B. Abtastung eines NTSC-FBAS-Signales mit der dreifa chen PAL-Farbträgerfrequenz). Wenn die Frequenz eines solchen Farbträgersignals nicht einem ganzzahligen Bruch teil der Abtastfrequenz entspricht, so sind unter den Ab tastwerten keine Abtastwerte vorhanden, deren Abtastzeit punkt jeweils genau um eine Periode der abgetasteten Farbträgerfrequenz zurückliegt. Die Verwendung der um ei ne Periode der Abtastfrequenz zurückliegenden Abtastwerte ergibt unbefriedigende Schätzwerte.When transmitting DPCM-coded signals, the Transmission rate depends on the sampling frequency. At However, this transmission rate is transmission systems fixed, so that this also results in the sampling frequency is specified. This forces you to transfer color carrier signals of another standard also to scan at the specified sampling frequency (e.g. sampling an NTSC FBAS signal with the triple Chen PAL color carrier frequency). If the frequency is one such color carrier signal is not an integer fraction corresponds to part of the sampling frequency, so under Ab samples no sample values, their sampling time point exactly by one period of the sampled Color carrier frequency is back. The use of the um egg ne period of the sampling frequency previous samples gives unsatisfactory estimates.

Aufgabe der Erfindung ist es, den eingangs beschriebenen Schätzwertbildner so weiterzubilden und auszugestalten, daß er auch für mit einem vielfachen der PAL-Farbträger frequenz abgetastete NTSC-FBAS-Signale zufriedenstellende Schätzwerte liefert. The object of the invention is that described in the introduction To further develop and develop estimated value creators that he also for with a multiple of the PAL color carrier frequency-sampled NTSC composite signals are satisfactory Provides estimates.

Diese Aufgabe wird dadurch gelöst, daß der Ausgangswert des Schätzwertbildners um n+1 Perioden der Abtastfrequenz gegenüber dem Ausgangswert des DPCM-Coders bzw. DPCM-De coders verzögert ist.This problem is solved in that the initial value of the estimator by n + 1 periods of the sampling frequency compared to the output value of the DPCM encoder or DPCM-De coders is delayed.

Die Erfindung wird anhand von zwei in den Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben und erläutert.The invention is illustrated by two in the drawings illustrated embodiments described in more detail and explained.

Es zeigen:Show it:

Fig. 1 ein Ausführungsbeispiel eines DPCM-Coders, Fig. 1 shows an embodiment of a DPCM coder,

Fig. 2 ein Ausführungsbeispiel eines DPCM-Decoders, Fig. 2 shows an embodiment of a DPCM-decoder,

Fig. 3 ein anderes Ausführungsbeispiel eines DPCM-Coders, Fig. 3 shows another embodiment of a DPCM coder,

Fig. 4 ein anderes Ausführungsbeispiel eines DPCM-Deco ders, Fig. 4 shows another embodiment of a DPCM decoder idem,

Fig. 5 eine besonders vorteilhafte Ausführungsform eines HDPCM-Coders und Fig. 5 shows a particularly advantageous embodiment of an HDPCM encoder and

Fig. 6 eine besonders vorteilhafte Ausführungsform eines HDPCM-Decoders. Fig. 6 shows a particularly advantageous embodiment of a HDPCM decoder.

Die Erfindung beruht auf der Erkenntnis, daß die Schätz werte eines NTSC-FBAS-Signals, welche mit der dreifachen Frequenz eines PAL-Farbträgers abgetastet werden, ungenü gend sind. Bessere Ergebnisse lassen sich mit Schätzwer ten erzielen, welche um das vierfache der PAL-Farbträger frequenz verzögert sind.The invention is based on the knowledge that the estimate values of an NTSC FBAS signal, which with the triple Frequency of a PAL color carrier can be scanned, inaccurate are enough. Better results can be obtained with estimators achieve four times the PAL color carrier frequency are delayed.

Fig. 1 zeigt ein Ausführungsbeispiel eines DPCM-Coders, welcher solche Schätzwerte bildet und verwendet. Fig. 1 shows an embodiment of a DPCM coder, which forms such estimates and used.

Dem Eingang E 1 eines DPCM-Coders ist der digitalisierte Wert eines abgetasteten FBAS-Signal zugeführt, während am Ausgang A 1 des DPCM-Coders der entsprechende DPCM-Wert des FBAS-Signals abgenommen werden kann. Der Eingang E 1 ist mit einem Subtrahierer 11 verbunden, an dessen zwei tem Eingang der Schätzwert vorgegeben wird. Die aus die sen beiden Werten gebildete Differenz ist einem Quanti sierer 12 zugeführt, dessen Ausgang den Ausgang A 1 des DPCM-Coders bildet. Die Differenz wird außerdem einem Addierer 13 zugeführt, an dessen Eingang ebenfalls der Schätzwert anliegt.The digitized value of a sampled FBAS signal is fed to the input E 1 of a DPCM encoder, while the corresponding DPCM value of the FBAS signal can be taken from the output A 1 of the DPCM encoder. The input E 1 is connected to a subtractor 11 , at the two tem input of which the estimated value is specified. The difference formed by the sen two values is supplied to a quantization sierer 12 whose output forms the output A 1 of the DPCM coder. The difference is also fed to an adder 13 , at the input of which the estimate is also present.

Der Ausgang des Addierers 13 wird einem ersten Regi ster 101 zugeführt, welchem noch ein zweites, drittes und viertes Register 102, 103, 104 nachgeschaltet ist. Alle Register sind mit der Abtastfrequenz getaktet, welche ge nau der dreifachen Frequenz der PAL-Farbträgerfrequenz entspricht, so daß der an jedem Registereingang anstehen de Wert jeweils um einen Takt der Abtastfrequenz verzö gert an den jeweiligen Registerausgang weitergegeben wird. Auf diese Weise ist der Ausgangswert des dritten Registers 103 um genau drei Perioden der Abtastfrequenz, der Ausgangswert des vierten Registers 104 um genau vier Perioden der Abtastfrequenz gegenüber dem Eingangssignal des ersten Registers 101, verzögert. Entsprechend der An zahl der verzögerten Taktperioden werden die Abtastwerte auch als drei-T-Schätzwert bzw. vier-T-Schätzwert be zeichnet.The output of the adder 13 is fed to a first register 101 , which is followed by a second, third and fourth register 102 , 103 , 104 . All registers are clocked at the sampling frequency, which corresponds to three times the frequency of the PAL color carrier frequency, so that the value at each register input is delayed by one clock of the sampling frequency and passed on to the respective register output. In this way, the output value of the third register 103 is delayed by exactly three periods of the sampling frequency, the output value of the fourth register 104 by exactly four periods of the sampling frequency compared to the input signal of the first register 101 . Depending on the number of delayed clock periods, the samples are also referred to as a three-T estimate or a four-T estimate.

Als PAL-Schätzwert wird das Codewort, welches am Ausgang des dritten Registers abgenommen wird, herangezogen. Da dieses Codewort mit dem dreifachen der Abtastfrequenz verzögert ist, entspricht es genau dem um eine Periode des PAL-Farbträgers verzögerten Codewort. Als Schätzwert für NTSC-FBAS-Signale wird der Ausgangswert des vierten Registers verwendet. Mit diesem Wert ist eine deutliche Reduzierung der Differenzwerte gegenüber der Verwendung des drei-T-Schätzwertes für NTSC-FBAS-Signale feststell bar. Mittels des Demultiplexers 15 kann zwischen diesem PAL-Schätzwert oder dem NTSC-Schätzwert gewählt werden. Im Ausführungsbeispiel wird der Demultiplexer durch einen nicht dargestellten PAL-NTSC-Diskriminator gesteuert.The codeword which is taken from the output of the third register is used as the PAL estimate. Since this code word is delayed by three times the sampling frequency, it corresponds exactly to the code word delayed by one period of the PAL color carrier. The output value of the fourth register is used as an estimate for NTSC CVBS signals. With this value, a significant reduction in the difference values compared to the use of the three-T estimate for NTSC FBAS signals can be determined. The demultiplexer 15 can be used to choose between this PAL estimate or the NTSC estimate. In the exemplary embodiment, the demultiplexer is controlled by a PAL-NTSC discriminator, not shown.

Fig. 2 zeigt ein Ausführungsbeispiel eines Decoders zur Rückgewinnung der Abtastwerte aus einem am Eingang E 2 zu geführten DPCM-Signal. Hierzu ist der Eingang E 2 mit dem ersten Eingang eines Addierers 21 verbunden. Dem zweiten Eingang des Addierers wird ein Schätzwert zugeführt. Die ser Schätzwert muß genau dem auf der Decoderseite verwen deten Schätzwert, welcher zum Codieren des jeweiligen DPCM-Wertes benutzt wurde, entsprechen, um eine fehler freie Rückgewinnung des PCM-Wertes zu gewährleisten. Die Summe aus DPCM-Wert und dem Schätzwert ergibt den quanti sierten Wert des Abtastsignals. Fig. 2 shows an embodiment of a decoder for recovering samples from a run to the input E 2 DPCM signal. For this purpose, the input E 2 is connected to the first input of an adder 21 . An estimate is fed to the second input of the adder. This estimate must correspond exactly to the estimate used on the decoder side, which was used to encode the respective DPCM value, in order to ensure error-free recovery of the PCM value. The sum of the DPCM value and the estimated value gives the quantized value of the scanning signal.

Der Schätzwertbildner des in Fig. 2 dargestellten Aus führungsbeispiels ist daher genauso aufgebaut wie der Schätzwertbildner des in Fig. 1 dargestellten Ausfüh rungsbeispiels. Der Schätzwertbildner besteht aus den vier Registern 201, 202, 203, 204. Der Eingang des Schätzwertbildners, d.h. der Eingang des ersten Regi sters 201, ist mit dem Ausgang des Addierers 21 verbun den. Jedes Register ist mit der Abtastfrequenz getaktet, so daß jedes Register seinen Eingangswert um eine Periode dieser Abtastfrequenz verzögert an seinen Ausgang ab gibt. Der Ausgangswert des dritten Registers 203 ent spricht daher wieder dem drei-T-Schätzwert und wird als PAL-Schätzwert, der Ausgangswert des vierten Regi sters 204, da er dem vier-T-Schätzwert entspricht, als NTSC-Schätzwert verwendet. Mittels eines Demultiple xers 25 kann zwischen dem PAL- und dem NTSC-Schätzwert gewählt werden. Der ausgewählte Schätzwert wird dem zwei ten Eingang des Addierers 21 zugeführt. Je nachdem, ob das abgetastete Signal ein PAL-FBAS-Signal oder ein NTSC-Signal ist, muß sowohl beim Coder als auch beim De coder jeweils der PAL-Schätzwert bzw. der NTSC-Schätzwert gewählt werden.The estimated value generator of the exemplary embodiment shown in FIG. 2 is therefore constructed in exactly the same way as the estimated value generator of the exemplary embodiment shown in FIG. 1. The estimator consists of the four registers 201 , 202 , 203 , 204 . The input of the estimator, ie the input of the first register 201 , is connected to the output of the adder 21 . Each register is clocked at the sampling frequency, so that each register delivers its input value to its output with a delay of one period of this sampling frequency. The output value of the third register 203 therefore corresponds again to the three-T estimate and is used as a PAL estimate, the output value of the fourth register 204 , since it corresponds to the four-T estimate, as an NTSC estimate. A demultiple xer 25 can be used to choose between the PAL and the NTSC estimate. The selected estimate is supplied to the second input of adder 21 . Depending on whether the sampled signal is a PAL composite signal or an NTSC signal, the PAL estimated value or the NTSC estimated value must be selected for both the encoder and the decoder.

Eine weitere Verbesserung der Schätzwerte läßt sich gemäß einer Weiterbildung der Erfindung erzielen, indem jeweils ein mit dem dreifachen der Abtastfrequenz verzögertes Codewort und ein mit dem vierfachen der Abtastfrequenz verzögertes Codewort gewichtet addiert werden.A further improvement in the estimates can be made according to achieve a development of the invention by each one delayed three times the sampling frequency Codeword and one with four times the sampling frequency delayed code word can be added weighted.

Fig. 3 zeigt ein Ausführungsbeispiel eines DPCM-Coders, bei welchem eine solche gewichtete Addition der Schätz werte durchgeführt wird. Größtenteils entspricht das in Fig. 3 dargestellte Ausführungsbeispiel in Aufbau und Funktion dem in Fig. 1 dargestellten Ausführungsbei spiel. Die Bausteine der Schaltungsanordnung von Fig. 3 sind soweit sie mit Bauteilen der Schaltungsanordnung von Fig. 1 übereinstimmen, durch dieselben Bezugszeichen ge kennzeichnet. Fig. 3 shows an embodiment of a DPCM encoder, in which such a weighted addition of the estimated values is carried out. For the most part, the embodiment shown in FIG. 3 corresponds in structure and function to the embodiment shown in FIG. 1. The components of the circuit arrangement of FIG. 3 are identified by the same reference numerals insofar as they match components of the circuit arrangement of FIG. 1.

Zur Bildung des NTSC-Schätzwertes werden der drei-T- Schätzwert und der vier-T-Schätzwert mit Gewichtungsfak toren multipliziert und anschließend addiert. Hierzu wird der Ausgangswert des dritten Registers 103 dem ersten Eingang eines Interpolationsaddierers 14 und der Aus gangswert des vierten Registers 104 dem zweiten Eingang des Interpolationsaddierers 14 zugeführt. Im Ausführungs beispiel wird das Codewort des dritten Registers 103 mit einem Faktor von 0,285 und das Codewort des vierten Regi sters 104 mit einem Faktor von 0,715 gewichtet. Der Aus gang des Interpolationsaddierers 14 ist dem ersten Ein gang des Demultiplexers 15 zugeführt. Auf diese Weise setzt sich der Schätzwert für das abgetastete NTSC-FBAS- Signal aus einem Anteil eines drei-T-verzögerten Codewor tes und einem Anteil eines vier-T-verzögerten Codewortes zusammen.To form the NTSC estimate, the three-T estimate and the four-T estimate are multiplied by weighting factors and then added. For this purpose, the output value of the third register 103 is fed to the first input of an interpolation adder 14 and the output value of the fourth register 104 is fed to the second input of the interpolation adder 14 . In the embodiment example, the code word of the third register 103 is weighted with a factor of 0.285 and the code word of the fourth register 104 with a factor of 0.715. The output from the interpolation adder 14 is fed to the first input of the demultiplexer 15 . In this way, the estimated value for the sampled NTSC composite signal is composed of a portion of a three-T delayed code word and a portion of a four-T delayed code word.

Fig. 4 zeigt den in Fig. 3 dargestelltem Auführungsbei spiel zugehörigen DPCM-Coder mit gewichtetem NTSC-Schätz wert zugehörigen DPCM-Decoder. Aufbau und Funktion dieses Decoders entsprechen größtenteils des in Fig. 2 darge stellten Ausführungsbeispiels. In diesen beiden Ausfüh rungsbeispielen sind gleichartige Bauelemente durch die selben Bezugszeichen gekennzeichnet. Wie bei der Codie rung wird der im Decoder verwendete Schätzwert durch ge wichtete Addition der Ausgangswerte des dritten Regi sters 203 und des vierten Registers 204 in einem Interpo lationsaddierer 24 unter Verwendung derselben Gewich tungsfaktoren gebildet. FIG. 4 shows the performance example of the DPCM coder shown in FIG. 3 with the DPCM decoder associated with the weighted NTSC estimate. The structure and function of this decoder largely correspond to the embodiment shown in FIG. 2. In these two exemplary embodiments, similar components are identified by the same reference numerals. As with the coding, the estimate used in the decoder is formed by weighted addition of the output values of the third register 203 and the fourth register 204 in an interpolation adder 24 using the same weighting factors.

Fig. 5 zeigt ein Ausführungsbeispiel eines Hybrid-DPCM- Coders (H-DPCM-Coder) mit einem Schätzwertbildner gemäß der Erfindung. Bei der Hybrid-DPCM-Codierung ist der Hy brid-DPCM-Codewert aus einem Anteil eines PCM-codierten Wertes und einem Anteil eines DPCM-codierten Wertes zu sammengesetzt. Dies bietet den Vorteil, daß die Wortbrei te des Abtastwertes vermindert werden kann und trotzdem eine Fehlerkorrektur von auf dem Übertragungsweg aufge tretenen Fehlern durchgeführt werden kann. Bei sehr hohen Abtastfrequenzen müssen Addierer, Subtrahierer und Inter polationsaddierer der in Fig. 1, Fig. 2, Fig. 3 und Fig. 4 dargestellten Ausführungsbeispiele sehr schnell sein. Fig. 5 zeigt ein Ausführungsbeispiel, bei dem die se Additionen und Subtraktionen durch Adressierung eines Festwert-Lese-Speichers (PROM) durchgeführt werden. Fig. 5 shows an embodiment of a hybrid DPCM encoder (H-DPCM-Coder) with a Schätzwertbildner according to the invention. In hybrid DPCM coding, the hybrid DPCM code value is composed of a part of a PCM-coded value and a part of a DPCM-coded value. This offers the advantage that the word width of the sample value can be reduced and an error correction of errors occurring on the transmission path can nevertheless be carried out. At very high sampling frequencies adder, subtracter, and Inter illustrated embodiments have polationsaddierer 4 in Fig. 1, Fig. 2, Fig. 3 and Fig. Greatly be fast. Fig. 5 shows an embodiment in which the se additions and subtractions are performed by addressing a read-write memory (PROM).

Ein H-DPCM-Decoder mit PROM′s ist z.B. in T. Kummerow, P. Neuhold, DPCM-Codierung mit hoher Qualität und gerin gem Aufwand für die TV-Verteilung in Glasfaser-Netzen, NTZ Band 39 (1986), Heft 8, pp 542 bis 551, beschrieben. Hierzu ist es erforderlich, alle Kombinationsmöglichkei ten der möglichen Summanden zu berechnen und im PROM ab zuspeichern.An H-DPCM decoder with PROM's is e.g. in T. Kummerow, P. Neuhold, DPCM coding with high quality and low according to expenditure for TV distribution in fiber optic networks, NTZ Volume 39 (1986), Issue 8, pp 542 to 551. This requires all possible combinations the possible summands and calculate them in the PROM save.

Den unteren Adreßeingängen eines Coder-PROM′s 81 sind die Abtastwerte, den oberen Adreßeingängen dieses Co der-PROM′s 81 der Schätzwert zugeführt. Unter der auf diese Weise gebildeten Adresse des Coder-PROM′s befindet sich im Speicher des PROM′s jedoch nicht nur die Diffe renz aus Abtastwert und Schätzwert, sondern diese Werte sind bereits quantisiert und bereits mit dem gewählten Übertragungscode codiert. Der Ausgangswert des PROM′s 81 ist mit dem Eingang eines Registers 91 verbunden. Der Ausgang des Registers 91 ist mit den unteren Adreßein gängen eines PCM-Rekonstruktions-PROM′s 82 zugeführt, die oberen Adreßeingänge des PCM-Rekonstrunktions-PROM′s sind mit den Ausgängen eines Registers 95 verbunden, des sen Eingang jeweils der Schätzwert zugeführt ist. Im PCM-Rekonstruktions-PROM 82 ist an jeder der auf diese Weise gebildeten Adresse jeweils ein aus H-DPCM-Wert und Schätzwert vorberechneter Funktionswert abgespeichert. Zur Berechnung des Funktionswertes ist vom H-DPCM-Wert der quantisierte, codierte Schätzwert subtrahiert. Der auf diese Weise erhaltene codierte Schätzwertfehler wird decodiert und zum Schätzwert aufaddiert, um einen rekon struierten PCM-Wert zu erhalten. Der Ausgang des PCM-Re konstruktions-PROM′s 82 ist mit den Eingängen eines zwei ten Registers 92 verbunden. Dem zweiten Register 92 ist ein drittes Register 93 in Reihe geschaltet. Der Aus gangswert des zweiten Registers 92 ist den oberen Adreß eingängen eines Interpolations-PROM′s 83, der Ausgangs wert des dritten Registers 93 den unteren Adreßeingängen dieses PROM′s zugeführt. In dem Interpolations-PROM 83 sind zwei Tabellen gespeichert. Die Auswahl zwischen die sen beiden Tabellen erfolgt über den Schalter S, welcher das höchste Adreßbit des Interpolations-PROM′s 83 bei Verwendung eines NTSC-Signals auf Low und bei Verwendung eines PAL-Signals auf High setzt. In der PAL-Tabelle sind unter den jeweiligen Adressen genau die Werte gespei chert, die den Ausgangswerten des dritten Registers ent sprechen. In der NTSC-Tabelle hingegen sind die Werte ge speichert, welche der Summe aus dem 0,715-fachen des Ein gangswertes des dritten Registers und dem 0,285-fachen des Eingangswertes des zweiten Registers entsprechen. Der Ausgangswert des Interpolations-PROM′s 83 ist einem vier ten Register 94 zugeführt, an dessen Ausgang der Schätz wert ansteht.The lower address inputs of a encoder PROM's 81 are the samples, the upper address inputs of this encoder PROM's 81 the estimate. At the address of the coder PROM's formed in this way, the PROM's memory not only contains the difference between the sample value and the estimated value, but these values are already quantized and already coded with the selected transmission code. The output value of the PROM's 81 is connected to the input of a register 91 . The output of the register 91 is fed to the lower address inputs of a PCM reconstruction PROM's 82 , the upper address inputs of the PCM reconstruction PROM's are connected to the outputs of a register 95 , the input of which is supplied with the estimated value . In the PCM reconstruction PROM 82 , a function value precalculated from the H-DPCM value and the estimated value is stored at each of the addresses formed in this way. To calculate the function value, the quantized, coded estimate is subtracted from the H-DPCM value. The encoded estimate error obtained in this way is decoded and added to the estimate to obtain a reconstructed PCM value. The output of the PCM re-construction PROM's 82 is connected to the inputs of a two-th register 92 . A third register 93 is connected in series to the second register 92 . From the output value of the second register 92 is the upper address inputs of an interpolation PROM's 83 , the output value of the third register 93 is fed to the lower address inputs of this PROM's. Two tables are stored in the interpolation PROM 83 . The choice between these two tables is made via the switch S , which sets the highest address bit of the interpolation PROM's 83 when using an NTSC signal to low and when using a PAL signal to high. In the PAL table, exactly the values that correspond to the output values of the third register are stored under the respective addresses. In the NTSC table, however, the values are stored which correspond to the sum of 0.715 times the input value of the third register and 0.285 times the input value of the second register. The output value of the interpolation PROM's 83 is fed to a fourth register 94 , at whose output the estimated value is pending.

Alle Register sind mit der Abtastfrequenz getastet. Der H-DPCM-Wert am Ausgang A 1 durchläuft zur Schätzwertbil dung zwei Signalwege. Zum einen den Weg vom Ausgang A 1 über das PCM-Rekonstruktions-PROM 82, das Register 92, Register 93, das Interpolations-PROM 83 und das Regi ster 93, das Interpolations-PROM 83 und parallel zum Re gister 95 das Coder-PROM 91 und das Register 91. Zum an deren den gleichen Signalweg, jedoch anstelle das Regi ster 93 zu durchlaufen, wird der Ausgangswert des Regi sters 92 gleich an das Interpolations-PROM 83 weitergege ben. Obwohl in diesem Ausführungsbeispiel dem Interpola tions-PROM 83 die Werte des zweiten Registers 92 und des dritten Registers 93 zugeführt sind, setzt sich der bei Bildung des H-DPCM-Wertes berücksichtigte Schätzwert aus Anteilen zusammen, welche mit dem dreifachen bzw. vierfa chen der Abtastfrequenz verzögert sind. Denn für die Sig nalverzögerung ist ausschließlich die Anzahl der durch laufenen Register bestimmend. Hierbei ist es unerheblich, nach welchem Register die Werte abgenommen werden, wenn insgesamt die Verzögerungszeit eingehalten wird.All registers are sampled at the sampling frequency. The H-DPCM value at output A 1 runs through two signal paths to form the estimated value. Firstly, the path from the output of A 1 through the PCM reconstruction PROM 82, the register 92, register 93, the interpolation-PROM 83 and the regi-edge 93, the interpolating PROM 83 and to re gister 95 parallel the coder PROM 91 and register 91 . To the other the same signal path, but instead of going through the register 93 , the output value of the register 92 is immediately passed on to the interpolation PROM 83 . Although the values of the second register 92 and the third register 93 are supplied to the interpolation PROM 83 in this exemplary embodiment, the estimated value taken into account when the H-DPCM value is formed is composed of fractions which are three times or four times the value Sampling frequency are delayed. The only thing that determines the signal delay is the number of registers that are running. It does not matter which register the values are taken from if the overall delay time is observed.

Fig. 6 zeigt ein Ausführungsbeispiel eines H-DPCM-Deco ders. Der Eingang E 2 dieses Decoders ist den unteren Ein gängen eines Decoder-PROM′s 801, dem oberen Adreßeingang ist ein Schätzwert zugeführt. Die im Decoder-PROM 801 ge speicherten Werte entsprechen den im PROM 82 des H-DPCM- Coders gespeicherten Werten. Der Ausgang des Decoder- PROM′s 801 wird in einem Register 901 um eine Periode der verwendeten Abtastfrequenz verzögert. Der Ausgangswert des Registers 901 ist der PCM-Wert des ausgewerteten H-DPCM-Wertes. Der PCM-Wert wird zwei in Reihe geschalte ten Registern 902 und 903 zugeführt. Der Ausgangswert des zweiten Registers 902 ist mit oberen, der Ausgangswert des dritten Registers 903 mit unteren Adreßeingängen ei nes Interpolations-PROM′s 82 verbunden. Das Interpola tions-PROM 802 entspricht dem Interpolations-PROM 82 des H-DPCM-Coders. Mittels eines vierten Registers 904 wird der Ausgangswert des Interpolations-PROM′s 802 verzögert und auf die oberen Adreßeingänge des Decoder-PROM′s 801 gegeben. Die Funktionsweise dieses Schätzwertbildners entspricht genau dem Schätzwertbildner des HDPCM-Coders. Fig. 6 shows an embodiment of an H-DPCM decoder. The input E 2 of this decoder is the lower inputs of a decoder PROM's 801 , the upper address input is supplied with an estimate. The values stored in the decoder PROM 801 correspond to the values stored in the PROM 82 of the H-DPCM encoder. The output of the decoder PROM's 801 is delayed in a register 901 by a period of the sampling frequency used. The initial value of register 901 is the PCM value of the evaluated H-DPCM value. The PCM value is supplied to two registers 902 and 903 connected in series. The output value of the second register 902 is connected to the upper, the output value of the third register 903 to the lower address inputs of an interpolation PROM's 82 . The interpolation PROM 802 corresponds to the interpolation PROM 82 of the H-DPCM encoder. The output value of the interpolation PROM's 802 is delayed by means of a fourth register 904 and is passed to the upper address inputs of the decoder PROM's 801 . The function of this estimate generator corresponds exactly to the estimate generator of the HDPCM encoder.

Claims

1. Transmission system for a composite signal, which is sampled with a sampling frequency equal to n times the PAL color carrier frequency, with a DPCM encoder arranged on the transmitting side and a decoder arranged on the receiving side, with the DPCM encoder and DPCM decoder each having one Include estimator with at least one delay element, characterized in that the output value of the estimator is delayed by n + 1 perio of the sampling frequency compared to the output value of the DPCM encoder or DPCM decoder.

2. Transmission system according to claim 1, characterized, that the sampling frequency is three times the PAL color carrier fre quenz is used.

3. Transmission system according to claim 2, characterized, that four delay elements are provided, each Delay element its input signal by one period duration of the sampling frequency is delayed at its output gives.

4. Transmission system according to claim 3, characterized, that the output of the fourth delay element as Estimate is used.

5. Transmission system according to claim 3, characterized, that the exit of the third and the exit of the fourth Delay element fed to an interpolation generator are.

6. Transmission system according to claim 5, characterized, that the interpolation generator the two input values weighted added.

7. Transmission system according to claim 3, characterized, that the first input value of the interpolation generator with approx. 0.285 and the second input value of the interpolation is weighted with approximately 0.715.