DE3731339A1 - Method of monitoring memory devices in digitally controlled communication systems - Google Patents

Method of monitoring memory devices in digitally controlled communication systems

Info

Publication number
DE3731339A1
DE3731339A1 DE19873731339 DE3731339A DE3731339A1 DE 3731339 A1 DE3731339 A1 DE 3731339A1 DE 19873731339 DE19873731339 DE 19873731339 DE 3731339 A DE3731339 A DE 3731339A DE 3731339 A1 DE3731339 A1 DE 3731339A1
Authority
DE
Germany
Prior art keywords
memory
write
signal
read
sls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873731339
Other languages
German (de)
Inventor
Klaus-Dieter Dipl Ing Kulik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19873731339 priority Critical patent/DE3731339A1/en
Publication of DE3731339A1 publication Critical patent/DE3731339A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance

Abstract

The invention concerns a method of monitoring memory devices in digitally controlled communication systems, particularly for decentralised input-output processors which control peripheral devices. The memory devices to be monitored can be driven block by block using one-bit addresses of read-write memories (SLS). The purpose of the monitoring (write protection, address space protection) is generated by overwriting the address bits with a defined logic state as the corresponding computer interrupt signal (INT), memory write protect signal (WPL) and, for address space protection (SLS), as the interrupt signal (NMI). Such a method is used for monitoring memory devices in digital communication systems. <IMAGE>

Description

Die Erfindung betrifft ein Verfahren zur Überwachung von Speichereinrichtungen in digitalgesteuerten Kommunikations­ systemen, insbesondere für periphere Einrichtungen steuernde dezentrale Ein-Ausgabeprozessoren.The invention relates to a method for monitoring Storage devices in digitally controlled communications systems, especially for controlling peripheral devices decentralized input-output processors.

Die digitalgesteuerten Kommunikationssysteme stellen modular aufgebauten Nebenstellenanlagen mit wenigen Standardschnitt­ stellen dar, die entsprechend der zu erfüllenden Aufgaben in unterschiedlichsten Anlagengrößen aufgebaut sind. Die Neben­ stellenanlagen können sowohl an öffentliche Netze und Dienste - Fernsprechnetz, Teletexnetz etc. - als auch an private Netze - Unteranlagen, Querverbindungsleitungen - angeschlossen sein. Als Teilnehmeranschlüsse sind analoge und digitale Endgeräte vorgesehen.The digitally controlled communication systems are modular Private branch exchanges with a few standard interfaces represent the according to the tasks to be performed in different plant sizes are built. The side Substations can be connected to both public networks and services - Telephone network, Teletex network etc. - as well as to private networks - Sub-systems, cross-connection lines - must be connected. Analog and digital devices are used as subscriber connections intended.

Die Systemarchitektur der unterschiedlichen Kommunikations­ systeme ist einheitlich in drei Ebenen strukturiert:
Peripherie, dezentrale Ein-Ausgabeprozessoren und zentraler Datenprozessor.The system architecture of the different communication systems is structured in three levels:
Peripherals, decentralized input-output processors and central data processor.

Zur Peripherie gehören danach Baugruppen als Schnittstellen zu den angeschalteten Endgeräten und Leitungen (Teilnehmerschal­ tungen, Leitungsschaltungen) und Baugruppen für den Verbindungs­ aufbau, wie Signalisierungseinrichtungen, Sender und Empfänger.Subsequently, modules belong to the periphery as interfaces the connected devices and lines (subscriber scarf lines, line circuits) and modules for the connection construction, such as signaling devices, transmitters and receivers.

Die zeitkritische Bearbeitung der Peripherie wird durch die dezentralen Ein-Ausgabeprozessoren übernommen, wobei die Anzahl der peripheren Einrichtungen bzw. die der Anschlußeinheiten für jeden Ein-Ausgabeprozessor in Abhängigkeit der maximal zu verarbeitenden Gesamtdatenmenge begrenzt ist. Die Ein-Ausgabe­ prozessoren sind somit unter anderem für die Steuerung der Standardschnittstellen und lokalen Busse, der Ziffernauswertung, der Anschaltung von Ton- und Ruftakten und der sicherheits­ technischen Anzeigen vorgesehen.The time-critical processing of the periphery is by the decentralized input-output processors, where the number of the peripheral devices or that of the connection units for each input-output processor depending on the maximum total amount of data processed is limited. The input-output  processors are therefore among other things for the control of the Standard interfaces and local buses, digit evaluation, the connection of sound and call clocks and the security technical displays provided.

Der zentrale Datenprozessor dagegen koordiniert die Steuerung sämtlicher im Kommunikationssystem vorhandenen Einrichtungen über entsprechende Busverbindungen. Außerdem werden vom zentra­ len Datenprozessor die Rücksetz-Logik und sicherheitstechnische Vorgänge zentral gesteuert.The central data processor, on the other hand, coordinates the control all facilities in the communication system via appropriate bus connections. In addition, the zentra len data processor the reset logic and safety-related Processes controlled centrally.

Die Schnittstelle zwischen der Peripherie und dem jeweiligen dezentralen Ein-Ausgabeprozessor wird durch eine HDLC-Standard­ schnittstelle gebildet, die in der peripheren Steuereinrichtung enthalten ist. Dagegen wird die Schnittstelle zwischen dem dezentralen Ein-Ausgabeprozessor und dem zentralen Daten­ prozessor durch einen Mehrfach-Zugriffspeicher gebildet, der von beiden Prozessoren beschrieben und ausgelesen werden kann. Die Steuerung dieses Mehrfach-Zugriffspeichers erfolgt üblicherweise durch das eingesetzte Betriebssystem.The interface between the periphery and the respective decentralized input-output processor is supported by an HDLC standard interface formed in the peripheral control device is included. In contrast, the interface between the decentralized input-output processor and the central data processor formed by a multiple access memory that can be written and read by both processors. This multiple access memory is controlled usually through the operating system used.

Neben dem Mehrfach-Zugriffspeicher enthält der Ein-Ausgabepro­ zessor auch einen eigenen Arbeits- und Programmspeicher. Je nach gewünschter Funktion und Wirkungsweise werden diese Speichereinrichtungen - Mehrfach-Zugriffspeicher, Arbeits- und Programmspeicher - als Arbeitsspeicher und als Programmspeicher benutzt. Bei umfangreichen und komplexen Programmablauffolgen innerhalb digitalgesteuerter Kommunikationssysteme können fehlerhafte Speicher-Ansteuerungsvorgänge, beispielsweise als Folge von Programmierfehlern, hervorgerufen werden mit der Folge, daß sämtliche zur Funktionssteuerung der Anlage enthal­ tenen Daten innerhalb der Speichereinrichtungen fälschlicher­ weise gelöscht werden. In derartigen Störungsfällen muß ein sogenannter Hardrestart erfolgen, bei dem der gesamte Programm­ teil innerhalb der Speichereinrichtung erneut aktiviert werden muß. Dieser Vorgang kann sich über längere Zeit erstrecken und somit zu erheblichen Störungen innerhalb des Kommunikationssystems führen.In addition to the multiple access memory, the I / O program contains processor also has its own working and program memory. Each according to the desired function and mode of action, Storage facilities - multiple access storage, working and Program memory - as working memory and as program memory used. With extensive and complex program sequences within digitally controlled communication systems faulty memory activation processes, for example as Sequence of programming errors caused by the Consequence that all contain for the function control of the plant falsified data within the storage devices wisely deleted. In such malfunctions, a So-called hard restart, in which the entire program partially reactivated within the storage device must become. This process can take a long time  extend and thus to significant interference within the Communication system.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren zur Vermeidung derartiger Systemausfälle anzugeben, das mit geringem Aufwand, sowie hinsichtlich des apparativen Bedarfs, als auch der eigentlichen Schaltfunktionen, zu realisieren ist.The basis of the invention lying task is a method of avoidance to indicate such system failures with little effort, as well as in terms of apparatus requirements, as well as actual switching functions to be realized.

Erfindungsgemäß wird dies durch die Kombination der Merkmale des Patentanspruchs 1 erreicht.According to the invention, this is achieved by combining the features of claim 1 achieved.

Mit dem Einsaz des Schreib-Lese-Speichers, auf der die Kennungskapazität der zu überwachenden Speichereinrichtungen durch jeweils ein Adressen-Bit direkt ansteuerbar ist, kann in einfacher Weise die Überwachung der Speichereinrichtungen erfolgen, in dem das entsprechende Adressen-Bit mit einem definierten Logikzustand überschrieben wird.With the use of the read-write memory on which the Identification capacity of the storage devices to be monitored can be directly controlled by one address bit each simple monitoring of the storage devices done in which the corresponding address bit with a defined logic state is overwritten.

Gemäß vorteilhafter Ausgestaltungen der Erfindung kann die Überwachung der Speichereinrichtungen durch einen Speicher- Schreibschutz, einen Speicher-Adressenraumschutz oder auch durch beide Schutzarten gegeben sein. In jedem Fall wird mit der Einbeziehung des entsprechenden Adressen-Bits in die Entscheidung über die Zulässigkeit der nachfolgenden Funktionen sichergestellt, daß sowohl schreibgeschützte Daten nicht irr­ tümlich durch Programmfehler gelöscht werden als auch fehler­ hafte Zugriffe des Prozessors auf gesperrte Adressenbereiche unterbunden sind.According to advantageous embodiments of the invention, the Monitoring of the storage facilities by a storage Write protection, a memory address space protection or also be given by both types of protection. In any case, with the inclusion of the corresponding address bit in the Decision on the admissibility of the following functions ensures that both read-only data is not wrong be deleted by program errors as well as errors the processor has blocked access to blocked address ranges are prevented.

Als besonderer Vorteil für das Verfahren ist anzusehen, daß gemäß Patentanspruch 5 die Durchführung desselben mit einer einfachen Schaltungsanordnung erfolgen kann. Jeweils ein Schreib-Lese-Speicher wird benötigt, um die zu überwachenden Speichereinrichtungen mit Schreibschutz und mit Adressenraum­ schutz versehen zu können. Mit dem Schreibschutz ist sicher­ gestellt, daß mit jedem Schreibzugriff des Prozessors in den geschützten Speicherbereich der zu überwachenden Speicher­ einrichtungen das entsprechende Adressen-Bit aus dem Schreib- Lese-Speicher herausgezogen wird, um das Speicher-Schreib­ schutzsignal zu erzeugen. Wird beispielsweise für das entspre­ chende Adressen-Bit eine Null geschrieben, so ist der von dieser Adresse repräsentierte Bereich der zu überwachenden Speicherein­ richtung schreibgeschützt. Dies bedeutet, daß ein durch den Prozessor gesteuerter Schreibversuch in diesen schreibgeschütz­ ten Speicherbereich sofort das Rechner-Interruptsignal auslöst.A particular advantage of the process is that according to claim 5 performing the same with a simple circuit arrangement can be done. One each Read-write memory is required to monitor the Storage devices with write protection and with address space to be able to provide protection. With the write protection is safe placed that with each write access of the processor in the protected memory area of the memory to be monitored the corresponding address bit from the write Read memory is pulled out to write to memory  generate protection signal. For example, for the correspond corresponding address bit is written a zero, this is the one of this Address represents the range of memories to be monitored direction read-only. This means that one through the Processor-controlled write attempt in this write-protected th memory area immediately triggers the computer interrupt signal.

Ähnlich verhält es sich auch mit dem Speicher-Adressenraum­ schutz, der in gleicher Weise mit einem Schreib-Lese-Speicher realisiert ist, in dem jeweils ein bestimmtes Adressen-Bit einen bestimmten Adressenbereich der zu überwachenden Speicher­ einrichtungen repräsentiert. Für den Adressenbereich, der von dem Prozessor nicht angesprochen werden darf, wird das entsprechende Adressen-Bit beispielsweise ebenfalls auf Null gesetzt. Erfolgt nun trotzdem ein Schreib- oder Lesezugriff zu diesem geschützten Adressenbereich, so wird mit Hilfe des entsprechenden Adressen-Bits aus dem Schreib-Lese-Speicher das Unterbrechungssignal generiert.The same applies to the memory address space protection in the same way with a read-write memory is realized, in each of which a specific address bit a specific address range of the memories to be monitored facilities represented. For the address range from the processor must not be addressed, it will corresponding address bit, for example, also to zero set. Nevertheless, there is now read or write access this protected address range, the corresponding address bits from the random access memory Interrupt signal generated.

Gemäß weiterer vorteilhafter Ausgestaltungen der Schaltungs­ anordnung zur Durchführung des Verfahrens können das Speicher- Schreibschutzsignal mit dem Rechner-Interruptsignal und das für den Adressenraumschutz vorhandene Unterbrechungssignal durch Prüfsignale bedarfsweise unwirksam geschaltet werden.According to further advantageous refinements of the circuit arrangement for performing the method, the storage Write protection signal with the computer interrupt signal and that Interrupt signal available for address space protection can be deactivated by test signals if necessary.

Die Erfindung wird in einem figürlich dargestellten Ausführungs­ beispiel näher erläutert, in dem lediglich die zur Durchführung des Verfahrens notwendigen Schalteinrichtungen im Auszug dargestellt sind.The invention is shown in a figurative embodiment example explained in more detail, in which only the implementation of the procedure necessary switching devices in the extract are shown.

Das Ausführungsbeispiel läßt den Schreib-Lese-Speicher für den Schreibschutz SLS (1) und den Schreib-Lese-Speicher für den Adressenraumschutz SLS (2) erkennen, die über den gemeinamen Adressenbus AD ansteuerbar sind. Die ebenfalls parallel ansteu­ erbaren Eingänge EN der Schreib-Lese-Speicher SLS . . . sind entweder durch das Schreibsignal WR- oder durch das Lese­ signal RD- in Verbindung mit der Code-Umsetzeinrichtung CUE über die erste Oder-Schalteinrichtung O 1 zu aktivieren. Vorab sind im Schreib-Lese-Speicher für den Schreibschutz SLS (1) die für die schreibgeschützten Bereiche der zu überwachenden Spei­ chereinrichtungen stehenden Adressen-Bits mit dem definierten Logikzustand, beispielsweise mit einer Null, überschrieben, so daß im Fall der Ansteuerung dieser Adresse über die dritte Oder-Schalteinrichtung O 3, der zweiten Inverter-Schalteinrich­ tung I 2 und der vierten Und-Schalteinrichtung U 4 das Rechner- Interruptsignal INT und dazu gleichzeitig in Verbindung mit der fünften Und-Schalteinrichtung U 5 das Speicher-Schreibschutz­ signal WPL erzeugt wird.The exemplary embodiment shows the read / write memory for write protection SLS ( 1 ) and the read / write memory for address space protection SLS ( 2 ), which can be controlled via the common address bus AD . The inputs EN of the read / write memory SLS, which can also be controlled in parallel. . . are to be activated either by the write signal WR- or by the read signal RD- in connection with the code conversion device CUE via the first OR switching device O 1 . In advance, the address bits for the write-protected areas of the memory devices to be monitored are overwritten with the defined logic state, for example with a zero, in the read-write memory for the write protection SLS ( 1 ), so that when this address is activated, over the third OR switching device O 3 , the second inverter switching device I 2 and the fourth AND switching device U 4 generate the computer interrupt signal INT and, at the same time, in conjunction with the fifth AND switching device U 5, the memory write protection signal WPL is generated .

In ähnlicher Weise wird auch der Schreib-Lese-Speicher für den Adressenraumschutz SLS (2) betrieben, der über die vierte und fünfte Oder-Schalteinrichtung O 4, O 5 das Unterbrechungssignal NMI für den Adressenraumschutz generiert. Weiterhin ist erkennbar, daß die Funktion des Schreib-Lese-Speichers für den Schreibschutz SLS (1) mit der zweiten Und-Schalteinrichtung U 2 unter anderem durch das Prüfsignal PO 2 und die Funktion des Schreib-Lese-Speichers für den Adressenraumschutz SLS (2) mit der dritten Und-Schalteinrichtung U 3 unter anderem durch das zweite Prüfsignal PO 3 abzuschalten ist. Das Prozessor-Selek­ tionssignal IO-/M und das Prozessor-Haltesignal HLDA bilden zusätzliche Bedingungen für das Wirksamwerden der beiden Prüfsignale PO 2 und PO 3. Ein (Sonder-)Schreibsignal AWR- ist mit dem Lesesignal RD- über die erste Und-Schalteinrichtung U 1 verknüpft und bildet für die Code-Umsetzeinrichtung CUE die zusätzliche Eingangsbedingung und trägt außerdem unabhängig von dem Schreib-Lese-Speicher für den Adressenraumschutz SLS (2) zur Generierung des Unterbrechungssignals NMI bei.The read / write memory for the address space protection SLS ( 2 ) is operated in a similar manner and generates the interrupt signal NMI for the address space protection via the fourth and fifth OR switching devices O 4 , O 5 . Furthermore, it can be seen that the function of the read-write memory for write protection SLS ( 1 ) with the second AND switching device U 2 inter alia by the test signal PO 2 and the function of the read-write memory for address space protection SLS ( 2 ) to be switched off with the third AND switching device U 3, inter alia by the second test signal PO 3 . The processor selection signal IO- / M and the processor hold signal HLDA form additional conditions for the two test signals PO 2 and PO 3 to take effect. A (special) write signal AWR- is linked to the read signal RD- via the first AND switching device U 1 and forms the additional input condition for the code conversion device CUE and also carries independent of the read-write memory for the address space protection SLS ( 2 ) to generate the interrupt signal NMI .

Claims (7)

1. Verfahren zur Überwachung von Speichereinrichtungen in digitalgesteuerten Kommunikationssystemen, insbesondere für periphere Einrichtungen steuernde dezentrale Ein-Ausgabepro­ zessoren, gekennzeichnet durch die Kombination der Merkmale
  • 1.1 die Überwachung ist durch einen Schreib-Lese-Speicher (SLS) mit einer den Bereich der zu überwachenden Speicherein­ richtungen entsprechenden Kennungskapazität realisiert,
  • 1.2 die Kennungskapazität ist jeweils durch ein Adressen-Bit ansteuerbar, mit dem jeweils ein definierter Adressen­ bereich der zu überwachenden Speichereinrichtungen in dem Schreib-Lese-Speicher (SLS) repräsentiert ist,
  • 1.3 der Schreib-Lese-Speicher (SLS) ist derart steuerbar, daß mit dem Überschreiben eines Adressen-Bits durch einen definierten Logikzustand die Überwachung des entsprechend definierten Adressenbereiches der Speichereinrichtungen steuerbar ist.
1. A method for monitoring storage devices in digitally controlled communication systems, in particular for decentralized input / output processors controlling peripheral devices, characterized by the combination of the features
  • 1.1 the monitoring is implemented by a read-write memory (SLS) with an identification capacity corresponding to the area of the memory devices to be monitored,
  • 1.2 the identification capacity can be controlled in each case by an address bit with which a defined address area of the memory devices to be monitored is represented in the read / write memory (SLS) ,
  • 1.3 the read-write memory (SLS) can be controlled in such a way that the monitoring of the correspondingly defined address area of the memory devices can be controlled when an address bit is overwritten by a defined logic state.
2. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal
  • 2.1 die Überwachung der Speichereinrichtungen ist durch einen Speicher-Schreibschutz realisiert.
2. The method according to claim 1, characterized by the feature
  • 2.1 The memory devices are monitored by means of memory write protection.
3. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal
  • 3.1 die Überwachung der Speichereinrichtungen ist durch einen Speicher-Adressenraumschutz realisiert.
3. The method according to claim 1, characterized by the feature
  • 3.1 The monitoring of the memory devices is implemented by means of memory address space protection.
4. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal
  • 4.1 die Überwachung der Speichereinrichtungen ist durch einen Speicher-Schreibschutz und einen Speicher-Adressenraum­ schutz realisiert.
4. The method according to claim 1, characterized by the feature
  • 4.1 The monitoring of the memory devices is implemented by a memory write protection and a memory address space protection.
5. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 4, gekennzeichnet durch die Kombination der Merkmale
  • 5.1 der Schreib-Lese-Speicher für den Schreibschutz (SLS 1) und der Schreib-Lese-Speicher für den Adressenraumschutz (SLS 2) sind durch eine erste Oder-Schalteinrichtung (O 1) zur Über­ tragung des definierten Logikzustands eines Adressen-Bits dann wirksam geschaltet, wenn ein Schreibsignal (WR-) oder ein von einer Code-Umsetzeinrichtung (CUE) erzeugtes -Si­ gnal in Verbindung mit einem Lesesignal (RD-) erzeugt ist,
  • 5.2 der definierte Logikzustand aus dem Schreib-Lese-Speicher für den Schreibschutz (SLS 1) wird beim Vorhandensein des Schreibsignals (WR-) in Verbindung mit einer vierten Und- Schalteinrichtung (U 4) in ein Rechner-Interruptsignal (INT) und in Verbindung mit einer fünften Und-Schaltein­ richtung (U 5) in ein Speicher-Schreibschutzsignal (WPL) umgewertet,
  • 5.3 der definierte Logikzustand aus dem Schreib-Lese-Speicher für den Adressenraumschutz (SLS 2) wird in ein Unter­ brechungssignal (NMI) umgewandelt.
5. Circuit arrangement for performing the method according to claims 1 and 4, characterized by the combination of the features
  • 5.1 the read-write memory for write protection (SLS 1 ) and the read-write memory for address space protection (SLS 2 ) are then by a first OR switching device (O 1 ) for transferring the defined logic state of an address bit activated when a write signal (WR-) or a signal generated by a code conversion device (CUE) is generated in connection with a read signal (RD-) ,
  • 5.2 the defined logic state from the read-write memory for the write protection (SLS 1 ) is in the presence of the write signal (WR-) in connection with a fourth AND switching device (U 4 ) in a computer interrupt signal (INT) and in connection with a fifth AND switch device (U 5 ) converted into a memory write protection signal (WPL) ,
  • 5.3 the defined logic state from the read-write memory for the address space protection (SLS 2 ) is converted into an interruption signal (NMI) .
6. Schaltungsanordnung nach Anspruch 5, gekenn­ zeichnet durch das Merkmal
  • 6.1 die vierte und fünfte Und-Schalteinrichtung (U 4, U 5) sind mit einer dritten Oder-Schalteinrichtung (O 3) und einer zweiten Und-Schalteinrichtung (U 2) derart verknüpft, daß das Rechner-Interruptsignal (INT) und das Speicher-Schreib­ schutzsignal (WPL) durch ein Prüfsignal (PO 2) abschaltbar sind.
6. Circuit arrangement according to claim 5, characterized by the feature
  • 6.1 the fourth and fifth AND switching device (U 4 , U 5 ) are linked with a third OR switching device (O 3 ) and a second AND switching device (U 2 ) such that the computer interrupt signal (INT) and the memory -Write protection signal (WPL) can be switched off by a test signal (PO 2 ).
7. Schaltungsanordnung nach Anspruch 5, gekennzeichnet durch das Merkmal
  • 7.1 das Unterbrechungssignal (NMI) ist über eine fünfte Oder- Schalteinrichtung (O 5) in Verbindung mit einer dritten Und-Schalteinrichtung (U 3) durch ein weiteres Prüfsignal (PO 3) abschaltbar.
7. Circuit arrangement according to claim 5, characterized by the feature
  • 7.1 the interrupt signal (NMI) can be switched off via a fifth OR switching device (O 5 ) in conjunction with a third AND switching device (U 3 ) by means of a further test signal (PO 3 ).
DE19873731339 1987-09-15 1987-09-15 Method of monitoring memory devices in digitally controlled communication systems Ceased DE3731339A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873731339 DE3731339A1 (en) 1987-09-15 1987-09-15 Method of monitoring memory devices in digitally controlled communication systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873731339 DE3731339A1 (en) 1987-09-15 1987-09-15 Method of monitoring memory devices in digitally controlled communication systems

Publications (1)

Publication Number Publication Date
DE3731339A1 true DE3731339A1 (en) 1989-03-30

Family

ID=6336279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873731339 Ceased DE3731339A1 (en) 1987-09-15 1987-09-15 Method of monitoring memory devices in digitally controlled communication systems

Country Status (1)

Country Link
DE (1) DE3731339A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3914004A1 (en) * 1989-04-27 1990-10-31 Siemens Ag Faulty process monitor in microprocessor controllers - has different sections for different types of monitoring and message memory section
DE19502626A1 (en) * 1995-01-19 1996-07-25 Mannesmann Ag Computer memory management system
DE10031212A1 (en) * 2000-06-27 2002-01-17 Wolfgang A Halang Mass storage unit for digital computer, is sub-divided into several segments, each of which is write-protected

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524183B1 (en) * 1966-01-07 1971-08-05 Ibm Circuit arrangement for memory protection for random memories in data processing systems
DE2842548A1 (en) * 1978-09-29 1980-04-10 Siemens Ag PROGRAMMABLE MEMORY PROTECTION LOGIC FOR MICROPROCESSOR SYSTEMS
DD230949A1 (en) * 1982-12-17 1985-12-11 Akad Wissenschaften Ddr METHOD AND ARRANGEMENT FOR DATA PROTECTION IN MICRORECHNER SYSTEMS
DD233676A1 (en) * 1985-01-03 1986-03-05 Thueringer Moebel STORAGE PROTECTION IN MINI AND MICRORE TECHNOLOGY

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1524183B1 (en) * 1966-01-07 1971-08-05 Ibm Circuit arrangement for memory protection for random memories in data processing systems
DE2842548A1 (en) * 1978-09-29 1980-04-10 Siemens Ag PROGRAMMABLE MEMORY PROTECTION LOGIC FOR MICROPROCESSOR SYSTEMS
DD230949A1 (en) * 1982-12-17 1985-12-11 Akad Wissenschaften Ddr METHOD AND ARRANGEMENT FOR DATA PROTECTION IN MICRORECHNER SYSTEMS
DD233676A1 (en) * 1985-01-03 1986-03-05 Thueringer Moebel STORAGE PROTECTION IN MINI AND MICRORE TECHNOLOGY

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3914004A1 (en) * 1989-04-27 1990-10-31 Siemens Ag Faulty process monitor in microprocessor controllers - has different sections for different types of monitoring and message memory section
DE19502626A1 (en) * 1995-01-19 1996-07-25 Mannesmann Ag Computer memory management system
DE10031212A1 (en) * 2000-06-27 2002-01-17 Wolfgang A Halang Mass storage unit for digital computer, is sub-divided into several segments, each of which is write-protected

Similar Documents

Publication Publication Date Title
EP0398876B1 (en) Process for identifying peripheral devices
EP0011685B1 (en) Programmable memory protection arrangement for microprocessors and circuitry with such an arrangement
DE2219918A1 (en) Programmable control unit
DE3309418A1 (en) CIRCUIT ARRANGEMENT FOR A TELECOMMUNICATION SYSTEM, IN PARTICULAR TELECOMMUNICATION SYSTEM, WITH AT LEAST TWO COMPUTERS FOR ALTERNATING CONTROL OF OPERATIONAL PROCEDURES
DE69133400T2 (en) ADDRESSABLE RELAY MODULE FOR OVERLOAD SWITCHES
DE3247801C2 (en)
EP1805567B1 (en) Method and automation system for operating and/or observing at least one field device
EP0276450A1 (en) Data protection circuit to inhibit the transmission of signals on a bus
DE3731339A1 (en) Method of monitoring memory devices in digitally controlled communication systems
DE69534316T2 (en) TELECOMMUNICATION SYSTEM WITH A PROCESSOR SYSTEM AND A PROCESSOR SYSTEM
DE1965314A1 (en) Data processing arrangement with two data processing systems, in particular for the processing of switching processes in a telephone exchange
DE3731340C2 (en) Circuit arrangement for testing static and dynamic switching processes within digital communication systems
DE2524957C3 (en) Arrangement for the selection of input and output units by means of addresses
DE3016952C2 (en) Circuit arrangement for expanding the address range of a computer-controlled switching system
DE2839345C2 (en)
DE3914004C2 (en) Arrangement for monitoring faulty processes in a microprocessor control module
EP0294317B1 (en) Shared access to a common memory by a central data processor and a decentralized input/output processor
DE19619886A1 (en) Control and data communications system with partially redundant bus system
EP0294316B1 (en) Control method for a digital communication system in the reset-hold state
DE3718989A1 (en) METHOD FOR CONTROLLING A DIGITAL COMMUNICATION SYSTEM BY AN ORGANIZATION SYSTEM CONTROL
DE2547178A1 (en) Handshaking addressing over bus lines in data processors - removes errors caused by addressing failures preliminary transmission of call:up and answer addresses
EP0294318B1 (en) Circuit arrangement for controlling the parallel access of decentralized memories (fault address memory)
DE2823918A1 (en) Central signalling of faults in communication service station - uses signalling unit with address generator which cyclically calls all transmitter addresses
DE3718986A1 (en) Method of controlling a digital communication system with decentralised memory devices (memory division)
EP0392246B1 (en) Monitoring and control system for digital information transmission systems with master and substitution master

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 12/14

8131 Rejection