DE3717114C2

DE3717114C2 -

Info

Publication number: DE3717114C2
Application number: DE19873717114
Authority: DE
Inventors: Hiroyoshi Soma Fukushima Jp Zama
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1986-07-23
Filing date: 1987-05-21
Publication date: 1990-03-08
Also published as: DE3717114A1; JPS6329835A

Description

Die Erfindung betrifft eine Steuerschaltung für einen Videodrucker nach dem Oberbegriff des Anspruchs 1.The invention relates to a control circuit for a video printer according to the preamble of claim 1.

In Videodruckern werden zum Auflösen von Videobildern in Punkte die Leuchtdichtesignale, die in Analogform vorliegen, in Zeitintervallen von 0,25 µs abgetastet, vorübergehend in einem Pufferspeicher gespeichert und dann zu einer Druckschaltung geleitet, die einen Druckmechanismus des Videodruckers steuert.In video printers are used to resolve video images into dots the luminance signals, which are available in analog form, in time intervals sampled at 0.25 µs, temporarily in a buffer memory saved and then sent to a print circuit, which controls a printing mechanism of the video printer.

Dies macht es erforderlich, verschiedene Arten von Steuerschaltungen vorzusehen. Unter anderem muß ein als Pufferspeicher dienender Bildspeicher in geeigneter Weise adressiert werden.This requires different types of control circuits to provide. Among other things, one that serves as a buffer memory Image memory can be addressed in a suitable manner.

In Übereinstimmung mit dem Oberbegriff des Anspruchs 1 zeigt die DE 34 17 669 A1 eine Steuerschaltung für einen Videodrucker, in der von einem Mikroprozessor Fensterimpulse verarbeitet werden, die kennzeichnend sind für den Abschnitt eines Videobildes, der gedruckt werden soll. Die Zählschaltung wird über eine Start/Stop-Schaltung abhängig vom Synchronsignal betrieben.In accordance with the preamble of claim 1 shows DE 34 17 669 A1 a control circuit for a video printer, in which window pulses are processed by a microprocessor, which are characteristic of the section of a video image, to be printed. The counter circuit is a Start / stop circuit operated depending on the synchronous signal.

Ein spezielles Problem bei Steuerschaltungen für Videodrucker ist die Festlegung der Zeitspanne, in welcher der Bildspeicher adressiert wird, d. h. innerhalb der Daten eingeschrieben oder ausgelesen werden können. Diese Zeitspanne kann innerhalb zwei aufeinanderfolgender Synchronsignale schwanken. Damit die Bildspeicher- Adressierung innerhalb des gewünschten Zeitraums erfolgt, wird mit Hilfe eines Fenstersignals festgelegt, wieviel Zeit nach einem Synchronsignal verstreicht, bis der Bildspeicher adressiert wird. Bei der bekannten Schaltung ist dazu ein erheblicher Aufwand notwendig.A special problem with control circuits for video printers is the definition of the time span in which the image memory is addressed, d. H. registered within the data or can be read out. This time span can be within two successive synchronizing signals fluctuate. So that the image storage Addressing takes place within the desired period, a window signal is used to determine how much Time after a synchronous signal elapses until the image memory is addressed. In the known circuit is for this considerable effort is required.

Der Erfindung liegt die Aufgabe zugrunde, eine Steuerschaltung für einen Videodrucker anzugeben, bei der mit relativ einfachen Mitteln der Abtast-Startzeitpunkt, bei welchem die Adressierung des Bildspeichers beginnt, festgelegt werden kann.The invention has for its object a control circuit specify for a video printer with the relatively simple Average the sampling start time at which the Addressing of the image memory begins to be set can.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Eine spezielle Weiterbildung der Erfindung ist im Anspruch 2 angegeben.This object is achieved by the invention specified in claim 1 solved. A special development of the invention is specified in claim 2.

Im dem voreinstellbaren Zähler wird mit Hilfe der Voreinstellschaltung ein bestimmter Vorgabe-Zählerstand festgelegt. Das Taktsignal zählt dann den Zähler (vorwärts oder rückwärts), und wenn schließlich bei Erreichen eines End-Zählerstands ein Übertragsignal am Übertrag-Ausgang des Zählers erscheint, wird dieses Übertragsignal dazu hergenommen, den gerade existierenden Zustand des Fenstersignal-Generators umzukehren, zum Beispiel von einem binären Wert "0" in einen binären Wert "1". Das Ausgangssignal des Zählers wird dann als Adressensignal während derjenigen Zeitspanne verwendet, in der das Fenstersignal den logischen Wert "1" hat. Wenn nach dem erstmaligen Umschalten des Zustands des Fenstersignal-Generators der Zähler einmal sämtliche Zählerzustände durchlaufen hat, erscheint wiederum ein Übertragsignal, so daß dann wieder das Fenstersignal in den logischen Wert "0" umgekehrt wird. Damit ist die Adressierung des Bildspeichers beendet.In the presettable counter with the help of the presetting circuit a certain default counter reading is set. The Clock signal then counts the counter (up or down), and when finally when a final counter reading is reached a carry signal appears at the carry output of the counter, this carry signal is used for the currently existing one Reverse state of window signal generator to Example of a binary value "0" in a binary value "1". The output signal of the counter is then used as an address signal used during the period in which the window signal has the logical value "1". If after the first time Switching the state of the window signal generator of the counters once has passed through all meter states, appears again a carry signal, so that then again the window signal is reversed to the logical value "0". So that is the addressing of the image memory ends.

Durch die erfindungsgemäßen Maßnahmen wird also in einfacher Weise die Auswahl von Adressierungssignalen innerhalb der Zeitspanne zwischen zwei Synchronsignalen mühelos variiert.The measures according to the invention thus make it easier Way the selection of addressing signals within the time period varied effortlessly between two synchronous signals.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigtThe following is an embodiment of the invention explained in more detail with reference to the drawing. It shows

Fig. 1 ein Blockdiagramm einer Steuerschaltung für einen Videodrucker, und Fig. 1 is a block diagram of a control circuit for a video printer, and

Fig. 2 ein Impulsdiagramm zur Veranschaulichung des Betriebs eines binären 8-Bit-Zählers, der als voreinstellbarer Zähler für die Steuerschaltung verwendet wird. Fig. 2 is a timing diagram illustrating the operation of an 8-bit binary counter which is used as a preset counter for the control circuit.

Wie Fig. 1 zeigt, enthält eine Steuerschaltung für einen Videodrucker hauptsächlich einen voreinstellbaren Zähler 18, eine Voreinstellschaltung 19 und eine Speicher-Schreibschaltung (horizontal), die aus einem Fenstersignal-Generator 20 besteht. As shown in Fig. 1, a control circuit for a video printer mainly includes a preset counter 18 , a preset circuit 19, and a memory write circuit (horizontal) consisting of a window signal generator 20 .

Der voreinstellbare Zähler 18 empfängt über einen Zählanschluß 18 a Taktsignale (CLK) und über einen Steueranschluß 18 b Signale von der Voreinstellschaltung 19. An einen Zählerstand-Ausgangsanschluß 18 c gibt er die jeweiligen Zählerstände ab. Er besitzt einen Übertragsignal-Ausgang 18 d, über den Übertrag-Signale an den Fenstersignal-Generator 20 gegeben werden. Ein Horizontal-Synchronsignal-Eingangsanschluß 18 e dient zur Eingabe von von Videosignalen separierten Horizontal-Synchronsignalen. Der voreinstellbare Zähler 18 ist ein binärer Zähler mit N Bits. Wenn das Horizontal-Synchronsignal dem Eingangsanschluß 18 e zugeführt wird, wird ein voreingestellter Wert als Zählerstand (ADDR-H) über den Ausgangsanschluß 18 c ausgegeben. Wenn kein Horizontal-Synchronsignal an den Eingangsanschluß 18 e gelegt wird, werden von dem voreingestellten Wert aus sukzessive erhöhte Zählerstände über den Ausgangsanschluß 18 c ausgegeben, ansprechend auf die dem Zählanschluß 18 a zugeführten Taktsignale. Wenn sämtliche N Bits des Zählerstands "1" sind, wird über den Übertragsignal-Ausgang 18 d der Übertrag an den Fenstersignal-Generator 20 gegeben.The presettable counter 18 receives clock signals (CLK) via a counting connection 18 a and signals from the presetting circuit 19 via a control connection 18 b . At a counter reading output connection 18 c , it outputs the respective counter readings. It has a carry signal output 18 d , via which carry signals are given to the window signal generator 20 . A horizontal synchronizing signal input terminal 18 e is used to input horizontal synchronizing signals separated from video signals. The presettable counter 18 is a binary counter with N bits. When the horizontal synchronizing signal is supplied to the input terminal 18 e , a preset value is output as a counter reading (ADDR-H) via the output terminal 18 c . If no horizontal sync signal is applied to the input terminal 18 e, output from the preset value gradually increased counts over the output port 18 c, in response to the count terminal 18 a supplied clock signals. When all N bits of the count is "1", is the carry signal output 18 d of the carry signal to the window signal generator 20 given.

Der Fenstersignal-Generator 20 ist derart ausgebildet, daß er an seinem Ausgang eine "0" abgibt, wenn das Horizontal- Synchronsignal eingegeben wird, während das Signal an seinem Ausgang auf entweder "1" oder "0" invertiert wird, wenn das Übertragsignal eingegeben wird. Die Frequenz der Taktsignale (CLK) ist 2 ⁿ-mal so groß wie diejenige des Synchronsignals, und die Videosignale werden extrahiert, indem man die Zählerstände als Adreßsignale für einen Bildspeicher hernimmt, während das Ausgangssignal des Fenstersignal-Generators 20 den Wert "1" hat.The window signal generator20th is designed such that it outputs a "0" at its output if the horizontal Sync signal is entered, while the signal at its output is on either "1" or "0" is inverted when the carry signal is input becomes. The frequency of the clock signals(CLK) is 2 ⁿ-times large as that of the sync signal, and the video signals are extracted by using the counter readings as Address signals for an image memory takes while the output signal of the window signal generator20th has the value "1".

Fig. 2 zeigt in Form von Impulsdiagrammen die zeitlichen Verläufe, die man erhält, wenn man einen binären 8-Bit- Zähler als den voreinstellbaren Zähler 18 verwendet. Fig. 2 shows in the form of pulse diagrams the temporal profiles that are obtained when using a binary 8-bit counter as the presettable counter 18 .

Der voreinstellbare Zähler 18 wird auf in der Voreinstellschaltung 19 voreingestellte Werte eingestellt, beginnt ansprechend auf die Horizontal-Synchronsignale (Hsync) Impulse des Taktsignals (CLK) zu zählen, wenn kein Synchronsignal mehr angegeben wird, gibt Übertragsignale (CO) ab, wenn der Zählerstand einen Maximalwert annimmt, und geht dann wieder auf "0" zurück, um seinen Zählbetrieb erneut fortzusetzen. In dem in Fig. 2 dargestellten Fall ist der voreingestellte Wert mit FB in sedezimaler Form bezeichnet, und wenn er in die binäre Form umgesetzt ist, nimmt er einen Wert von 8 Bits an (11111011). Wenn man mit dem Zählen bei diesem Wert beginnt, erreicht man beim vierten Zählschritt den Wert FF (11111111), und beim fünften Zählschritt den Wert 0 (00000000). Die Adressierung beginnt bei 0. Das heißt: Sie wird begonnen, nachdem der fünfte Taktimpuls nach Beendigung des Horizontal-Synchronsignals (HS) gezählt ist, wobei der voreingestellte Wert mit FB bezeichnet ist. Ein von dem Fenstersignal-Generator 20 abgegebenes Horizontal-Gattersignal (HG) wird "0", wenn das Horizontal-Synchronsignal (HS) eingegeben wird, und es wird auf "1" invertiert, wenn das Übertragsignal (CO) eingegeben wird. Der Zählerstand, der die Schreib-Adreßdaten (ADDR) für einen Halbbildspeicher bildet, wird in diesem Zustand sukzessive erhöht. Wenn der Zählerstand (ADDR) ein Maximum annimmt, wird das Übertragsignal (CO) ausgegeben, und das von dem Fenstersignal-Generator 20 abgegebene Fenstersignal (HG) wird erneut auf "0" invertiert, wodurch der Schreibvorgang beendet wird. Fig. 2 zeigt den Fall, daß innerhalb einer Abtastzeitspanne (t) Daten von 256 Einheiten geschrieben werden.The presettable counter 18 is set to values preset in the presetting circuit 19 , starts to count pulses of the clock signal (CLK) in response to the horizontal synchronizing signals (Hsync) , if no more synchronizing signal is given, emits carry signals (CO) when the counter reading takes a maximum value and then goes back to "0" to continue its counting operation again. In the case shown in Fig. 2, the preset value is designated FB in hexadecimal form, and when it is converted to binary, it takes a value of 8 bits (11111011). If you start counting at this value, you reach FF (11111111) in the fourth counting step and 0 (00000000) in the fifth counting step. Addressing begins at 0. This means that it starts after the fifth clock pulse after the horizontal synchronizing signal (HS) has been counted, the preset value being designated FB . A horizontal gate signal (HG) output from the window signal generator 20 becomes "0" when the horizontal synchronizing signal ( HS) is input, and is inverted to "1" when the carry signal (CO) is input. The counter reading, which forms the write address data (ADDR) for a field memory , is successively increased in this state. When the counter reading (ADDR) reaches a maximum, the carry signal (CO) is output and the window signal (HG) output from the window signal generator 20 is inverted again to "0", whereby the writing process is ended. Fig. 2 shows the case that data of 256 units are written within a sampling period (t) .

Claims

1. Control circuit for a video printer, with a counter circuit ( 18 ), which is started by a synchronous signal ( Hsync ) to count clock signals (CLK) and as address signals for an image memory within a predetermined period of time counter status signals (WE) and a window signal (HG ) to output, the period of time being within two consecutive synchronous signals (Hsync) , characterized in that the counting circuit contains a presettable counter ( 18 ), to the data input of which a presetting circuit ( 19 ) is connected, and that to the carry signal output of the counter ( 18 ) a window signal generator ( 20 ) is connected, which is set to a binary value "1" or "0" by the synchronizing signal supplied to it, and whose binary state changes when the carry signal (CO) is received.

2. Control circuit according to claim 1, characterized by a clock generator, the clock signals(CLK) with a frequency supplies the 2nd ⁿ-times as high as that of the synchronous signals, in whichn is a natural number and that Number of digits of the binary presettable counter (18th) corresponds.