DE3710903A1 - Field-effect-controllable semiconductor device - Google Patents
Field-effect-controllable semiconductor deviceInfo
- Publication number
- DE3710903A1 DE3710903A1 DE19873710903 DE3710903A DE3710903A1 DE 3710903 A1 DE3710903 A1 DE 3710903A1 DE 19873710903 DE19873710903 DE 19873710903 DE 3710903 A DE3710903 A DE 3710903A DE 3710903 A1 DE3710903 A1 DE 3710903A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- source
- doping concentration
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000003071 parasitic effect Effects 0.000 claims abstract description 9
- 230000003321 amplification Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000001066 destructive effect Effects 0.000 abstract 1
- 230000001939 inductive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000036515 potency Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
Abstract
Description
Die Erfindung bezieht sich auf ein durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit einer Vielzahl von einander parallelgeschalteten Zellen, die jeweils eine Sourcezone, einen Sourcekontakt, eine an die Sourcezone angrenzende Zone entgegen gesetzten Leistungstyp und eine Drainzone aufweisen.The invention relates to a controllable by field effect Power semiconductor device with a variety of each other cells connected in parallel, each one source zone, one Source contact, a zone adjacent to the source zone set power type and a drain zone.
Solche durch Feldeffekt steuerbare Leistungs-Halbleiterbauele mente können MOSFET oder sogenannte "Injektor-FET" sein, die sich von MOSFET dadurch unterscheiden, daß sie vier Zonen je weils abwechselnden Leitungstyps haben.Such power semiconductor devices controllable by field effect elements can be MOSFET or so-called "injector FET" differ from MOSFET in that they have four zones each because they have alternating line types.
Leistungs-MOSFET der genannten Art sind beispielsweise in der Produktinformation "SIPMOS-Leistungstransistoren", Ausgabe 1985 beschrieben worden. Ihr Aufbau wird anhand der Fig. 1 dieser Anmeldung erläutert. Der Leistungs-MOSFET hat eine erste, nie drig dotierte Zone 1, die als Drainzone dient. In die Drainzone 1 sind Zonen 2 vom entgegengesetzten Leistungstyp planar einge bettet. Diese Zonen werden auch Bodyzonen genannt. In die Body zonen 2 sind Sourcezonen 3 planar eingebettet. Die Sourcezonen haben den zum Leitungstyp der Zonen 2 entgegengesetzten Lei tungstyp.Power MOSFETs of the type mentioned have been described, for example, in the product information "SIPMOS power transistors", 1985 edition. Its structure is explained with reference to Fig. 1 of this application. The power MOSFET has a first, never drig doped zone 1 , which serves as a drain zone. Zones 2 of the opposite power type are planarly embedded in the drain zone 1 . These zones are also called body zones. In the body zones 2 , source zones 3 are embedded planar. The source zones have the line type opposite to the conduction type of zones 2 .
Die Zonen 2, 3 sind durch Sourcekontakte 8 kontaktiert. Um einen niedrigen Widerstand zu den Bodyzonen 2 zu erreichen, haben diese unter den Kontakten 8 einen relativ hochdotierten Bereich 4, der sich bis unter die Sourcezone 3 erstreckt. Für eine niedrige Einsatzspannung des MOSFET ist derjenige Bereich 5 der Bodyzonen 2, der jeweils unter einer Gateelektrode 9 liegt, niedriger dotiert als der Bereich 4. Die Sourcezonen 3 sind höher dotiert als der Bereich 4 der Bodyzonen 2. An der von den Zonen 2, 3 abgekehrten Seite der Drainzone 1 schließt sich eine hochdotierte Zone 10 an, die durch einen Drainkon takt 11 kontaktiert wird. Die Zone 10 hat im Fall eines MOSFET den gleichen Leitungstyp wie die Drainzone 1, ist jedoch höher dotiert als diese. Im Fall eines Injektor-FET hat die Zone 10 den entgegengesetzten Leitungstyp wie die Drainzone 1 und ist höher dotiert als diese. Jede der Zonen 2, 3 bildet mit den Zonen 1 und 10 eine MOSFET-Zelle. Diese Zellen sind einan der parallelgeschaltet.Zones 2, 3 are contacted by source contacts 8 . In order to achieve a low resistance to the body zones 2 , these have a relatively highly doped region 4 below the contacts 8 , which extends below the source zone 3 . For a low threshold voltage of the MOSFET, that region 5 of the body zones 2 which is in each case under a gate electrode 9 is less doped than the region 4 . The source zones 3 are doped higher than the area 4 of the body zones 2 . On the side of the drain zone 1 facing away from the zones 2, 3 , there follows a highly doped zone 10 which is contacted by a drain 11 . In the case of a MOSFET, zone 10 has the same conductivity type as drain zone 1 , but is doped higher than this. In the case of an injector FET, zone 10 has the opposite conduction type to drain zone 1 and is doped higher than this. Each of zones 2, 3 forms with zones 1 and 10 a MOSFET cell. These cells are connected in parallel.
Jede MOSFET-Zelle enthält einen parasitären Bipolartransistor 6, dessen Emitterzone die Sourcezone 3, dessen Basiszone der Bereich 4 und dessen Kollektorzone die Drainzone 1 ist. Der parasitäre Bipolartransistor jeder Zelle hat einen Basiswider stand R, welcher vom Bereich gebildet wird. Die Basiszone ist durch diesen Widerstand mit der Emitterzone verbunden (Fig. 2 + 3). Jeder der Bipolartransistoren hat eine Schaltcharakteri stik, die in Fig. 4 dargestellt ist. Bei Erhöhung der Kollek torspannung (Drainspannung) erreicht man die Spannung U CBO , bei der die Kollektor-Basisstrecke durchbricht.Each MOSFET cell contains a parasitic bipolar transistor 6 , the emitter zone of which is the source zone 3 , the base zone of which is the region 4 and the collector zone of which is the drain zone 1 . The parasitic bipolar transistor of each cell has a base resistance R , which is formed by the area. The base zone is connected to the emitter zone by this resistor (FIGS . 2 + 3). Each of the bipolar transistors has a switching characteristic which is shown in FIG. 4. When the collector voltage (drain voltage) is increased, the voltage U CBO is reached at which the collector base section breaks down.
Bei U CBO fließt ein Strom, der so lange ansteigt, bis der Span nungsabfall an R den Schwellenwert von etwa 0,6 V übersteigt. Dann werden Elektronen aus dem Emitter emittiert und der Tran sistor springt auf seinen Emitter-Kollektor-Durchbruch, der an sich durch die Spannung U CEO charakterisiert ist. Dieser Sprung kann, wenn der Strom nicht begrenzt wird, die Struktur zer stören, da zur Spannung U CBO auf der U CEO -Kurve ein praktisch unendlich großer Durchbruchstrom gehört. Man ist bestrebt, R so klein wie möglich zu halten und damit den "Sprungpunkt" A auf einen möglichst hohen Stromwert I A zu legen (Kurve a). Für einen höheren Wert von R ergibt sich die Kurve b und ein Punkt A bei geringerem Strom. Ein unendlich hoher Stromwert für den Punkt A ist jedoch nicht möglich. Dies bedeutet, daß ein MOSFET mit dem Aufbau nach Fig. 1 bei der Durchbruchspannung U CBO (dies ist gleich die Durchbruchspannung des MOSFETs) höchstens I DB = n I A Durchbruchstrom ertragen kann (n = Zellenanzahl). Dabei wurde angenommen, daß sich alle Zellen identisch ver halten und der Durchbruch absolut gleichmäßig ist. Bei lokalen Inhomogenitäten, z. B. durch Kontaktfehler, könnten aber bei einem wesentlich kleineren Stromwert bereits einige Zellen in den Emitter-Kollektor-Durchbruch getrieben und dabei zerstört werden.At U CBO , a current flows that increases until the voltage drop across R exceeds the threshold value of approximately 0.6 V. Then electrons are emitted from the emitter and the transistor jumps to its emitter-collector breakdown, which is characterized by the voltage U CEO . If the current is not limited, this jump can destroy the structure, since the voltage U CBO on the U CEO curve has a practically infinite breakdown current. The aim is to keep R as small as possible and thus to set the "jump point" A to the highest possible current value I A (curve a) . For a higher value of R , curve b and a point A result at lower current. However, an infinitely high current value for point A is not possible. This means that a MOSFET with the structure according to FIG. 1 with a breakdown voltage U CBO (this is equal to the breakdown voltage of the MOSFET) can withstand at most I DB = n I A breakdown current (n = number of cells). It was assumed that all cells behave identically and the breakthrough was absolutely even. With local inhomogeneities, e.g. B. by contact errors, but could already drive some cells in the emitter-collector breakdown at a much smaller current value and be destroyed.
Solche Leistungs-Halbleiterbauelemente, die induktive Lasten schalten, sind durch lokale Durchbrüche besonders gefährdet. In Fig. 5 ist eine Schaltung mit einem MOSFET T dargestellt, der über eine induktive Last L an einer Betriebsspannung + U B liegt. Sein Gateanschluß ist mit G, sein Drainanschluß mit D und sein Sourceanschluß mit S bezeichnet. Die Belastung des MOSFET T wird anhand eines Strom-Spannungsdiagramms in Fig. 6 erläutert. Zur Erläuterung wird angenommen, daß T gerade einge schaltet wurde, wobei die magnetische Energie in der Last L noch Null ist. Dann liegt an T die Spannung U B . Wird nun T durch Anlegen einer Gate-Sourcespannung leitend gesteuert, steigt der Strom in der Last L. Hierbei bleibt die am Transi stor anliegende Spannung entsprechend seinem Einschaltwider stand klein. Der Strom steigt auf den Wert I 1.Such power semiconductor components that switch inductive loads are particularly at risk from local breakthroughs. In Fig. 5 shows a circuit with a MOSFET T, which is higher than an inductive load L to an operating voltage + U B. Its gate connection is designated G , its drain connection D and its source connection S. The load on the MOSFET T is explained using a current-voltage diagram in FIG. 6. For explanation it is assumed that T has just been switched on, the magnetic energy in the load L is still zero. Then the voltage U B is applied to T. If T is now turned on by applying a gate-source voltage, the current in the load L increases . The voltage applied to the transi stor remains small according to its switch-on resistance. The current rises to the value I 1 .
Wird der Transistor nach Erreichen des Stroms I 1 nach einer von L und U B bestimmten Zeit abgeschaltet, springt die Spannung auf den Wert U CBO und der Strom klingt ab (Kurve 1 in Bild 3).If the transistor is switched off after a time determined by L and U B after the current I 1 has been reached, the voltage jumps to the value U CBO and the current decays (curve 1 in FIG. 3).
Soll T nun mit einem höheren Strom I 2 belastet werden, so steigt dieser Strom ebenfalls bei fast konstanter Transistor spannung auf den höheren Wert I 2 an. Wird beim Abschalten wegen einer Inhomogenität auch nur einer der parasitären Bipolartran sistoren in den Emitter-Kollektor-Durchbruch getrieben, so steigt der Strom steil an und erhitzt die entsprechende MOSFET- Zelle so stark, daß das Halbleitermaterial schmilzt und der ge samte FET unbrauchbar wird (Kurve 2).If T is now to be loaded with a higher current I 2 , then this current also rises to an almost constant transistor voltage to the higher value I 2 . If only one of the parasitic bipolar transistors is driven into the emitter-collector breakdown when switching off due to an inhomogeneity, the current rises steeply and heats the corresponding MOSFET cell to such an extent that the semiconductor material melts and the entire FET becomes unusable ( Curve 2).
Zum beschriebenen Durchbruch kann es schon bei niedrigem Last strom dann kommen, wenn der parasitäre Bipolartransistor einer einzigen Zelle z. B. wegen eines Kontaktierungsfehlers zwischen Sourcezone und Bereich 4 mit nahezu offener Basis arbeitet (vgl. Kurve b in Fig. 4). In diesem Fall fließt der gesamte Löcherstrom im Bereich 4 zum pn-Übergang zwischen der Source zone 3 und dem Bereich 4 und löst damit den Emitter-Kollektor- Durchbruch aus.The described breakthrough can occur even at low load current if the parasitic bipolar transistor of a single cell z. B. works because of a contacting error between the source zone and region 4 with an almost open base (see curve b in Fig. 4). In this case, the entire hole current flows in area 4 to the pn junction between source zone 3 and area 4 and thus triggers the emitter-collector breakdown.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauele ment der eingangs erwähnten Art derart weiterzubilden, daß ein Emitter-Kollektor-Durchbruch eines oder mehrerer der parasi tären Bipolartransistoren bis zu relativ hohem Strom bei gleich hoher Versorgungsspannung keine Zerstörung des Halblei terbauelements zur Folge hat.The invention has for its object a semiconductor device ment of the type mentioned in such a way that a Emitter collector breakthrough of one or more of the parasi Tare bipolar transistors up to relatively high current same high supply voltage no destruction of the semi-lead terbauelements results.
Dies wird dadurch erreicht, daß die Dotierungskonzentration/ in der Sourcezone höchstens so groß wie die Dotierungskonzentra tion/ in demjenigen Bereich der Zone entgegengesetzten Lei tungstyps ist, der unterhalb der Sourcezone liegt.This is achieved in that the doping concentration / in the source zone at most as large as the doping concentration tion / Lei opposite in that area of the zone device type, which is below the source zone.
Die Erfindung wird anhand eines Ausführungsbeispiels in Verbin dung mit den Fig. 7, 8 und 9 erläutert. Es zeigtThe invention is explained using an exemplary embodiment in conjunction with FIGS. 7, 8 and 9. It shows
Fig. 7 einen Schnitt durch ein erfindungsgemäßes Halbleiterbau element, Fig. 7 element, a section through an inventive semiconductor assembly,
Fig. 8 der Verlauf der Dotierungskonzentration 1 g C in zwei Zonen des Halbleiterbauelements und Fig. 8 of the profile of the doping concentration of 1 g C in two zones of the semiconductor component and
Fig. 9 ein Strom-Spannungsdiagramm zur Erläuterung des Schaltvor ganges eines mit einer induktiven Last belasteten Halb leiterbauelements gemäß der Erfindung. Fig. 9 is a current-voltage diagram for explaining the switching operation of a semiconductor component loaded with an inductive load according to the invention.
Beim Halbleiterbauelement nach Fig. 7 wurden für gleiche oder funktionsgleiche Teile die gleichen Bezugszeichen wie in Fig. 1 verwendet. Die Sourcezone ist hier mit 14 bezeichnet. Sie hat eine Dotierungskonzentration/, die höchstens so groß ist wie die Dotierungskonzentration/ des Bereichs 4. Dieser Bereich 5 liegt unterhalb der Sourcezone 14 und schließt den Bereich, in dem der Kanal gebildet werden soll, nicht mit ein. Die Dotie rungskonzentration/ kann z. B. bei durch Ionenimplantation erzeugter Zone 14 und bei durch Ionenimplantation erzeugtem Bereich 4 die Implantationsdosis sein. Bei durch Diffusion erzeugten Zonen ist jeweils diejenige Dotierungskonzentration gemeint, die innerhalb einer bestimmten Fläche über die gesamte Dicke der Zone 14 bzw. des Bereichs 4 vorhanden ist. In Fig. 8 ist ein die genannte Bedingung erfüllender Verlauf der Dotie rungskonzentration 1 g C über die gesamte Tiefe der Zone 14 bzw. des Bereichs 4 entlang der strichpunktierten Linie 16 (Fig. 7) aufgetragen. Es ist ersichtlich, daß der Spitzenwert der Konzentration C in der Zone 14 zwar um mehrere Zehnerpo tenzen höher sein kann als im Bereich 4. Wesentlich ist jedoch, daß das Integral der Dotierungskonzentration über die gesamte Dicke der Zone 14 höchstens so groß ist wie das Integral der Dotierungskonzentration über die gesamte Dicke des Bereichs 4. Die Sourcezone 14 und der Bereich 4 können beispielsweise mit der gleichen Dosis von 5 × 1014/cm2 Arsen bzw. Bor dotiert sein. Die Eindringtiefe ist bei der Sourcezone z. B. gleich 0,5 µm; im Fall des Bereichs 4 kann sie zwischen 3 und 5 µm liegen. Mit dem angegebenen Beispiel der Dotierungskonzentra tion/cm2 läßt sich beispielsweise eine Stromverstärkung a von etwa 0,3 einstellen. Ein Stromverstärkungsfaktor dieser Größen ordnung verschlechtert die Eigenschaften des parasitären Bi polartransistors derart, daß sein Emitter-Kollektor-Durchbruch bei verglichen mit dem anhand Fig. 1 erläuterten Halbleiter bauelement gleicher U CBO erst bei wesentlich höherem Strom einsetzt. Dieser Durchbruch entspricht der Kurve U CEO nach Fig. 9, wenn der Bereich 4 bzw. die Bodyzone 2 nicht durch die Sourceelektrode 8 kontaktiert ist. Die Durchbruchkennlinie läßt sich nach rechts verschieben, wenn der Bereich 4 zusätz lich z. B. durch eine Ausnehmung 15 in der Sourcezone 4 mit der Sourceelektrode 8 kontaktiert ist.In the semiconductor device of FIG. 7, the same reference numerals as in Fig 1 were used for the same or functionally equivalent parts.. The source zone is designated 14 here. It has a doping concentration / which is at most as large as the doping concentration / of the region 4 . This area 5 lies below the source zone 14 and does not include the area in which the channel is to be formed. The doping concentration / z. B. in zone 14 generated by ion implantation and in region 4 generated by ion implantation, the implantation dose. In the case of zones generated by diffusion, that doping concentration is meant in each case that is present within a certain area over the entire thickness of zone 14 or area 4 . In FIG. 8, a curve of the doping concentration 1 g C which meets the condition mentioned is plotted over the entire depth of the zone 14 or the region 4 along the dash-dotted line 16 ( FIG. 7). It can be seen that the peak value of the concentration C in zone 14 can be several tens of potencies higher than in region 4 . It is essential, however, that the integral of the doping concentration over the entire thickness of zone 14 is at most as large as the integral of the doping concentration over the entire thickness of region 4 . The source zone 14 and the region 4 can, for example, be doped with the same dose of 5 × 10 14 / cm 2 arsenic or boron. The depth of penetration is z. B. equal to 0.5 µm; in the case of area 4 it can be between 3 and 5 µm. With the given example of the doping concentration / cm 2 , for example, a current gain a of about 0.3 can be set. A current amplification factor of this order deteriorates the properties of the parasitic bipolar transistor in such a way that its emitter-collector breakthrough in comparison with the semiconductor component explained with reference to FIG. 1 uses the same U CBO only at a significantly higher current. This breakthrough corresponds to the curve U CEO according to FIG. 9 if the region 4 or the body zone 2 is not contacted by the source electrode 8 . The breakthrough characteristic can be shifted to the right if the area 4 is additionally z. B. is contacted by a recess 15 in the source zone 4 with the source electrode 8 .
Der Schaltvorgang des Halbleiterbauelements mit induktiver Last nach Fig. 7 ist in Fig. 9 dargestellt. Hier wird wiederum davon ausgegangen, daß das Halbleiterbauelement durch Anlegen einer Spannung an die Gateelektrode 9 dann eingeschaltet wird, wenn die magnetische Energie in der Last L Null ist. Beim Anlegen einer Gatespannung erhöht sich der Transistorstrom entsprechend L und U B wiederum zunächst bei fast konstanter Transistorspan nung entsprechend dem senkrechten ausgezogenen Pfeil auf einen Strom I 3. Wird nun der Transistor abgeschaltet, so übernimmt T die volle Spannung. Dieser Teil des Schaltpfades ist durch den nach rechts weisenden ausgezogenen Pfeil charakterisiert.The switching process of the semiconductor component with an inductive load according to FIG. 7 is shown in FIG. 9. Here again it is assumed that the semiconductor component is switched on by applying a voltage to the gate electrode 9 when the magnetic energy in the load L is zero. When a gate voltage is applied, the transistor current increases in accordance with L and U B in turn initially at an almost constant transistor voltage in accordance with the vertical solid arrow to a current I 3 . If the transistor is now switched off, T takes on the full voltage. This part of the switching path is characterized by the solid arrow pointing to the right.
Wird hierbei die Durchbruchspannung U CEO der parasitären Bi polartransistoren erreicht, so brechen diese durch und die ma gnetische Energie der induktiven Last L entlädt sich über den Transistor T. Dabei wird die Kurve U CEO in Richtung des abwärts gerichteten Pfeils durchlaufen, bis am Transistor wiederum die Spannung U B anliegt.If the breakdown voltage U CEO of the parasitic bipolar transistors is reached, they break through and the magnetic energy of the inductive load L discharges through the transistor T. The curve U CEO is traversed in the direction of the downward arrow until the voltage U B is again applied to the transistor.
Hierbei besteht nicht die Gefahr, daß nur ein einzelner der pa rasitären Bipolartransistoren durchbricht, sondern ein Durch bruch erfolgt gleichmäßig über sämtliche einander parallelge schalteten Zellen des Halbleiterbauelements. Dies hat seine Ur sache darin, daß ein Bipolartransistor unterhalb der Durchbruch spannung U CEO einen negativen Temperaturkoeffizienten hat. Hier bei verursacht ein ansteigender Strom in einer der Zellen eine höhere Temperatur und damit einen höheren Widerstand und damit einen verringerten Stromfluß.Here there is not the risk that only a single one of the pa razor bipolar transistors breaks through, but a breakdown occurs evenly across all mutually parallel cells of the semiconductor component. The reason for this is that a bipolar transistor below the breakdown voltage U CEO has a negative temperature coefficient. Here, an increasing current in one of the cells causes a higher temperature and thus a higher resistance and thus a reduced current flow.
Der Emitter-Kollektor-Durchbruch der parasitären Bipolartransi storen wird durch die zusätzliche Kontaktierung des Bereichs 4 durch die Sourceelektrode 8 in Richtung auf die theoretische Durchbruchspannung U CBO verschoben. Die bevorzugte Ausführungs form ist jedoch, keine oder nur hochohmige Kontaktierung zwischen dem Bereich 4 und der Sourceelektrode 8 vorzusehen, um Unregelmäßigkeiten der Kontaktierung und ihre nachteiligen Aus wirkungen auf das Durchbruchsverhalten auszuschließen.The emitter-collector breakdown of the parasitic bipolar transistors is displaced by the additional contacting of the region 4 by the source electrode 8 in the direction of the theoretical breakdown voltage U CBO . The preferred embodiment, however, is to provide no or only high-resistance contact between the region 4 and the source electrode 8 in order to rule out irregularities in the contact and their disadvantageous effects on the breakthrough behavior.
Die beschriebenen günstigen Wirkungen erreicht man prinzipiell dann, wenn der Stromverstärkungsfaktor klein genug ist. Im all gemeinen ist ausreichend, wenn er kleiner als 0,7 ist.The described beneficial effects are achieved in principle when the current amplification factor is small enough. In all Common is sufficient if it is less than 0.7.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873710903 DE3710903A1 (en) | 1987-04-01 | 1987-04-01 | Field-effect-controllable semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873710903 DE3710903A1 (en) | 1987-04-01 | 1987-04-01 | Field-effect-controllable semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3710903A1 true DE3710903A1 (en) | 1988-10-13 |
Family
ID=6324590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873710903 Withdrawn DE3710903A1 (en) | 1987-04-01 | 1987-04-01 | Field-effect-controllable semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3710903A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10117360A1 (en) * | 2001-04-06 | 2002-10-17 | Infineon Technologies Ag | Half bridge circuit has series circuit of two MOS transistors, each with body zone between source and drain zones that is floating or that is connected via Ohmic resistance to source zone |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3346286A1 (en) * | 1982-12-21 | 1984-06-28 | International Rectifier Corp., Los Angeles, Calif. | High-power metal-oxide field-effect transistor semiconductor component |
| DE3505393A1 (en) * | 1984-02-22 | 1985-08-29 | Rca Corp., Princeton, N.J. | VERTICAL FIELD EFFECT TRANSISTOR AND METHOD FOR PRODUCING SUCH A COMPONENT |
-
1987
- 1987-04-01 DE DE19873710903 patent/DE3710903A1/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3346286A1 (en) * | 1982-12-21 | 1984-06-28 | International Rectifier Corp., Los Angeles, Calif. | High-power metal-oxide field-effect transistor semiconductor component |
| DE3505393A1 (en) * | 1984-02-22 | 1985-08-29 | Rca Corp., Princeton, N.J. | VERTICAL FIELD EFFECT TRANSISTOR AND METHOD FOR PRODUCING SUCH A COMPONENT |
Non-Patent Citations (6)
| Title |
|---|
| Electronic Design, October 30, 1986, 45-46 * |
| IEEE Electron Device Letters, Vol. EDL-4, No. 3, March 1983, pp. 63-65 * |
| IEEE Electron Device Letters, Vol. EDL-7, No. 12, December 1986, pp. 686-688 * |
| IEEE Electron Device Letters, Vol. EDL-7, No. 9, September 1986, pp. 510-512 * |
| IEEE Transactions on electron devices, Vol. ED-33,No. 12, December 1986, pp. 1950-1963 * |
| Solid-State Electronics Vol. 29, No. 12, pp. 1229-1237, 1986 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10117360A1 (en) * | 2001-04-06 | 2002-10-17 | Infineon Technologies Ag | Half bridge circuit has series circuit of two MOS transistors, each with body zone between source and drain zones that is floating or that is connected via Ohmic resistance to source zone |
| DE10117360B4 (en) * | 2001-04-06 | 2006-03-16 | Infineon Technologies Ag | Half-bridge circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2707744C2 (en) | ||
| DE3011557C2 (en) | Two pole overcurrent protection | |
| EP0621640B1 (en) | Semiconductor power device | |
| DE3628857C2 (en) | ||
| DE102009015726A1 (en) | Semiconductor device with IGBT and diode | |
| DE3407975A1 (en) | NORMALLY OFF, GATE CONTROLLED, ELECTRICAL CIRCUIT ARRANGEMENT WITH A SMALL SWITCH-ON RESISTANCE | |
| DE3114972A1 (en) | MOS TRANSISTOR | |
| DE3821065A1 (en) | MOS FIELD EFFECT TRANSISTOR DEVICE | |
| CH698382B1 (en) | Semiconductor device. | |
| DE1054586B (en) | Transistor with temperature compensated collector current | |
| DE102006010995A1 (en) | Vertical surge voltage protection diode for protection of semiconductor element or circuitry from electricity has forms pn-transition by first electrically conductive semiconductor region with low resistivity | |
| AT395921B (en) | ARRANGEMENT FOR PROTECTING A SEMICONDUCTOR ELEMENT FROM DAMAGE BY ELECTRICAL LOAD | |
| DE19528998A1 (en) | Bidirectional semiconductor switch | |
| DE3631136A1 (en) | Diode with soft snap-off behaviour | |
| DE4102099A1 (en) | DISABLED PERFORMANCE SEMICONDUCTOR COMPONENT | |
| DE4305038C2 (en) | MOSFET with temperature protection | |
| EP0021086A1 (en) | Light activated device | |
| DE3838964A1 (en) | CASCODES BIMOS DRIVER CIRCUIT | |
| DE3710903A1 (en) | Field-effect-controllable semiconductor device | |
| DE1035776B (en) | Transistor with a flat semiconductor body and several non-blocking and blocking electrodes | |
| DE2225563B2 (en) | ||
| EP1042817B1 (en) | Bipolar high-volt power component | |
| EP0098497A2 (en) | Charge carrier injection IGFET | |
| DE4435079C1 (en) | Switchable power solid state device, e.g. gate turn-off thyristor | |
| DE2143591C3 (en) | Operating circuit for the delayed response of an electromagnetic relay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 29/784 |
|
| 8139 | Disposal/non-payment of the annual fee |