DE3624620A1 - Addierschaltung im dezimal-1-aus-10-code - Google Patents

Addierschaltung im dezimal-1-aus-10-code

Info

Publication number
DE3624620A1
DE3624620A1 DE19863624620 DE3624620A DE3624620A1 DE 3624620 A1 DE3624620 A1 DE 3624620A1 DE 19863624620 DE19863624620 DE 19863624620 DE 3624620 A DE3624620 A DE 3624620A DE 3624620 A1 DE3624620 A1 DE 3624620A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
adder
inputs
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863624620
Other languages
English (en)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863624620 priority Critical patent/DE3624620A1/de
Priority to DE19863628831 priority patent/DE3628831A1/de
Priority to DE19863629739 priority patent/DE3629739A1/de
Publication of DE3624620A1 publication Critical patent/DE3624620A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49195—Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Description

Gegenstand der Erfindung ist eine Addierschaltung im Dezimal- 1-aus-10-Code, bei welcher auch von der Zwischen-Ergebniszahl der Haupt-Schaltung ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird, wenn diese Zwischen-Ergebniszahl größer ist als die Zahl 4 und wenn nur einer der beiden Summanden größer ist als die Zahl 4. Dieser Fall liegt dann vor, wenn die Zahl 4 zur Zahl 8 addiert wird. In diesem Fall hat die Haupt-Schaltung 1 die Zwischen-Ergebniszahl 7, von welcher auch ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird, wie von dem Summanden mit der Wertigkeit 8. Die Summanden werden auch in zwei Eingangs-Schaltungen in Teil-Summanden mit den Wertigkeiten 5 und 4 und 2 und 1 zerlegt. Diese Addierschaltung ist für die Verarbeitung der Wertigkeit 1 und der Wertigkeit 5 mit je einem dualen Voll-Addierer versehen, weil die Ziffer 1 maximal drei-fach anfällt und weil auch der Teil-Summand 5 maximal drei-fach anfällt.
Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type B ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist eine Einzel-Addier- Schaltung 12 dargestellt, welche bei der Addierschaltung Type A 9-fach erforderlich ist. In Fig. 5 ist der duale Voll-Addierer 6 dargestellt.
Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und den Summanden-Zerlegeschaltungen 2 und 3 und den dualen Voll-Addierern 4 und 5 und der Eins-Aufwärts- Verschiebeschaltung 6 und den Umcodierschaltungen 7 und 8. Die Haupt-Schaltung 1 besteht aus 9 Einzel-Addier- Schaltungen 12 nach Fig. 4 und der Oder-Schaltung 9 und der Teil-Schaltung 10. Die Teil-Schaltung 10 besteht aus 4 Negier- Schaltungen 13 und 3 Und-Schaltungen 14 mit je 2 Eingängen. Die Summanden-Zerlegeschaltung 2 besteht aus 4 Oder- Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 5 Eingängen und der Oder-Schaltung 26 mit 2 Eingängen und der Oder-Schaltung 27 mit 3 Eingängen. Die Summanden- Zerlegeschaltung 3 besteht aus 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Eingängen und der Oder-Schaltung 36 mit 2 Eingängen und der Oder-Schaltung 37 mit 3 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 6 ist eine Verschiebe-Schaltung, welche mit einer Geradeaus-Schaltung kombiniert ist und welche bei Verschiebe- Ansteuerung die an ihren Eingängen anliegende Zwischen- Ergebniszahl um die Ziffer 1 anhebt; diese Eins-Aufwärts- Verschiebeschaltung 6 besteht aus 9 Und-Schaltungen 16 mit je 2 Eingängen und der Negier-Schaltung 17. Die Umcodierschaltung 7 ist eine Umcodierschaltung, welche Dezimalziffern vom 1-aus-10-Code in den 54321-Code umcodiert; diese Umcodierschaltung 7 besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und der Oder-Schaltung 45 mit 5 Eingängen. Die Umcodierschaltung 8 ist eine Umcodierschaltung, welche Dezimal-Ziffern vom 54321-Code in den 1-aus-10-Code umcodiert; diese Umcodierschaltung 8 besteht aus 4 Und-Schaltungen 46 mit je 2 Eingängen und einer Oder-Schaltung 47 mit 5 Eingängen und der Negier-Schaltung 48 und der Oder-Schaltung 49 mit 4 Eingängen und der Negier-Schaltung 50 und 5 Und-Schaltungen 51 mit 2 Eingängen.
Die Addier-Schaltungen 12 (Fig. 4) bestehen aus je einer Oder-Schaltung 61 mit 2 Eingängen und je einer Und-Schaltung 62 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen f und h. Der Ausgang hat die Bezeichnung i und der Übertrag- Ausgang die Bezeichnung k. Diese Addierschaltungen 12 werden nur mit dem Zahlenwert 2 angesteuert.
Diese Addier-Schaltungen 12 (Fig. 4) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs- Potentiale:
Der duale Voll-Addierer 4 (Fig. 5) verarbeitet die Wertigkeit 1 und besteht aus 6 Und-Schaltungen 64 mit je 2 Eingängen und 4 Negier-Schaltungen 65 und 3 Oder-Schaltungen 66 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und l und m. Der Ausgang hat die Bezeichnung n und der Übertrag- Ausgang die Bezeichnung p.
Der duale Voll-Addierer 5 ist gleich, wie der in Fig. 5 dargestellte duale Voll-Addierer 4 und verarbeitet die Wertigkeit 5. Bei diesem dualen Voll-Addierer 5 haben die Eingänge die Bezeichnungen q und r und s. Der Ausgang hat die Bezeichnung t und der Übertrag-Ausgang die Bezeichnung y.
Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Der Eingang x des dualen Voll-Addierers 4 ist der Übertrag- Eingang. Der Ausgang y des dualen Voll-Addierers 5 ist der Übertrag-Ausgang.
Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang X nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben im Bereich der Eingangs-Schaltung 2 nur die Oder-Schaltungen 22 und 27 an ihrem Ausgang H-Potential. Im Bereich der Eingangs-Schaltung 3 haben hierbei die Oder-Schaltungen 34 und 37 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 4 für die Verarbeitung der Wertigkeit 1 wird hierbei an keinem seiner Eingänge mit H-Potential angesteuert und hat somit an seinem Ausgang n und an seinem Übertrag-Ausgang p L-Potential. Die Haupt-Schaltung 1 wird somit nur an drei Eingängen mit H-Potential angesteuert. In der Teil-Schaltung 10 hat somit die Leitung d H-Potential. Damit haben in der Schaltung 7 die Oder-Schaltungen 41 und 45 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 5 für die Verarbeitung der Wertigkeit 5 wird somit vom Ausgang der Oder-Schaltung 45 mit H-Potential angesteuert und hat somit an seinem Ausgang t H-Potential, weil er an keinem weiteren Eingang mit H-Potential angesteuert wird. Somit wird in diesem Fall die Schaltung 8 mit der Potentialreihe HLLLH angesteuert. Damit haben die Ergebnis- Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.
Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B- Eingängen zur Anlage kommt, haben im Bereich der Eingangs- Schaltung 2 die Oder-Schaltungen 24 und 27 an ihrem Ausgang H-Potential und im Bereich der Eingangs-Schaltung 3 die Oder-Schaltungen 35 bis 37 H-Potential an ihrem Ausgang. Der duale Voll-Addierer 4 wird hierbei nur an seinem Eingang m mit H-Potential angesteuert, weshalb hierbei die Eins- Aufwärts-Verschiebeschaltung 6 auf Verschiebung vor-angesteuert ist. Weil hierbei der duale Voll-Addierer 4 an seinem Übertrag-Ausgang p nur L-Potential hat, wird die Haupt- Schaltung 1 auch in diesem Fall nur an drei Eingängen mit H- Potential angesteuert und hat in der Teil-Schaltung 10 auch in diesem Fall die Leitung d H-Potential. In der Schaltung 7 haben hierbei die Oder-Schaltungen 42 und 45 an ihrem Ausgang H-Potential, weil die Zwischen-Ergebniszahl in der Schaltung 6 um die Zahl 1 angehoben wird. Somit wird hierbei der duale Voll-Addierer 5 an seinen Eingängen s und q mit H-Potential angesteuert, weshalb dieser hierbei an seinem Ausgang t L-Potential hat und an seinem Übertrag-Ausgang y H-Potential hat. Somit wird in diesem Fall die Schaltung 8 mit der Potentialreihe LLLHL angesteuert. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 2 und hat der Übertrag- Ausgang y H-Potential, weil diese Addition einen Übertrag hat.
Falls bei einer Addition auch der Übertrag-Eingang x mit H- Potential angesteuert wird, wird die Ergebniszahl um die Zahl 1 höher.
Die Addierschaltung Type B (Fig. 1 und 3) weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß die Haupt-Schaltung 1 nur 8 Einzel-Addierschaltungen 12 hat.

Claims (12)

1. Elektronische Addierschaltung im Dezimal-1-aus-10-Code, deren Haupt-Schaltung aus dual-freien Einzel-Addier- Schaltungen besteht, dadurch gekennzeichnet, daß sie an zweit-letzter Stelle eine Umcodier-Schaltung (7) aufweist, welche Dezimalziffern vom 1-aus-10-Code in den 54321-Code umcodiert und daß sie an letzter Stelle eine Umcodierschaltung (8) aufweist, welche Dezimalziffern vom 54321-Code in den 1-aus-10-Code umcodiert oder daß sie an deren Stelle zwei sonstige geeignete Umcodier- Schaltungen aufweist, welche die Abzweigung und eventuelle Wiederaufnahme eines Teil-Summanden mit der Wertigkeit 5 ermöglichen.
2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einzel-Addier-Schaltungen (12) der Haupt-Schaltung (1) nur die Wertigkeit 2 verarbeiten.
3. Elektronische Addierschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeit 1 einen dualen Voll-Addierer (4) aufweist und daß sie für die Verarbeitung der Wertigkeit 5 auch einen dualen Voll-Addierer (5) aufweist.
4. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) nur 9 oder 8 Addier-Schaltungen (12) aufweist.
5. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Einzel-Addier-Schaltungen (12) der Haupt-Schaltung (1) bei den angegebenen Eingangs-Potentialen folgende Ausgangs-Potentiale aufweisen:
6. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß von allen Summanden, welche größer sind, als die Zahl 4, ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird.
7. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß auch von der Zwischen-Ergebniszahl der Haupt-Schaltung (1) ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird, wenn nur einer der beiden Summanden größer ist, als die Zahl 4.
8. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (12) der Haupt-Schaltung (1) aus je einer Oder-Schaltung (61) mit 2 Eingängen und je einer Und-Schaltung (62) mit 2 Eingängen bestehen.
9. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Summanden in den Summanden-Zerlegeschaltungen (2 und 3) in Teil-Summanden mit den Wertigkeiten 5 und 4 und 2 und 1 aufgespalten werden.
10. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß die Eingangs-Schaltungen (2 und 3) aus je 5 Oder-Schaltungen mit je 2 Eingängen und je einer Oder-Schaltung mit 3 Eingängen und je einer Oder-Schaltung mit 5 Eingängen bestehen.
11. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8 oder nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß sie aus einer Haupt-Schaltung (1) mit Teil-Schaltung (10) und 2 Summanden-Zerlege- Schaltungen (2 und 3) und 2 dualen Voll-Addierern (4 und 5) und einer Eins-Aufwärts-Verschiebeschaltung (6) und 2 Umcodierschaltungen (7 und 8) besteht.
12. Elektronische Addierschaltungen nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 7 oder nach Anspruch 1 bis 11, dadurch gekennzeichnet, daß bei den Sonder-Ausführungen an Stelle der Oder-Schaltung (9) auch eine Addier- Schaltung (12) angeordnet ist, deren Übertrag-Ausgang nichts ansteuert.
DE19863624620 1986-07-21 1986-07-21 Addierschaltung im dezimal-1-aus-10-code Withdrawn DE3624620A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19863624620 DE3624620A1 (de) 1986-07-21 1986-07-21 Addierschaltung im dezimal-1-aus-10-code
DE19863628831 DE3628831A1 (de) 1986-07-21 1986-08-25 Addierschaltung im dezimal-1-aus-10-code
DE19863629739 DE3629739A1 (de) 1986-07-21 1986-09-01 Addierschaltung im dezimal-1-aus-10-code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863624620 DE3624620A1 (de) 1986-07-21 1986-07-21 Addierschaltung im dezimal-1-aus-10-code

Publications (1)

Publication Number Publication Date
DE3624620A1 true DE3624620A1 (de) 1988-01-28

Family

ID=6305640

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863624620 Withdrawn DE3624620A1 (de) 1986-07-21 1986-07-21 Addierschaltung im dezimal-1-aus-10-code

Country Status (1)

Country Link
DE (1) DE3624620A1 (de)

Similar Documents

Publication Publication Date Title
DE3624620A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3642815A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3628831A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3624902A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3642011A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3628830A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3640462A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3635749A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3632181A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3626666A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3636556A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3629739A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3639167A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3626369A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3627749A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3638257A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3640809A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3625510A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3702565A1 (de) Addierschaltung im 5211-code
DE3632182A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3622719A1 (de) Addierschaltung im 51111-code
DE3721555A1 (de) Addierschaltung im 51111-code
DE3643346A1 (de) Addierschaltung im 5211-code
DE3628049A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3642010A1 (de) Addierschaltung im 51111-code

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3629739

Format of ref document f/p: P

Ref country code: DE

Ref document number: 3628831

Format of ref document f/p: P

8139 Disposal/non-payment of the annual fee