DE3614208C2 - Arrangement for connecting a power output circuit to a bus coupling device - Google Patents
Arrangement for connecting a power output circuit to a bus coupling deviceInfo
- Publication number
- DE3614208C2 DE3614208C2 DE19863614208 DE3614208A DE3614208C2 DE 3614208 C2 DE3614208 C2 DE 3614208C2 DE 19863614208 DE19863614208 DE 19863614208 DE 3614208 A DE3614208 A DE 3614208A DE 3614208 C2 DE3614208 C2 DE 3614208C2
- Authority
- DE
- Germany
- Prior art keywords
- logic
- output circuit
- voltage
- circuit
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Logic Circuits (AREA)
- Safety Devices In Control Systems (AREA)
Description
Die Erfindung bezieht sich auf eine Anordnung zum Anschluß einer Leistungsausgabeschaltung über Datenleitungen an eine Buskoppeleinrichtung. Die Anordnung weist eine getrennte Betriebsspannungsversorgung auf für die zu einem Bussystem gehörende Buskoppeleinrichtung und für die zur Peripherie zählende Leistungsausgabeschaltung. Eine solche Anordnung ist als Teil eines Systems anzusehen, in dem eine Informa tionsübertragung von einem Mikroprozessorsystem über ein Bussystem mit Buskoppeleinrichtung zu einer Leistungsausga beschaltung erfolgt.The invention relates to an arrangement for connection a power output circuit via data lines to a Bus coupling device. The arrangement has a separate one Operating voltage supply on for a bus system belonging bus coupling device and for the periphery counting power output circuit. Such an arrangement is to be regarded as part of a system in which an informa tion transfer from a microprocessor system via a Bus system with bus coupling device for a power output wiring is done.
Ein solches allgemein bekanntes Teilsystem, das sich auf die Informationsausgabe bezieht, ist in Fig. 1 darge stellt.Such a well-known subsystem, which relates to the information output, is shown in Fig. 1 Darge.
Fig. 1 zeigt eine Logikschaltung 2, die über Busleitungen 1 mit einem nicht dargestellten Mikroprozessorsystem in Verbindung steht. Die Lokikschaltung 2 ist über mehrere, im Beispiel acht Datenleitungen mit einer Leistungsausgabe schaltung 3 verbunden. Die Ausgabeschaltung 3 dient als Leistungsverstärkerstufe und bildet ein Ausgangssignal zur Steuerung eines Peripheriegerätes. Das Ausgangssignal wird an einem Ausgang 3A ausgegeben. Der Datenfluß erfolgt vom Mikroprozessorsystem über die Busleitung 1 zur Logikschal tung 2 und von dort zur Ausgabeschaltung 3. Fig. 1 shows a logic circuit 2, which is connected via bus lines 1 to a not shown microprocessor system in conjunction. The locomotive circuit 2 is connected to a power output circuit 3 via several, in the example eight data lines. The output circuit 3 serves as a power amplifier stage and forms an output signal for controlling a peripheral device. The output signal is output at a 3 A output. The data flow takes place from the microprocessor system via the bus line 1 to the logic circuit 2 and from there to the output circuit 3 .
Die Spannungsversorgung des Bus- und Logiksystems ist mit Logikspannung V DD und Logik-Null VSS bezeichnet. Die Span nungsversorgung der Ausgabeschaltung erfolgt durch eine Peripheriebetriebsspannung US, die auf eine mit 0 V bezeich nete Masse bezogen ist. Die Peripherie-Masse 0 V und die Lo gikmasse VSS sind im Gesamtsystem lediglich über längere Leitungswege miteinander verbunden.The voltage supply of the bus and logic system is designated with logic voltage V DD and logic zero V SS . The output circuit is supplied with voltage by a peripheral operating voltage U S , which is based on a ground denoted by 0 V. The peripheral ground 0 V and the logic ground V SS are only connected to one another in the overall system via longer cable routes.
Die in Fig. 1 dargestellte Anordnung läßt sich zwar mit geringem Aufwand realisieren, hat aber den Nachteil, daß in einem Fehlerfall, in dem ein Netzspannungspotential oder elektromagnetisch eingekoppelte Störsignale auf den Ausgang 3A gelangen, diese rückgeführt werden bis zum Bussystem mit den daran angeschlossenen Komponenten. Die Anordnung arbei tet also in diesem Sinne nicht rückwirkungsfrei.The arrangement shown in Fig. 1 can be realized with little effort, but has the disadvantage that in the event of a fault in which a mains voltage potential or electromagnetically coupled interference signals reach the output 3 A, these are returned to the bus system with the connected thereto Components. In this sense, the arrangement does not work without retroactive effects.
Es ist bekannt, zur Vermeidung einer solchen Rückwirkung Optokoppler in die Datenleitungen zwischen Logikschaltung 2 und Ausgabeschaltung 3 anzuordnen. Eine solche Anordnung ist nicht nur aufwendig, sondern auch störanfällig, da Op tokoppler eine hohe Ausfallrate aufweisen.It is known to arrange optocouplers in the data lines between logic circuit 2 and output circuit 3 to avoid such a reaction. Such an arrangement is not only complex, but also prone to failure, since optocouplers have a high failure rate.
Ein zweites Problem besteht bei der in Fig. 1 dargestell ten Anordnung darin, daß im Falle einer Massepotentialver schiebung die vom Bussystem kommenden Signale nicht eindeu tig interpretiert werden können und eine fehlerhafte Aus gabe möglich ist.A second problem with the arrangement shown in FIG. 1 is that, in the event of a ground potential shift, the signals coming from the bus system cannot be interpreted unambiguously and a faulty output is possible.
In der Druckschrift "Der Elektroniker", Nr. 2, 1984, Seite 34 bis 37 sind mehrere Interface-Konfigurationen beschrie ben, die jedoch keines der beiden vorgenannten Probleme lö sen. So ist dort im Bild 4 eine Busankopplung mit Sende-Empfangseinrichtungen beschrieben, die mit Hilfe ei nes Enable-Eingangs zwei Bussysteme voneinander isolieren kann. Ein solcher Baustein kann aber nicht die Funktion ei nes Optokopplers ersetzen. Weiterhin ist dort im Bild 5 eine Treiber-Schaltung für RAM-Speicher dargestellt, die eine Buffer-Reihe mit internen Serien-Ausgangswiderständen enthält. Ein solcher Baustein wäre nicht als Ausgabeschaltung in einer Anordnung nach Fig. 1 geeignet, da in der Ausgangsleitung einer Leistungsausgabe, die hohe Ströme führt, keine Widerstände angeordnet werden dürfen.In the publication "Der Elektroniker", No. 2, 1984, pages 34 to 37, several interface configurations are described, which, however, do not solve either of the aforementioned problems. Figure 4 describes a bus connection with transceiver devices that can isolate two bus systems from each other with the help of an enable input. However, such a module cannot replace the function of an optocoupler. Figure 5 also shows a driver circuit for RAM memory that contains a row of buffers with internal series output resistors. Such a module would not be suitable as an output circuit in an arrangement according to FIG. 1, since no resistors may be arranged in the output line of a power output that carries high currents.
In der Druckschrift "Elektronik", 17/24, August 1984, Seite 57 bis 63 sind Logikbausteine beschrieben, die als Mikro prozessor-Interface einsetzbar sind. Im Rahmen der dort enthaltenen Anwendungshinweise sind auch Maßnahmen zur An passung an nichtkompatible Spannungspegel beschrieben, je doch keine Maßnahmen zur Verhinderung einer Rückwirkung oder zur Überwachung bezüglich Massepotentialverschiebung.In the publication "Electronics", 17/24, August 1984, page 57 to 63 logic modules are described, which are called micro processor interface can be used. As part of there included application notes are also measures to the fit to incompatible voltage level described, each but no measures to prevent retroactive effects or to monitor for ground potential shift.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zum Anschluß einer Leistungsausgabeschaltung an ein Bussy stem anzugeben, die eine Rückwirkung von Fehlerspannungssi gnalen vom Ausgang der Leistungsausgabeschaltung auf das Bussystem verhindert und die außerdem als Schutz- und Über wachungssystem im Falle einer Massepotentialverschiebung in der Spannungsversorgung wirkt.The invention has for its object an arrangement for connecting a power output circuit to a Bussy stem to indicate a reaction of fault voltage si signals from the output of the power output circuit to the Prevents bus system and also as protection and over monitoring system in the event of a ground potential shift in the power supply works.
Diese Aufgabe wird gelöst durch eine Anordnung zum Anschluß einer Leistungsausgabeschaltung über Datenleitungen an eine Buskoppeleinrichtung, wobeiThis object is achieved by an arrangement for connection a power output circuit via data lines to a Bus coupling device, wherein
- - die Betriebsspannungsversorgung der Buskoppeleinrich tung mit einer Logikspannung erfolgt, die auf eine Logikmasse bezogen ist, und- The operating voltage supply for the bus coupling device tion with a logic voltage that is based on a Logic mass is related, and
- - die Betriebsspannungsversorgung der Leistungsausgabe schaltung mit einer von der Logikspannung unabhängi gen Betriebsspannung erfolgt, die auf eine Betriebs spannungsmasse bezogen ist, und wobei- the operating voltage supply of the power output circuit with a logic voltage independent of the against operating voltage that occurs on an operating voltage mass is related, and where
- a) in die Datenleitungen zwischen Buskoppeleinrichtung und Leistungsausgabeschaltung eine Zwischenschaltung eingefügt ist, die Schmitt-Trigger-Verhalten und einen Sperreingang aufweist,a) in the data lines between the bus coupling device and power output circuit an intermediate circuit is inserted, the Schmitt trigger behavior and has a lock entrance,
- b) in jede Datenleitung, die von der Buskoppeleinrich tung zur Zwischenschaltung geführt ist, ein hochohmi ger Barriere-Widerstand eingefügt ist, undb) in each data line from the Buskoppeleinrich lead to the intermediary, a high resistance ger barrier resistance is inserted, and
- c) eine Spannungsteileranordnung vorhanden ist, mit ei nem an die Betriebsspannung angeschlossenen Wider stand und einem damit in Reihe geschalteten hochohmi gen Widerstand, der mit der Logikmasse verbunden ist, und mit einem Mittelabgriff zwischen den Widerstän den, der auf den Sperreingang der Zwischenschaltung geführt ist.c) a voltage divider arrangement is present, with egg nem connected to the operating voltage and a high ohm connected in series with it resistance connected to the logic ground and with a center tap between the resistors the one on the lock input of the intermediate circuit is led.
Durch die hochohmigen Barriere-Widerstände wird eine quasi Potentialtrennung zwischen der Logik zur Bus-Ankopplung und der Ausgabeschaltung mit den Leistungsverstärkern erreicht. Dadurch ergibt sich gegenüber oft verwendeten Optokopplern nicht nur ein erheblicher Preisvorteil, sondern auch eine durch die hochohmigen Widerstände bedingte große EMV-Fe stigkeit der gesamten Steuerung, wobei besonders die Logik zur Bus-Ankopplung fehlerfrei arbeitet. Beim versehentli chen Berühren der Baugruppen mit 220V-Potential - in eng bestückten Schaltschränken ist dies leicht möglich - ergibt sich über die Leitungsverbindungen keine Spannungsver schleppung auf andere Ausgabegeräte. Damit bleiben alle angeschalteten Geräte unzerstört und nur das direkt betrof fene Teil kann beschädigt werden.Due to the high-resistance barrier resistors, a quasi Electrical isolation between the logic for bus coupling and the output circuit with the power amplifiers. This results in comparison to frequently used optocouplers not only a significant price advantage, but also one large EMC-Fe due to the high resistance stability of the entire control system, especially the logic for bus connection works correctly. By mistake Chen touching the modules with 220V potential - in close equipped control cabinets this is easily possible - results no voltage ver dragging to other output devices. That leaves everyone connected devices undamaged and only directly affected The part can be damaged.
Über die hochohmigen Widerstände werden die Bus-Signale von der Leistungsschaltstufe getrennt. So können an die Aus gänge der Leistungsausgabegeräte auch lange Leitungen ange schlossen werden. Durch die Hochohmigkeit können elektromag netische Einkopplungen keine Störungen innerhalb der Steuerung verursachen.The bus signals from the power switching stage separately. So can go to the end of the power output devices also long lines be closed. Due to the high impedance, elektromag net coupling no interference within the Cause control.
Weitere Vorteile der erfindungsgemäßen Anordnung sind aus der nachfolgenden Beschreibung eines Ausführungsbeispiels ersichtlich.Further advantages of the arrangement according to the invention are known the following description of an embodiment evident.
Eine beispielhafte Ausführung der Erfindung wird nachste hend anhand der Zeichnung gemäß Fig. 2 näher erläutert. Für gleiche Bauteile gelten dieselben Bezeichnungen wie in Fig. 1.An exemplary embodiment of the invention will be explained in more detail with reference to the drawing of FIG. 2. The same designations apply to the same components as in FIG. 1.
Die Daten aus einem nicht dargestellten Mikroprozessor wer den über die Busleitung 1 auf die Logik 2 übertragen. Span nungsmäßig ist die Logik 2 an eine positive Versorgungs spannung VDD und eine Logikmasse VSS gelegt. Die Logik 2 weist beispielsweise acht Datenausgänge auf, die jeweils über Barriere-Widerstände 5 auf die entsprechenden Eingänge einer Zwischenschaltung 4 geführt sind. Die Barriere-Wider stände 5 sind hochohmig und dienen zur potentialmäßigen Trennung zwischen Logik 2 und Zwischenschaltung 4. Die Zwischenschaltung 4 weist entsprechend ihren acht Eingängen auch acht Ausgänge auf, die jeweils auf die Ausgabeschal tung 3 (Leistungsverstärker) geführt sind. Der Ausgang der Ausgabeschaltung 3 ist mit 3A bezeichnet.The data from a microprocessor, not shown, who transmitted the via the bus line 1 to the logic 2 . In terms of voltage, logic 2 is connected to a positive supply voltage V DD and a logic ground V SS . The logic 2 has, for example, eight data outputs, each of which is led to the corresponding inputs of an intermediate circuit 4 via barrier resistors 5 . The barrier resistors 5 are high-impedance and are used for potential separation between logic 2 and intermediate circuit 4th The intermediate circuit 4 has eight outputs corresponding to its eight inputs, each of which is guided to the output circuit 3 (power amplifier). The output of the output circuit 3 is designated 3 A.
Während die Logik 2 an Logikpotential gelegt ist, sind die Zwischenschaltung 4 und ebenso die Ausgabeschaltung 3 span nungsmäßig an Betriebsspannung US und 0 V als Masse der Be triebsspannung geschaltet.While the logic 2 is connected to logic potential, the intermediate circuit 4 and also the output circuit 3 are connected in terms of voltage to the operating voltage U S and 0 V as the ground of the operating voltage.
Die Zwischenschaltung weist zusätzlich noch einen Sperrein gang 4A auf, der spannungsmäßig über Teilerwiderstände R1/R2 versorgt wird. R1 ist dabei an die Betriebsspannung US der Leistungsstufe 3, und der hochohmige Widerstand R2 an die Logikmasse VSS der Logik 2 geschaltet. Die Logik masse VSS ist im Gesamtsystem über eine "lange" Leitung auch auf Masse Betriebsspannung 0 V geführt.The intermediate circuit also has a blocking input 4 A, which is supplied with voltage via divider resistors R1 / R2. R1 is connected to the operating voltage U S of the power stage 3 , and the high-resistance resistor R2 is connected to the logic ground V SS of the logic 2 . The logic ground V SS is in the overall system via a "long" line also to ground operating voltage 0 V.
Durch die datenmäßige und spannungsmäßige Trennung zwischen dem Logikteil und dem Leistungsteil über die hochohmigen Widerstände ergibt sich der Vorteil, daß sich Spannungsein brüche auf dem Leistungsteil nicht auf der Logikseite aus wirken. Damit wird eine quasi Potentialtrennung erreicht.Due to the data and voltage separation between the logic section and the power section via the high-impedance Resistors have the advantage that there is voltage breakouts on the power section not on the logic side Act. A quasi potential isolation is thus achieved.
Mit der Anordnung wird eine Massepoten tial-Überwachung zwischen interner Logikmasse VSS und ex terner Peripheriemasse 0 V erreicht. Bei elektronischen Steuerungen sind durch unsaubere Verdrahtung Masse-Ver schiebungen zwischen Ansteuerteil und Leistungsteil sehr leicht möglich. Wird die Potentialdifferenz zwischen den Massen zu groß, sind die Ansteuersignale nicht mehr eindeutig zu interpretieren. So kann es leicht zu einem Fehlverhalten der gesamten Steuerung kommen. Dies kann beispielsweise zu einer Durchschaltung des Ausgangs führen, obwohl keine dementsprechende Bus-Ansteuerung erfolgte.With the arrangement, a ground potential monitoring between the internal logic ground V SS and the external peripheral ground 0 V is achieved. In the case of electronic controls, improper wiring means that mass displacements between the control section and the power section are very easy. If the potential difference between the masses becomes too large, the control signals can no longer be interpreted clearly. This can easily cause the entire control system to malfunction. For example, this can result in the output being switched through, even though no corresponding bus control has taken place.
Die Zwischenschaltung 4 weist deshalb einen Sperreingang 4A auf, so daß damit ein Schmitt-Trigger-Ver halten erzielbar ist. Durch das 3-State-Verhalten (Ausgang wird immer in den ungefährlichen, stromlosen Zustand ge schaltet) der Ausgänge der Zwischenschaltung 4 wird ein durch Masse-Verschiebungen ungewolltes Durchschalten der Zwischenschaltung 4 verhindert.Therefore, the intermediate circuit 4 has an inhibit input on 4 A, so that so that a Schmitt trigger Ver hold is achieved. Due to the 3-state behavior (output is always switched to the safe, de-energized state) of the outputs of the intermediate circuit 4 , an unintentional switching of the intermediate circuit 4 is prevented by ground shifts.
Der Spannungsteiler R1/R4 gibt ein festes Potential auf den Sperreingang 4A der Zwischenschaltung. Läuft die Logikmasse VSS unzulässig hoch (durch schlechte Verdrahtung, Kontakt schwierigkeiten usw.), verändert sich das Potential am Sperreingang 4A, und die Zwischenschaltung 4 schaltet ihre Ausgänge in den Aus-Zustand, d. h., stromlosen Zustand, um. Geringe Masse-Verschiebungen zur Betriebsmasse (Leistungs masse 0 V) hin, werden vom Spannungsteiler R1/R2 ausgere gelt, größere Verschiebungen ergeben LOW-Signal, und der Ausgang wird nicht durchgeschaltet.The voltage divider R1 / R4 gives a fixed potential to the blocking input 4 A of the intermediate circuit. If the logic ground V SS runs impermissibly high (due to poor wiring, contact difficulties, etc.), the potential at the blocking input 4 A changes, and the intermediate circuit 4 switches its outputs to the off state, ie, currentless state. Small mass shifts to the operating mass (power mass 0 V) are corrected by the voltage divider R1 / R2, larger shifts result in a LOW signal, and the output is not switched through.
Die Anordnung kann also drei unterschied liche Betriebszustände aufweisen. Im Normalfall, wenn alle Spannungswerte eingehalten werden, folgt der Ausgang 3A der Ausgabeschaltung 3 der Logik 2. Bei unzulässig großen Masse-Potentialverschiebungen greift die Spannungsteiler schaltung R1/R2 über den Sperreingang 4A ein und bringt den Ausgang der Zwischenschaltung 4 in den stromlosen Zustand. Wenn beispielsweise am Ausgang 3A eine sehr hohe Spannungs spitze auftritt, die diese Ausgabeschaltung 3 zerstört, be grenzen die hochohmigen Barriere-Widerstände 5 evtl. auf tretende gefährliche Ströme und bewahren die hochempfindli chen Bausteine Bus 1 und Logik 2 vor einer Zerstörung.The arrangement can therefore have three different operating states. In the normal case, if all voltage values are observed, the output 3 A follows the output circuit 3 of the logic 2 . In the event of impermissibly large ground potential shifts, the voltage divider circuit R1 / R2 intervenes via the blocking input 4 A and brings the output of the intermediate circuit 4 into the de-energized state. For example, if a very high voltage spike occurs at the output 3 A, which destroys this output circuit 3 , the high-impedance barrier resistors 5 may limit the occurrence of dangerous currents and protect the highly sensitive modules bus 1 and logic 2 from destruction.
Claims (1)
- - die Betriebsspannungsversorgung der Buskoppeleinrich tung (2) mit einer Logikspannung (VDD) erfolgt, die auf eine Logikmasse (VSS) bezogen ist, und
- - die Betriebsspannungsversorgung der Leistungsausgabe schaltung (3) mit einer von der Logikspannung (VDD) unabhängigen Betriebsspannung (US) erfolgt, die auf eine Betriebsspannungsmasse (0 V) bezogen ist, dadurch gekennzeichnet daß
- a) in die Datenleitungen zwischen Buskoppeleinrichtung (2) und Leistungsausgabeschaltung (3) eine Zwischen schaltung (4) eingefügt ist, die Schmitt-Trigger-Ver halten und einen Sperreingang (4A) aufweist,
- b) in jede Datenleitung, die von der Buskoppeleinrich tung (2) zur Zwischenschaltung (4) geführt ist, ein hochohmiger Barriere-Widerstand (5) eingefügt ist, und
- c) eine Spannungsteileranordnung vorhanden ist, mit ei nem an die Betriebsspannung (US) angeschlossenen Wi derstand (R1) und einem damit in Reihe geschalteten hochohmigen Widerstand (R2), der mit der Logikmasse (VSS) verbunden ist, und mit einem Mittelabgriff zwischen den Widerständen (R1, R2), der auf den Sperreingang (4A) der Zwischenschaltung (4) geführt ist.
- - The operating voltage supply to the Buskoppeleinrich device ( 2 ) with a logic voltage (V DD ), which is based on a logic ground (V SS ), and
- - The operating voltage supply of the power output circuit ( 3 ) with an independent of the logic voltage (V DD ) operating voltage (U S ), which is based on an operating voltage mass (0 V), characterized in that
- a) an intermediate circuit ( 4 ) is inserted in the data lines between the bus coupling device ( 2 ) and the power output circuit ( 3 ), the circuit holds Schmitt trigger and has a lock input ( 4 A),
- b) a high-resistance barrier resistor ( 5 ) is inserted into each data line, which is guided by the bus coupling device ( 2 ) to the intermediate circuit ( 4 ), and
- c) a voltage divider arrangement is present, with a resistor (R1) connected to the operating voltage (U S ) and a series-connected high-resistance resistor (R2), which is connected to the logic ground (V SS ), and with a center tap between the resistors (R1, R2), which is guided to the blocking input (4 A) of the intermediate circuit (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863614208 DE3614208C2 (en) | 1986-04-26 | 1986-04-26 | Arrangement for connecting a power output circuit to a bus coupling device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863614208 DE3614208C2 (en) | 1986-04-26 | 1986-04-26 | Arrangement for connecting a power output circuit to a bus coupling device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3614208A1 DE3614208A1 (en) | 1987-10-29 |
| DE3614208C2 true DE3614208C2 (en) | 1995-05-11 |
Family
ID=6299616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863614208 Expired - Lifetime DE3614208C2 (en) | 1986-04-26 | 1986-04-26 | Arrangement for connecting a power output circuit to a bus coupling device |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3614208C2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2683342B1 (en) * | 1991-10-31 | 1994-01-07 | Gemplus Card International | INTERFACE CIRCUIT FOR INTEGRATED CIRCUIT BOARD. |
| EP1597677B1 (en) | 2003-02-13 | 2008-01-09 | Nxp B.V. | Arrangement for compensation of ground offset in a data bus system |
| JP2007503789A (en) * | 2003-05-27 | 2007-02-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Long on-chip bus operation |
-
1986
- 1986-04-26 DE DE19863614208 patent/DE3614208C2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3614208A1 (en) | 1987-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4015351A1 (en) | DEVICE FOR POWER SUPPLYING AN ELECTRONIC COMPUTER SYSTEM IN A MOTOR VEHICLE | |
| EP0546455B1 (en) | Electronic control unit for switching a number of electrical loads | |
| DE19504404C1 (en) | System architecture | |
| EP1965482A1 (en) | ASI network for areas subject to explosive risk | |
| DE69305383T2 (en) | Sensor connection system | |
| DE102005016127A1 (en) | sensor system | |
| DE3614208C2 (en) | Arrangement for connecting a power output circuit to a bus coupling device | |
| EP1037234A2 (en) | Safety switching circuitry | |
| DE19947501C5 (en) | Actuator Sensor Interface slave | |
| EP0809361B1 (en) | Electronic switching device and circuit arrangement for monitoring a technical installation | |
| EP0792078B1 (en) | Actuator-sensor interface system | |
| EP1347388A1 (en) | Coupling device for connecting devices to a bus system | |
| DE19620065C2 (en) | Circuit arrangement for monitoring the fault-free and / or for recognizing a faulty state of a system | |
| DE3238692A1 (en) | Data transmission system | |
| DE2023117B2 (en) | Fail safe control for digital information - three channel supervisory control built into processing unit provides full transfer | |
| DE69511205T2 (en) | MONITORING SYSTEM, CONTAINING MAGNETIC LOGIC CIRCUITS | |
| EP3240133B1 (en) | Bus participants | |
| CH663874A5 (en) | CIRCUIT ARRANGEMENT FOR INCREASING EMERGENCY SAFETY AND AVAILABILITY OF ELECTRONIC SYSTEMS. | |
| DE3720879C2 (en) | ||
| DE3335549A1 (en) | Monitoring device for data processing system | |
| DE3931539A1 (en) | Terminal connector to voltage supply bus - has diode between bus and connector in front of output coupling capacitors | |
| DE102007019048A1 (en) | Modular automation equipment | |
| DE2460245A1 (en) | Function supervision for switching circuits - current indicator is inserted into supply circuit for low current operation | |
| DE1513297B2 (en) | CIRCUIT ARRANGEMENT FOR DETECTION OF L OR O SIGNAL ERRORS FOR AT LEAST ONE TWO-CHANNEL CONTROL CIRCUIT | |
| DE4303048A1 (en) | Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: BBC BROWN BOVERI AG, 6800 MANNHEIM, DE |
|
| 8127 | New person/name/address of the applicant |
Owner name: ASEA BROWN BOVERI AG, 6800 MANNHEIM, DE |
|
| 8120 | Willingness to grant licenses paragraph 23 | ||
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: ABB PATENT GMBH, 68309 MANNHEIM, DE |
|
| 8365 | Fully valid after opposition proceedings | ||
| 8380 | Miscellaneous part iii |
Free format text: IM HEFT 15/97, SEITE 4553, SP.1: DIE VEROEFFENTLICHUNG IST ZU STREICHEN |
|
| 8365 | Fully valid after opposition proceedings | ||
| 8330 | Complete disclaimer |