DE3609733A1 - Method of ordering bursts in ascending sequence in a transmission frame - Google Patents
Method of ordering bursts in ascending sequence in a transmission frameInfo
- Publication number
- DE3609733A1 DE3609733A1 DE19863609733 DE3609733A DE3609733A1 DE 3609733 A1 DE3609733 A1 DE 3609733A1 DE 19863609733 DE19863609733 DE 19863609733 DE 3609733 A DE3609733 A DE 3609733A DE 3609733 A1 DE3609733 A1 DE 3609733A1
- Authority
- DE
- Germany
- Prior art keywords
- read
- frame
- burst
- bursts
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1647—Subrate or multislot multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
Die vorliegende Erfindung befaßt sich mit Verfahren für die Einordnung von Bursts in aufsteigender Richtung in einen Übertragungsrahmen.The present invention is concerned with methods for the classification of bursts in ascending direction in a transmission frame.
Ein Basisanschluß-Multiplexgerät wird im neuen dienstintegrierenden Fernmeldenetz eingesetzt, um z. B. 12 Teilnehmer mit Hilfe des Gerätes aus den Anschlußbereichen ohne digitale Vermittlung für das Ortsnetz an eine digitale Vermittlung heranzuführen.A basic connection multiplex device is used in the new integrated service Telecommunications network used to z. B. 12 participants with the help of the device from the connection areas without digital switching for the local network to a digital one Bring in mediation.
Die von bzw. zu einem Teilnehmer kommenden bzw. gehenden Digitalsignale werden in einem sogenannten U-Schnittstellenbaustein UIC (U-Interface-Circuit) verarbeitet. Der jedem Teilnehmer zugeordnete U-Schnittstellenbaustein ist ein hochintegrierter Schaltkreis, befindet sich im Multiplexgerät und liefert aufsteigend einen Burst an den Multiplexteil, absteigend erhält er einen Burst vom Demultiplexteil des Gerätes.The digital signals coming from and going to a subscriber are processed in a so-called U-interface module UIC (U-interface circuit). The U-interface module assigned to each participant is a highly integrated circuit, is located in the multiplex device and supplies a burst to the multiplex part in ascending order, and descending it receives a burst from the demultiplex part of the device.
Dieser Burst hat das in Fig. 1 gezeigte Format und besteht aus vier Oktetten, die folgende Bedeutung haben:This burst has the format shown in FIG. 1 and consists of four octets, which have the following meaning:
- - In der Oktette 1 befindet sich die Nutzinformation 64 K bit/s für den B 1-Kanal.- The octet 1 contains the useful information 64 K bit / s for the B 1 channel.
- - In der Oktette 2 befindet sich die Nutzinformation 64 K bit/s für den B 2-Kanal.- The octet 2 contains the useful information 64 K bit / s for the B 2 channel.
- - In der Oktette 3 befindet sich der Monitorkanal B 2*, in dem Befehle und Meldungen im codierten Format mit den Bit M₀-M₇ übertragen werden.- The octet 3 contains the monitor channel B 2 *, in which commands and messages are transmitted in coded format with the bits M ₀- M ₇.
-
- In der Oktette 4 befinden sich gemischte Daten, die gemeinsam
den B 1*-Kanal bilden und im einzelnen folgende
Bits enthalten:
- - zwei D-Bits, die zusammen einen Datenkanal von 16 K bit/s bilden
- - vier Bit A₁-A₄, die den Kotroll- und Indikationskanal bilden. Sie haben das Format eines Vier-Bit-Codes.
- - das T-Bit, das ein Digitalsignal transparent übertragen kann.
- - das E-Bit, das anzeigt, ob im Monitor-Kanal B 2* Nutzdaten (Befehle, Meldungen) übertragen werden.
- - Two D bits, which together form a data channel of 16 K bit / s
- - Four bits A ₁- A ₄ that form the control and indication channel. They are in the format of a four-bit code.
- - The T bit, which can transmit a digital signal transparently.
- - The E bit, which indicates whether 2 * user data (commands, messages) are being transmitted in monitor channel B.
Jedes einzelne Bit eines Bursts hat die Breite vonEach bit of a burst has the width of
Die den 12 Teilnehmern entsprechenden Bursts müssen in einem Pulsrahmen, der aus 32 Multiplexrahmen besteht, untergebracht werden. In Fig. 2 findet man den aus den Oktetten 1-32 bestehenden alle 125 µs wiederkehrenden Multiplexrahmen. In den Oktetten 6, 11, 16, 22, 27 und 32, den sogenannten S-Oktetten, ist für jeweils ein Kanalpaar die Überrahmeninformation untergebracht. Für die Oktette 6 entsprechend dem Kanalpaar 1/2 und die Oktette 22 entsprechend dem Kanalpaar 3/4 ist jeweils der Überrahmenaufbau dargestellt (Fig. 3).The bursts corresponding to the 12 participants must be accommodated in a pulse frame consisting of 32 multiplex frames. In FIG. 2, one finds the group consisting of the octets 1-32 every 125 microseconds repeating multiplex frame. In the octets 6, 11, 16, 22, 27 and 32 , the so-called S octets, the superframe information is accommodated for each pair of channels. The superframe structure is shown for the octets 6 corresponding to the channel pair 1/2 and the octets 22 corresponding to the channel pair 3/4 ( FIG. 3).
In der Oktette 1 wird abwechselnd je Pulsrahmen einmal das Rahmenkenn- und ein andermal das Meldewort übertragen. Diese Daten befinden sich nicht in den Bursts. Sie werden zentral zugesetzt. Ebenfalls zentral zugesetzt werden die 12 Überrahmenkennwörter, die je aus den Bits R 0-R 7 bestehen und jeweils für ein Kanalpaar in den S-Oktetten untergebracht sind. In den restlichen Oktetten befindet sich in jedem Rahmen die zu verarbeitende Nutzinformation von den 12 Teilnehmern. Die Oktette 17 ist frei.In octets 1 , the frame identifier and the message word are transmitted alternately for each pulse frame. This data is not in the bursts. They are added centrally. Also added centrally are the 12 superframe passwords, each consisting of bits R 0- R 7 and each accommodated in the S octets for a pair of channels. In the remaining octets there is the user information to be processed by the 12 participants in each frame. Octet 17 is free.
Dieser Rahmen ist beschrieben in
Peter Kahl:
ISDN. Das künftige Fernmeldenetz der Deutschen
Bundespost, R. v. Decker′ Verlag, Heidelberg
1985, Seiten 103 ff.This framework is described in
Peter Kahl:
ISDN. The future telecommunications network of the Deutsche Bundespost, R. v. Decker ′ Verlag, Heidelberg 1985, pages 103 ff.
Für die Einordnung der genannten Bursts in den beschriebenen Pulsrahmen ist es nötig, die Bursts zu speichern und wieder aus Speichern auszulesen.For the classification of the bursts mentioned in the described It is necessary to save the bursts and pulse frames read again from memory.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, daß es auf einfache Weise ermöglicht, mit Hilfe auf dem Markt befindlicher Speicher, die beschriebenen Bursts in einen Pulsrahmen zur Übertragung einzuordnen.The object of the present invention is a method indicate that it allows in a simple way with help on the market memory, the described Classify bursts in a pulse frame for transmission.
Wie das erfindungsgemäße Verfahren arbeitet, soll jetzt anhand der Figuren beschrieben werden.How the method according to the invention works will now be described with reference to the figures.
Zunächst werden die in Fig. 1 gezeigten Bursts in einen Burstrahmen B eingeordnet, wie es Anspruch 2 und Fig. 4 oben beschreiben. Beim aufsteigenden Betrieb liegen die 12 Burstsignale von den Teilnehmern in gebündelter Form vor. Jeder Burst hat eine Länge von 15,63 µs. Das heißt, vom Burstrahmen mit einer Länge von 125 µs könnten nur 8 Bursts seriell aufgenommen werden. Es müssen daher Bursts parallel aufgerufen werden. Fig. 4 oben zeigt eine beispielhafte Anordnung. Danach werden die Kanäle 1/2, 5/6, 9/10, 3/4, 7/8 und 11/12 je parallel mit der entsprechenden Position innerhalb des Burstrahmens B von 125 µs aufgerufen. Die von den 12 Schnittstellenbausteinen (UIC) kommenden gebündelten Burstsignale BS 1-BS 12 gelangen über 12 Leitungen zunächst auf eine Multiplexlogik MXL. An weiteren Eingängen stehen das Melde-, Rahmenkenn- und Überrahmenkennwort MW, RK, ÜRK für die zentrale Verarbeitung sowie Alarmsignale für zentrale (ZA) und dezentrale (DA) Verarbeitung zur Verfügung (Fig. 5).First, the bursts shown in FIG. 1 are arranged in a burst frame B , as described in claim 2 and FIG. 4 above. During ascending operation, the 12 burst signals from the participants are available in a bundled form. Each burst has a length of 15.63 µs. This means that only 8 bursts of the burst frame with a length of 125 µs could be recorded in series. Bursts must therefore be called in parallel. Fig. 4 above shows an exemplary arrangement. Then channels 1/2, 5/6, 9/10, 3/4, 7/8 and 11/12 are called up in parallel with the corresponding position within the burst frame B of 125 µs. The bundled burst signals BS 1 - BS 12 coming from the 12 interface modules (UIC) first arrive at a multiplex logic MXL via 12 lines. At other inputs, the message, frame and superframe password MW, RK, ÜRK for central processing and alarm signals for central (ZA) and decentralized (DA) processing are available ( Fig. 5).
In der ersten Hälfte des Burstrahmens B (T 1) (Fig. 4 oben) werden die Signale der Kanäle 1, 5, 9 über den Multiplexer MUX 1 und den Eingang Di 1 in den Datenspeicher RAM 1 und parallel dazu die Signale der Kanäle 2, 6, 10 über den Multiplexer MUX 2 und den Eingang Di 2 in den Datenspeicher RAM 2 geschrieben (Fig. 5).In the first half of the burst frame B (T 1 ) ( FIG. 4 above), the signals of channels 1, 5, 9 are transmitted via multiplexer MUX 1 and input Di 1 into data memory RAM 1 and, in parallel, the signals of channels 2 , 6, 10 written via the multiplexer MUX 2 and the input Di 2 in the data memory RAM 2 ( Fig. 5).
In der zweiten Hälfte des Burstrahmens B (T 2) (Fig. 4 oben) werden die Signale der Kanäle 3, 7, 11 über den Multiplexer MUX 3 und den Eingang Di 3 in den Datenspeicher RAM 3 und parallel dazu die Signale der Kanäle 4, 8, 12 über den Multiplexer MUX 4 und den Eingang Di 4 in den Datenspeicher RAM 4 geschrieben.In the second half of the burst frame B (T 2 ) ( FIG. 4 above), the signals of the channels 3, 7, 11 via the multiplexer MUX 3 and the input Di 3 into the data memory RAM 3 and, in parallel, the signals of the channels 4 , 8, 12 written via the multiplexer MUX 4 and the input Di 4 in the data memory RAM 4 .
Gleichzeitig mit dem Schreiben in die Datenspeicher RAM 1 und RAM 2 in der ersten Hälfte des Burstrahmens B werden die Datenspeicher RAM 3 und RAM 4 abwechselnd so gelesen, daß über die Tristate-Ausgänge DO 3 und DO 4 auf den Bus 2 die Kanäle sortiert entsprechend der zweiten Hälfte des Pulsrahmens M (Bild 4) abgegeben werden. Gleichzeitig mit dem Schreiben in die Datenspeicher RAM 3 und RAM 4 in der zweiten Hälfte des Burstrahmens werden die Datenspeicher RAM 1 und RAM 2 abwechselnd so gelesen, daß über die Tristate-Ausgänge DO 1 und DO 2 auf den Bus 1 die Kanäle sortiert entsprechend der ersten Hälfte des Pulsrahmens (Bild 4) abgegeben werden. Die Schreib- und Lesevorgänge werden später noch näher beschrieben. Ihre Steuerung erfolgt von programmierten Festwertspeichern aus (Fig. 5).Simultaneously with the writing into the data memories RAM 1 and RAM 2 in the first half of the burst frame B , the data memories RAM 3 and RAM 4 are read alternately so that the channels are sorted accordingly via the tristate outputs DO 3 and DO 4 on the bus 2 the second half of the pulse frame M ( Fig. 4). Simultaneously with the writing into the data memories RAM 3 and RAM 4 in the second half of the burst frame, the data memories RAM 1 and RAM 2 are read alternately in such a way that the channels are sorted according to the channels 1 via the tristate outputs DO 1 and DO 2 on the bus 1 first half of the pulse frame ( Fig. 4). The writing and reading processes are described in more detail later. They are controlled from programmed read-only memories ( Fig. 5).
Entsprechend der Signalverarbeitung eines Pulsrahmens, aus 32 Rahmen zu je 256 Bit bestehend, müssen 32 × 256 = 8192 = 2¹³ Adressenplätze in den PROM's aufrufbar sein. Dazu wird ein 13-Bit-Zähler Z benötigt, der von T₂ = 2,048 MHZ getaktet wird. Beim Schreiben werden in zwei Datenspeicherpaare, die voneinander unabhängig sind, je parallel drei Burstsignale mit zusammen 4 × 8 × 3 = 96 Bit abgelegt. Dazu müssen 2 × 7 = 14 Bit von den Festwertspeichern bereitgestellt werden. Beim Lesen werden für den Rahmen- und den Pulsrahmenzyklus die gleichen Datenspeicherplätze benötigt. Da die Datenspeicher RAM 1 und RAM 2 bzw. RAM 3 und RAM 4 innerhalb eines Halbrahmens entweder gleichzeitig geschrieben oder gelesen werden, können die Schreib/Lese-Eingänge und bzw. und je parallel angesteuert werden. Dafür müssen von den PROM's zwei Bit zur Verfügung gestellt werden. Beim Lesevorgang werden die Datenspeicher RAM 1 und RAM 2 bzw. die Datenspeicher RAM 3 und RAM 4 je untereinander abwechselnd aufgerufen. Die Bausteinauswahl-Eingänge - müssen daher einzeln ansteuerbar sein. Dazu werden 4 Bit benötigt. Demnach müssen programmierbare Festwertspeicher mit einer Speicherkapazität von 2¹³ = 8192 (8K) Speicherplätzen zu je 2 × 7 + 2 + 4 = 20 Bit vorgesehen werden.According to the signal processing of a pulse frame, consisting of 32 frames of 256 bits each, 32 × 256 = 8192 = 2¹³ address spaces must be available in the PROMs. This requires a 13-bit counter Z , which is clocked by T ₂ = 2.048 MHz. When writing, three burst signals with a total of 4 × 8 × 3 = 96 bits are stored in parallel in two data memory pairs that are independent of one another. To do this, 2 × 7 = 14 bits must be provided by the read-only memories. When reading, the same data storage locations are required for the frame and the pulse frame cycle. Since the data memories RAM 1 and RAM 2 or RAM 3 and RAM 4 are either written or read simultaneously within a half frame, the read / write inputs and / and can be controlled in parallel. For this, the PROM's have to provide two bits. During the reading process, the data memories RAM 1 and RAM 2 or the data memories RAM 3 and RAM 4 are alternately called up. The block selection inputs must therefore be individually controllable. This requires 4 bits. Accordingly, programmable read-only memories with a memory capacity of 2¹³ = 8192 (8 K) memory locations each with 2 × 7 + 2 + 4 = 20 bits must be provided.
Dies kann man z. B. realisieren mit drei Festwertspeichern PROM 1-PROM 3 mit je einer Speicherkapazität von 8K × 8, wobei von PROM 2 nur 4 Bit für die Steuerung der Eingänge - benötigt werden. Die restlichen vier Bit können z. B. für die Adressensteuerung der Multiplexer MUX 1-MUX 4 sowie Alarmsteuerung ZA/DA herangezogen werden. Entsprechend der Pulsrahmenstruktur (Fig. 2 und 3) ergeben sich für die in den 12 Burstsignalen enthaltenen Bits folgende VerarbeitungsabläufeThis can be done e.g. B. realize with three read-only memories PROM 1 - PROM 3 , each with a storage capacity of 8 K × 8, whereby PROM 2 only requires 4 bits for the control of the inputs. The remaining four bits can e.g. B. for address control of the multiplexers MUX 1 - MUX 4 and alarm control ZA / DA . According to the pulse frame structure ( FIGS. 2 and 3), the following processing sequences result for the bits contained in the 12 burst signals
- -Abläufe, die sich jeden Rahmen wiederholen. Dazu zählt die in den B 1- und B 2-Kanälen befindliche Nutzinformation von 12 Teilnehmern. Diese ist in den Zeitschlitzen 2-5, 7-10, 12-15, 18-21, 23-26 und 28-31 des wiederkehrenden Pulsrahmens untergebracht. Weiter zählen dazu die im B 1*-Kanal befindlichen D-Bit eines jeden Burstsignals. Diese werden in die S-Oktetten 6, 11, 16, 22, 27 und 32 für jeweils ein Kanalpaar eingeblendet und zwar jeweils an den Anfang einer Zeitschlitzhälfte (Bit 1, 2 bzw. 5, 6). -Flows that repeat every frame. This includes the user information of 12 participants located in the B 1 and B 2 channels. This is located in time slots 2-5, 7-10, 12-15, 18-21, 23-26 and 28-31 of the recurring pulse frame. This also includes the D bits of each burst signal in the B 1 * channel. These are shown in the S octets 6, 11, 16, 22, 27 and 32 for each pair of channels at the beginning of each half of the time slot (bits 1, 2 and 5, 6 ).
- - Abläufe, die sich alle vier Rahmen wiederholen. Dazu zählen die in den B 1*-Kanälen befindlichen Bit A 1-A 4, T und E. So werden in den Rahmen 2 + 4n Bit A 1, A 2, in den Rahmen 3 + 4n die Bit A 3, A 4 und in den Rahmen 4 + 4n die Bit E, T in die Bitpositionen 3, 4 bzw. 7, 8 einer jeden S-Oktette eingefügt (n = 0, 1 . . . 7).- Processes that are repeated every four frames. These include the bits A 1 - A 4 , T and E in the B 1 * channels. Thus, in the frame 2 + 4 n bit A 1, A 2, in the frame 3 + 4 bit A 3, A 4 n and the frame 4 + 4 bit E, T n in the bit positions 3, 4 or . 7, 8 of each S octet inserted (n = 0, 1... 7).
- - Abläufe, die sich alle 32 Rahmen wiederholen. Dazu zählen die in den B 2*-Kanälen befindlichen Bit M 0-M 7. Diese werden in den Rahmen 1 + 4n (n = 0, 1 . . . 7) in die Bitpositionen 4 bzw. 8 einer jeden S-Oktette eingeblendet.- Sequences that are repeated every 32 frames. These include the bits M 0 - M 7 in the B 2 * channels. These are shown in frames 1 + 4 n (n = 0, 1 ... 7) in bit positions 4 and 8 of each S octet.
Entsprechend diesen Abläufen werden die Speicherplätze der RAM's, die von den Burstsignalen die B 1, B 2-Kanäle und die diesen zugeordneten in den B 1*-Kanälen befindlichen D-Bit enthalten, bei jedem Rahmen neu überschrieben.In accordance with these processes, the memory locations of the RAMs which contain the B 1 , B 2 channels from the burst signals and the D bits associated with them in the B 1 * channels are overwritten each time.
Speicherplätze, die die in den B 1*-Kanälen befindlichen Bit A 1-A 4, T und E enthalten, werden alle vier Rahmen überschrieben. Speicherplätze, die die in den B 2*-Kanälen befindlichen Bit M 0, M 7 enthalten, werden alle 32 Rahmen überschrieben.Memory locations that contain the bits A 1 - A 4 , T and E in the B 1 * channels are overwritten every four frames. Memory locations that contain the bits M 0 , M 7 in the B 2 * channels are overwritten every 32 frames.
Die so über die Steuerung der programmierten Festwertspeicher PROM 1-PROM 3 mit Hilfe der Datenspeicher RAM 1-RAM 4 an den Bus 1 und Bus 2 abgegebenen Signale werden in dem Flip-Flop R mit T 2 = 2,048 MHZ abgetaktet. Das Ausgangssignal DS des Flip-Flop R ist der eingangs beschriebene Pulsrahmen.The signals thus output to bus 1 and bus 2 via the control of the programmed read-only memories PROM 1 - PROM 3 with the aid of the data memories RAM 1 - RAM 4 are clocked in the flip-flop R with T 2 = 2.048 MHz. The output signal DS of the flip-flop R is the pulse frame described at the beginning.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863609733 DE3609733A1 (en) | 1986-03-22 | 1986-03-22 | Method of ordering bursts in ascending sequence in a transmission frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863609733 DE3609733A1 (en) | 1986-03-22 | 1986-03-22 | Method of ordering bursts in ascending sequence in a transmission frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3609733A1 true DE3609733A1 (en) | 1987-10-15 |
| DE3609733C2 DE3609733C2 (en) | 1988-12-29 |
Family
ID=6297037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863609733 Granted DE3609733A1 (en) | 1986-03-22 | 1986-03-22 | Method of ordering bursts in ascending sequence in a transmission frame |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3609733A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0386828A2 (en) * | 1989-03-04 | 1990-09-12 | Philips Patentverwaltung GmbH | Demultiplexer for a serial and isochronous multiplex signal |
| EP0514856A2 (en) * | 1991-05-24 | 1992-11-25 | Alcatel SEL Aktiengesellschaft | Channel switching network |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2739607B2 (en) * | 1976-09-02 | 1979-03-29 | Alain Yves Lannion Roche (Frankreich) | Device for connecting a large number of multiplex systems |
| DE3412113A1 (en) * | 1984-03-31 | 1985-10-10 | ANT Nachrichtentechnik GmbH, 7150 Backnang | System for the sequenced calling-up of signals in a multiplexer |
| DE2734096C2 (en) * | 1977-07-28 | 1986-09-18 | Siemens AG, 1000 Berlin und 8000 München | Circuit arrangement for controlling the transmission of digital signals, in particular PCM signals, between subscriber stations of a time division multiplex telecommunications network, in particular a PCM time division multiplex telecommunications network and a four-wire two-wire multiplex line |
-
1986
- 1986-03-22 DE DE19863609733 patent/DE3609733A1/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2739607B2 (en) * | 1976-09-02 | 1979-03-29 | Alain Yves Lannion Roche (Frankreich) | Device for connecting a large number of multiplex systems |
| DE2734096C2 (en) * | 1977-07-28 | 1986-09-18 | Siemens AG, 1000 Berlin und 8000 München | Circuit arrangement for controlling the transmission of digital signals, in particular PCM signals, between subscriber stations of a time division multiplex telecommunications network, in particular a PCM time division multiplex telecommunications network and a four-wire two-wire multiplex line |
| DE3412113A1 (en) * | 1984-03-31 | 1985-10-10 | ANT Nachrichtentechnik GmbH, 7150 Backnang | System for the sequenced calling-up of signals in a multiplexer |
Non-Patent Citations (1)
| Title |
|---|
| KAHL,Peter, ISDN: Das künftige Fernmeldenetz der Deutschen Bundespost, In: R.v.Decker Verlag, Heidelberg, 1985, S.103-115 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0386828A2 (en) * | 1989-03-04 | 1990-09-12 | Philips Patentverwaltung GmbH | Demultiplexer for a serial and isochronous multiplex signal |
| EP0386828A3 (en) * | 1989-03-04 | 1992-05-20 | Philips Patentverwaltung GmbH | Demultiplexer for a serial and isochronous multiplex signal |
| EP0514856A2 (en) * | 1991-05-24 | 1992-11-25 | Alcatel SEL Aktiengesellschaft | Channel switching network |
| EP0514856A3 (en) * | 1991-05-24 | 1993-02-03 | Alcatel Sel Aktiengesellschaft | Channel switching network |
| US5311506A (en) * | 1991-05-24 | 1994-05-10 | Alcatel N.V. | Switching network for switching channels |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3609733C2 (en) | 1988-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2535573C2 (en) | Method and circuit arrangement for checking the correct implementation of a connection in digital data transmission systems, in particular digital telephone systems | |
| DE2405401A1 (en) | TIME MULTIPLEX SWITCHING DEVICE | |
| DE2820202A1 (en) | CIRCUIT NETWORK FOR A PULSE CODE MODULATION TIME MULTIPLEX SYSTEM | |
| DE2655192A1 (en) | ROOM MULTIPLEX COUPLING FIELD FOR A TIME MULTIPLEX MESSAGE SWITCHING SYSTEM | |
| DE2529940C3 (en) | ||
| EP0017835A1 (en) | Circuitry for controlling the transmission of digital signals, especially PCM signals, between connection points of a time division multiplexing telecommunication network, especially a PCM network | |
| EP0201634B1 (en) | Digital word generator for automatically generating periodic permanent signals from n bit words of all weights and their permutations | |
| DE2818208A1 (en) | MODULAR DIGITAL SELECTOR SWITCH | |
| DE3609733C2 (en) | ||
| DE2437393A1 (en) | MEDIATION OFFICE FOR ASYNCHRONOUS DATA OF UNKNOWN STRUCTURE | |
| DE3122230A1 (en) | CIRCUIT ARRANGEMENT FOR TIME MULTIPLEX TELECOMMUNICATION SYSTEMS, ESPECIALLY PCM TELEPHONE SYSTEM, WITH TIME MULTIPLEX CABLES, THEIR TIME CHANNELS PARTLY FOR MESSAGE CONNECTIONS AND PARTICIPATION OF SIGNAL TRANSMISSION | |
| DE3226430C2 (en) | Process for the establishment of several simultaneous conference connections in a telephone switching system that switches through digitally according to the PCM process | |
| DE2825593A1 (en) | SIGNAL TRANSMISSION SYSTEM FOR A MULTIPLE TIME SWITCHING SYSTEM | |
| DE2538912A1 (en) | PROCEDURE AND ARRANGEMENT FOR TIME MULTIPLEX ELECTRONIC SWITCHING OF TELEVISION CHANNELS | |
| DE1202345B (en) | Circuit arrangement for establishing telephone connections | |
| EP0126482B1 (en) | Telecommunication system for stream traffic as well as for burst traffic | |
| DE2430483C3 (en) | Interconnection network for an automatic electronic PCM exchange | |
| DE69634067T2 (en) | PCM elementary switching matrix | |
| DE4105468C2 (en) | Method and circuit arrangement for transmitting asynchronous data signals over a 2-wire transmission line | |
| EP0414951B1 (en) | Method for the through-connection of voice or data information transmitted by time multiplex lines via a switching network | |
| DE2437392C3 (en) | Circuit arrangement for transmitting asynchronous data signals | |
| DE3539039C2 (en) | ||
| DE3624434A1 (en) | Method of arranging bursts from a pulse frame into a burst frame in descending sequence | |
| EP0066652A1 (en) | Circuit arrangement for time-division-multiplex telecommunication exchanges, particularly for PCM telephone exchanges with time-division highways of which the time channels are used partially for the transmission of data and partially for the transmission of signalling information | |
| DE3603013A1 (en) | METHOD FOR INTEGRATING ONE OR MORE ADDITIONAL FUNCTION MODULES IN TELECOMMUNICATION SYSTEMS AND ACCESS CIRCUIT FOR IMPLEMENTING THE METHOD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licenses declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE |
|
| 8339 | Ceased/non-payment of the annual fee |