DE3602531A1

DE3602531A1 - System for reproducing a reduced-size television image

Info

Publication number: DE3602531A1
Application number: DE19863602531
Authority: DE
Inventors: Bernhard Dipl Ing Dohmann
Original assignee: Blaupunkt Werke GmbH
Current assignee: Blaupunkt Werke GmbH
Priority date: 1985-12-21
Filing date: 1986-01-29
Publication date: 1987-06-25

Abstract

In this system, a digital luminance signal and digital colour difference signals are derived from a colour television signal, the digital luminance signal being based on twice the sampling rate as the digital colour difference signals. The digital luminance signal and the digital colour difference signals are written in parallel into a memory, read out of the memory at a higher frequency and converted into analog signals. From in each case two successive values of the luminance signal and possibly also the colour difference signals, mean values are formed before the signals are written into the memory.

Description

Die Erfindung geht aus von einem System nach der Gattung des Hauptanspruchs.The invention is based on a system according to the Genus of the main claim.

Es sind bereits Fernsehgeräte bekannt geworden, bei welchen in ein erstes empfangenes Fernsehbild ein zweites, kleineres Bild eingetastet wird. Diese soge nannte Bild-in-Bild-Funktion wird durch eine digita le Speicherung der das zweite Bild verkörpernden Signale und ein anschließendes Auslesen der gespei cherten Signale mit höherer Geschwindigkeit erzielt. Dabei ist sicherzustellen, daß der Auslesevorgang unabhängig vom Einschreibvorgang abläuft, so daß Frequenz- und Phasenunterschiede der Synchronimpulse beider Fernsehsignale ausgeglichen werden können. Trotz erheblicher Fortschritte bezüglich der Spei cherdichte von digitalen Speichern bedeutet die Abspeicherung eines Fernsehbildes einen erheblichen technischen Aufwand.Televisions have already become known at which in a first received television picture second, smaller picture is keyed in. This so-called called picture-in-picture function is supported by a digita storage of the embodiment of the second image Signals and a subsequent reading of the stored achieved signals with higher speed. It must be ensured that the readout process runs independently of the registration process, so that Frequency and phase differences of the sync pulses both television signals can be compensated. Despite considerable progress on the Spei density of digital memories means that Saving a television picture a considerable technical effort.

Das erfindungsgemäße System mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß der Aufwand zur Speicherung des einzu blendenden und daher in der Größe zu reduzierenden Bildes verringert wird. Als weiterer Vorteil ist an zusehen, daß insbesondere beim Auslesen der gespei cherten Signale mit Taktfrequenzen gearbeitet werden kann, welche gut mit den zur Zeit erhältlichen digi talen Bauelementen verarbeitet werden können. Außer dem werden bei dem erfindungsgemäßen System digitale Wortlängen verarbeitet, welche ein Vielfaches von acht aufweisen und somit in vorteilhafter Weise der üblichen Struktur von digitalen Speichern und Regi stern entgegenkommen.The system according to the invention with the characteristic In contrast, features of the main claim Advantage that the effort to save the one dazzling and therefore to be reduced in size Image is reduced. Another advantage is watch that especially when reading the saved stored signals with clock frequencies can, which works well with the currently available digi tal components can be processed. Except which are digital in the system according to the invention Word lengths processed which are multiples of have eight and thus advantageously the usual structure of digital memories and regi to meet stern.

Durch die in den Unteransprüchen aufgeführten Maßnah men sind vorteilhafte Weiterbildungen und Verbesse rungen der im Hauptanspruch angegebenen Erfindung möglich.By the measure listed in the subclaims Men are advantageous further training and improvements stations of the invention specified in the main claim possible.

Ausführungsbeispiele der Erfindung sind in der Zeich nung an Hand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:Embodiments of the invention are in the drawing shown on the basis of several figures and in the following description explained in more detail. It shows:

Fig. 1 ein Blockschaltbild zur Erläuterung der Bild-in-Bild-Funktion, Fig. 1 is a block diagram for explaining the picture-in-picture function,

Fig. 2 ein Blockschaltbild eines erfindungsgemäßen Systems, Fig. 2 is a block diagram of a system according to the invention,

Fig. 3 eine schematische Darstellung des Einschreib vorgangs bei einem Ausführungsbeispiel der Erfindung, Fig. 3 is a schematic representation of the write operation in an embodiment of the invention,

Fig. 4 eine schematische Darstellung des Einschreib vorgangs bei einem anderen Ausführungsbei spiel der Erfindung und Fig. 4 is a schematic representation of the enrollment process in another game Ausführungsbei the invention and

Fig. 5 ein Blockschaltbild zur Erläuterung des Auslesevorgangs der gemäß Fig. 3 eingeschrie benen Signale. Fig. 5 is a block diagram for explaining the reading process of the signals inscribed in Fig. 3 ben.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.The same parts are the same in the figures Provide reference numerals.

Das Blockschaltbild gemäß Fig. 1 stellt Teile eines mit einer Bild-in-Bild-Funktion versehenen Fernseh geräts dar. Im Normalbetrieb gelangen die wiederzu gebenden Farbfernsehsignale vom Schaltungspunkt 1 über einen elektronischen Umschalter 2 zur Bildröhre 3. Soll nun in das wiedergegebene Bild ein kleineres eingetastet werden, so wird mit Hilfe einer Steuer einheit 4 der Umschalter 2 innerhalb vorgegebener Zeilen für eine vorgegebene Zeitspanne in die obere Stellung gebracht. Die das einzutastende Bild dar stellenden Bildsignale werden bei 5 zugeführt und mit Hilfe des Analog/Digital-Wandlers 6 in digitale Signale umgewandelt, welche in einem Speicher 7 abge legt werden. Der Einschreibvorgang wird mit Hilfe der von dem einzutastenden Bildsignal abgetrennten Impulse H 2 und V 2 gesteuert, wozu diese Signale über die Eingänge 8 und 9 einer Adressenlogik 10 zuge führt werden, deren Ausgang über einen Umschalter 11 mit dem Speicher 7 verbunden ist. Der Speicher wird ferner von der Steuereinheit 4 je nach Erfordernis in einen Schreib- oder Lesemodus geschaltet. The block diagram of FIG. 1 illustrates parts of a picture-in-picture function television equipped device. In normal operation, the wiederzu imaging color television signals are sent from node 1 via an electronic switch 2 to the picture tube 3. If a smaller one is now to be keyed into the reproduced image, then the switch 2 is brought into the upper position for a predetermined period of time for a predetermined period of time using a control unit 4 . The image signals to be keyed in are supplied at 5 and converted with the aid of the analog / digital converter 6 into digital signals which are stored in a memory 7 . The write-in process is controlled with the aid of the pulses H 2 and V 2 separated from the image signal to be keyed in, for which purpose these signals are fed via the inputs 8 and 9 to an address logic 10 , the output of which is connected to the memory 7 via a changeover switch 11 . The memory is also switched by the control unit 4 into a write or read mode as required.

Bei 12 und 13 werden aus dem bei 1 zugeführten Bild signal gewonnene Synchronimpulse H 1 und V 1 einer wei teren Adressenlogik 14 zugeführt, welche den Spei cher 7 im Lesemodus steuert. Die somit ausgelesenen Signale werden über einen Digital/Analog-Wandler 15 dem zweiten Eingang des Umschalters 2 zugeführt und gelangen somit während der für das zweite, verklei nerte Bild vorgesehenen Zeit zur Bildröhre 3.At 12 and 13 , synchronous pulses H 1 and V 1 obtained from the image signal supplied at 1 are fed to a further address logic 14 which controls the memory 7 in the read mode. The signals thus read out are fed via a digital / analog converter 15 to the second input of the switch 2 and thus reach the picture tube 3 during the time provided for the second, reduced picture.

In Fig. 1a sind schematisch das Hauptbild und das verkleinerte, eingesetzte Bild dargestellt. Dabei weist das Hauptbild eine Zahl von 288 Zeilen mit Bildinhalt und das verkleinerte Bild 96 Zeilen auf. Entsprechend ist auch die Breite des eingesetzten Bildes auf ein Drittel verringert.The main image and the reduced, inserted image are shown schematically in FIG. 1a. The main image has a number of 288 lines with image content and the reduced image has 96 lines. Accordingly, the width of the image used is reduced to a third.

Das Blockschaltbild gemäß Fig. 2 zeigt ein erfin dungsgemäßes System, bei welchem aus dem in Fig. 1 dargestellten Bereich lediglich die Verarbeitung des zu verkleinernden Bildes dargestellt ist. Aus dem bei 21 zugeführten FBAS-Signal werden in einer an sich bekannten Schaltung 22, welche Impulsabtrenn und Impulsformerstufen enthält, die Synchronimpulse V 2 und H 2 sowie ein Burstaustastimpuls SC gewonnen. Der Burstaustastimpuls SC wird einem PAL-Decoder 23 zugeführt, an dessen Ausgängen das Leuchtdichtesig nal Y und die beiden Farbdifferenzsignale U (= R-Y) und V (= B-Y) anstehen. Aus den Impulsen H 2 wird in einem Abtasttaktgenerator 24 ein Abtast takt mit einer Frequenz von fT = 6 MHz gewonnen. Die Schaltung 24 enthält in an sich bekannter Weise einen Oszillator für den Abtasttakt, Frequenzteiler und eine Phasenvergleichsschaltung, wodurch der Abtasttakt phasenstarr mit dem horizontalfrequenten Impuls H 2 verkoppelt ist. The block diagram of FIG. 2 shows a system according OF INVENTION dung, in which from the state shown in FIG. 1, only the processing of the area is shown to be reduced image. The sync pulses V 2 and H 2 and a burst blanking pulse SC are obtained from the CVBS signal supplied at 21 in a circuit 22 known per se, which contains pulse separation and pulse shaping stages. The burst blanking pulse SC is fed to a PAL decoder 23 , at the outputs of which the luminance signal Y and the two color difference signals U (= RY) and V (= BY) are pending. From the pulses H 2 , a sampling clock with a frequency of fT = 6 MHz is obtained in a sampling clock generator 24 . The circuit 24 contains, in a manner known per se, an oscillator for the sampling clock, frequency divider and a phase comparison circuit, as a result of which the sampling clock is phase locked to the horizontal frequency pulse H 2 .

Das Leuchtdichtesignal Y sowie die Farbdifferenzsig nale U und V werden vom PAL-Decoder 23 einem Multi plexer 25 zugeführt, welcher über eine Steuerschal tung 26 derart gesteuert wird, daß er die in Fig. 2a angedeutete Folge von Signalen für jeweils eine Abtastperiode TA an den Analog/Digital-Wandler 20 weiterleitet.The luminance signal Y and the color difference signals U and V are fed from the PAL decoder 23 to a multiplexer 25 , which is controlled by a control circuit 26 in such a way that it controls the sequence of signals indicated in FIG. 2a for one sampling period TA each Analog / digital converter 20 forwards.

Bei dem dargestellten Ausführungsbeispiel wird im Analog/Digital-Wandler 20 eine Quantisierung und Digitalisierung auf der Basis von 6 Bit je Abtast wert vorgenommen. Diese bei dem Ausführungsbeispiel vorgesehene recht grobe Quantisierung reicht in den meisten Anwendungsfällen für ein verkleinertes Bild aus. Es ist jedoch auch im Rahmen der Erfindung mög lich, eine an sich übliche Quantisierung mit 8 Bit vorzunehmen, wobei dann allerdings der Bedarf an Speicherkapazität größer ist.In the illustrated embodiment, quantization and digitization is carried out on the basis of 6 bits per sample in the analog / digital converter 20 . This rather rough quantization provided in the exemplary embodiment is sufficient for a reduced image in most applications. However, it is also possible within the scope of the invention to carry out an 8-bit quantization which is customary per se, but then the need for storage capacity is greater.

Bei den Ausgangssignalen des Analog/Digital-Wandlers 20 werden zwar die Binärstellen eines Abtastwertes parallel übertragen, die jeweils zu einem Bildpunkt gehörenden Signale (Leuchtdichtesignal, Farbdiffe renzsignale) jedoch seriell, wie es in Fig. 2a darge stellt ist. In einem Prozessor, welcher im Zusammen hang mit den Fig. 2 und 4 noch näher erläutert wird, werden die seriell vorliegenden Leuchtdichte- und Farbdifferenzsignale in parallele Signale mit einer Bitbreite von 32 bzw. 24 umgewandelt. Dabei werden aufeinander folgende Abtastwerte des Leucht dichtesignals gemittelt, wodurch eine Informations reduktion stattfindet. In the output signals of the analog / digital converter 20 , the binary digits of a sample are transmitted in parallel, but the signals belonging to a pixel (luminance signal, color difference signals) are serial, as shown in FIG. 2a. In a processor, which is explained in more detail in connection with FIGS. 2 and 4, the serially present luminance and color difference signals are converted into parallel signals with a bit width of 32 and 24, respectively. Successive samples of the luminance signal are averaged, whereby an information reduction takes place.

Die 32 Bit breiten Signale werden in einen Speicher 28 eingeschrieben. Der Einschreibvorgang wird von einem Adressenprozessor 29, welchem die Signale V 2, H 2 und der Abtasttakt T 2 zugeführt werden, und einem Zähler 30 gesteuert.The 32 bit wide signals are written into a memory 28 . The writing process is controlled by an address processor 29 , to which the signals V 2 , H 2 and the sampling clock T 2 are fed, and a counter 30 .

Die im Speicher 28 enthaltene Bildinformation wird zur Darstellung des verkleinerten Bildes jeweils innerhalb eines Halbbildes in einer Zeit ausgelesen, welche einem Drittel der Halbbildperiode entspricht und während einer jeden Zeile einem Drittel der Zei lenperiode. Der dazu erforderliche Auslesetakt T 1 wird aus dem horizontalfrequenten Synchronimpuls H 1 mit Hilfe eines Taktgenerators 32 abgeleitet. Bei 33 wird der Impuls V 1 zugeführt, aus welchem in einer Schaltung 34 ein vertikalfrequenter Impuls V 3 abge leitet wird. Sowohl der Takt T 1, als auch der Syn chronimpuls V 1 und der vertikalfrequente Impuls V 3 werden einem Adressenprozessor 35 zugeführt, welcher über einen Zähler 36 den Auslesevorgang der Signale aus dem Speicher 28 steuert.The image information contained in the memory 28 is read out to represent the reduced image within a field at a time which corresponds to a third of the field period and during each line to a third of the line period. The readout clock T 1 required for this is derived from the horizontal frequency synchronizing pulse H 1 with the aid of a clock generator 32 . At 33 the pulse V 1 is supplied, from which a vertical frequency pulse V 3 is derived in a circuit 34 . Both the clock T 1 , as well as the syn chron pulse V 1 and the vertical frequency pulse V 3 are fed to an address processor 35 which controls the reading process of the signals from the memory 28 via a counter 36 .

Die ausgelesenen Signale gelangen mit einer Bitbrei te von 32 in einen Prozessor 37, welcher von einer Steuereinheit 38 gesteuert wird. Der Prozessor 37 gewinnt aus dem aus dem Speicher 28 ausgelesenen Datenstrom die digitalen Signale für das Leuchtdich tesignal und die Farbdifferenzsignale. Diese werden jeweils einem Digital/Analog-Wandler 39, 40, 41 zuge führt, aus deren Ausgangssignalen mit Hilfe einer Matrixschaltung 42 die Farbwertsignale R, G, B abge leitet werden. Von den Ausgängen 43, 44, 45 der Matrixschaltung 42 können die Farbwertsignale dann über den elektronischen Umschalter 2 (Fig. 1) der Bildröhre 3 zugeführt werden. The read signals arrive with a bit width of 32 in a processor 37 , which is controlled by a control unit 38 . The processor 37 extracts the digital signals for the luminous density signal and the color difference signals from the data stream read from the memory 28 . These are each supplied to a digital / analog converter 39 , 40 , 41 , from whose output signals the color value signals R, G , B are derived using a matrix circuit 42 . From the outputs 43 , 44 , 45 of the matrix circuit 42 , the color value signals can then be fed to the picture tube 3 via the electronic switch 2 ( FIG. 1).

Fig. 3 zeigt ein Blockschaltbild eines ersten Ausfüh rungsbeispiels eines Prozessors 27 (Fig. 2). Bei 51 werden die digitalen Signale gemäß der in Fig. 2a dargestellten Sequenz jeweils mit 6 Bit parallel zugeführt. In sieben Registern 52, 53, 54, 55, 56, 57, 58, welche mit T 2 getaktet werden, werden die Signale um jeweils eine Abtastperiode verzögert, so daß an den Ausgängen der Register 52 bis 58 sowie am Eingang 51 acht aufeinander folgende Werte gleichzei tig vorliegen. Die in Fig. 3 an den Ausgängen der Register dargestellten Signale befinden sich dort zu einem Zeitpunkt, zu dem jeweils die in Fig. 2a darge stellte Sequenz in die Register 52 bis 58 einge schrieben ist. Fig. 3 shows a block diagram of a first exemplary embodiment of a processor 27 ( FIG. 2). At 51 , the digital signals are each supplied in parallel with 6 bits in accordance with the sequence shown in FIG. 2a. In seven registers 52 , 53 , 54 , 55 , 56 , 57 , 58 , which are clocked with T 2 , the signals are delayed by one sampling period, so that at the outputs of registers 52 to 58 and at input 51 eight consecutive Values are available at the same time. The signals shown in FIG. 3 at the outputs of the registers are there at a point in time at which the sequence shown in FIG. 2a is written into the registers 52 to 58 .

Jeweils zwei aufeinander folgende Abtastwerte des Leuchtdichtesignals werden in den Addierern 59, 60 addiert und anschließend mit Hilfe der Schaltungen 61 und 62 durch zwei geteilt, so daß an den Ausgän gen der Schaltungen 61 und 62 jeweils der Mittelwert YM zweier aufeinander folgender Abtastwerte des Leuchtdichtesignals Y ansteht. Der Mittelwert YM sowie die Abtastwerte der Farbdifferenzsignale U und V werden über weitere Register 63, 64, 65, 66, 67, 68 an den Speicher 28 weitergeleitet. Dabei werden die Register 63 bis 68 mit einem Taktsignal T 3 ange steuert, dessen Frequenz einem Achtel der Frequenz des Taktsignals T 2 entspricht, so daß jeweils acht Abtastwerte in die Register 52 bis 58 eingelesen und nach entsprechender Mittelwertbildung mit Hilfe der Register 63 bis 68 in den Speicher 28 eingeschrieben werden. Dabei werden von den Farbdifferenzsignalen jeweils lediglich 5 Bit weitergeleitet, so daß die gesamte Bitbreite der in den Speicher einzuschreiben den Signale 32 beträgt.Two successive samples of the luminance signal are added in the adders 59 , 60 and then divided by two with the aid of the circuits 61 and 62 , so that the mean value YM of two successive samples of the luminance signal Y is in each case at the outputs of the circuits 61 and 62 pending. The mean value YM and the sampling values of the color difference signals U and V are forwarded to the memory 28 via further registers 63 , 64 , 65 , 66 , 67 , 68 . The registers 63 to 68 are controlled with a clock signal T 3 , the frequency of which corresponds to an eighth of the frequency of the clock signal T 2 , so that eight samples each are read into the registers 52 to 58 and after corresponding averaging with the aid of the registers 63 to 68 can be written into the memory 28 . In this case, only 5 bits of the color difference signals are passed on, so that the total bit width of the signals to be written into the memory is 32.

Der Speicher kann deshalb in vorteilhafter Weise mit Hilfe von handelsüblichen Speicherbauelementen (RAMs) durch Parallelschalten von vier jeweils eine Breite von 8 Bit aufweisenden Speichern realisiert werden. Bei der Abtastung des FBAS-Signals (Fig. 2) entstehen 312 Abtastwerte pro aktiver Zeile, oder mit einem Takt, welcher einem Achtel des Abtasttakts bei der Analog/Digital-Wandlung entspricht 39 32-Bitworte je Zeile. Daraus resultiert eine Datenmenge von 1248 Bit pro Zeile. Zur Verkleinerung des Bildes um den Faktor 3 werden von jeweils jedem zweiten Halbbild nur 288:3=96 Zeilen entnommen. Es ergibt sich daher ein gesamter Speicherbedarf von 120 kBit.The memory can therefore be realized in an advantageous manner with the aid of commercially available memory components (RAMs) by connecting four memories each with a width of 8 bits in parallel. When the CVBS signal ( FIG. 2) is sampled, 312 samples are generated per active line, or with a clock cycle which corresponds to one eighth of the scan clock during analog / digital conversion, 39 32-bit words per line. This results in a data volume of 1248 bits per line. To reduce the image by a factor of 3, only 288: 3 = 96 lines are taken from every other field. This results in a total memory requirement of 120 kbit.

Fig. 3 zeigt eine andere Variante des Prozessors 27 (Fig. 2). Mit Hilfe der Register 52 bis 58 werden von den bei 51 zugeführten 6 Bit breiten Signalen wiederum acht Abtastwerte gleichzeitig zur Verfügung gestellt. Im Gegensatz zu der in Fig. 3 gezeigten Anordnung wird jedoch bei der Anordnung nach Fig. 4 auch jeweils ein Mittelwert zwischen zwei aufeinan der folgenden Farbdifferenzen U bzw. V gebildet. Dieses erfolgt mit Hilfe der Schaltungen 71, 72, 73, 74. Die Mittelwertbildung der Abtastwerte des Leucht dichtesignals Y erfolgt wie bei der Anordnung nach Fig. 3. Über Register 75, 76, 77, 78 werden dann jeweils mit einer Breite von 6 Bit die Mittelwerte in den Speicher 79 eingeschrieben, welcher gegenüber dem Speicher 28 eine geringere Kapazität aufweist. Durch die zusätzliche Mittelung der Farbdifferenz signale ist lediglich die Speicherung von 24-Bit-Wör tern gegenüber 32-Bit-Wörtern bei der Anordnung nach Fig. 3 erforderlich. FIG. 3 shows another variant of the processor 27 ( FIG. 2). With the help of registers 52 to 58 , eight samples are again made available simultaneously from the 6-bit wide signals supplied at 51 . In contrast to the arrangement shown in FIG. 3, however, in the arrangement according to FIG. 4 an average value is also formed between two successive color differences U and V , respectively. This is done with the aid of circuits 71 , 72 , 73 , 74 . The averaging of the sampled values of the luminance signal Y is carried out as in the arrangement according to FIG. 3. The mean values are then written into the memory 79 with a width of 6 bits each via registers 75 , 76 , 77 , 78 , which is one compared to the memory 28 has lower capacity. Due to the additional averaging of the color difference signals, only the storage of 24-bit words compared to 32-bit words is required in the arrangement according to FIG. 3.

Fig. 5 zeigt Teile der Anordnung nach Fig. 2, die zur Erzeugung von Bildsignalen, welche das verklei nerte Bild darstellen, dienen. Dabei wird vorausge setzt, daß die Signale entsprechend Fig. 3 in den Speicher eingeschrieben wurden. In einem Generator 81 werden aus dem vertikalfrequenten Synchronimpuls V 1 des Hauptbildes und aus dem horizontalfrequenten Impuls H 1 des Hauptbildes Impulse V 3 und H 3 abgelei tet, welche die Lage und die Größe des verkleinerten Bildes innerhalb des Hauptbildes festlegen. Ferner wird aus dem Impuls H 1 mit Hilfe eines Taktgenera tors, welcher als PLL-Schaltung aufgebaut ist ein Takt T 1 abgeleitet, dessen Frequenz 3/8 der Frequenz des Abtasttakts entspricht. Fig. 5 shows parts of the arrangement of FIG. 2, which are used to generate image signals which represent the reduced image. It is assumed that the signals according to Fig. 3 have been written into the memory. In a generator 81 , pulses V 3 and H 3 are derived from the vertical frequency synchronizing pulse V 1 of the main picture and from the horizontal frequency pulse H 1 of the main picture, which determine the position and size of the reduced picture within the main picture. Furthermore, a clock T 1 is derived from the pulse H 1 with the aid of a clock generator, which is constructed as a PLL circuit, the frequency of which corresponds to 3/8 the frequency of the sampling clock.

Von dem Taktsignal T 1 werden nur diejenigen Impulse von einer UND-Schaltung 83 weitergeleitet, welche während des Impulses H 3, also während der Breite des verkleinerten Bildes, auftreten. Mit diesen Impulsen wird ein Adressenzähler 84 getaktet, welcher mit dem Impuls V 3 jeweils zu Beginn des verkleinerten Bil des, also am oberen Rand, auf Null gesetzt wird. Die im Adressenzähler erzeugten Adressen werden dem Speicher 28 zugeführt. Außerdem werden die von der UND-Schaltung 83 weitergeleiteten Taktimpulse bei 85 invertiert und einem Eingang (out put enable) des Speichers 28 zugeführt. Damit wird je Taktperiode ein 32 Bit breites Wort aus dem Speicher 28 ausgele sen. Die Taktimpulse werden ferner über eine Fre quenz-Verdopplungsschaltung 86 zu einer Register steuerschaltung 87 zur Erzeugung von Taktimpulsen für die Register 88 bis 96 geleitet. From the clock signal T 1 , only those pulses are forwarded by an AND circuit 83 which occur during the pulse H 3 , that is to say during the width of the reduced image. With these pulses, an address counter 84 is clocked, which is set to zero with the pulse V 3 at the beginning of the reduced image, that is, at the upper edge. The addresses generated in the address counter are fed to the memory 28 . In addition, the clock pulses forwarded by the AND circuit 83 are inverted at 85 and fed to an input (out put enable) of the memory 28 . A 32 bit wide word is thus read out of the memory 28 per clock period. The clock pulses are also passed through a frequency doubling circuit 86 to a register control circuit 87 for generating clock pulses for the registers 88 to 96 .

Durch die mit den Registern bewirkte Verzögerung wird erreicht, daß während einer ersten Hälfte der Periode des Takts T 1 jeweils ein Abtastwert der Sig nale V, YM und U zu den Digital/Analog-Wandlern 97, 98, 99 geleitet wird. Während der anderen Hälfte der Taktperiode werden die übrigen drei Abtastwerte zu den Digital/Analog-Wandlern 97, 98 und 99 geleitet. Die Ausgangssignale der Digital/Analog-Wandler 97, 98, 99 werden dann einer Matrixschaltung 42 zuge führt und stehen an den Ausgängen 43, 44, 45 zur Weiterleitung über den Umschalter 2 (Fig. 1) zur Bildröhre 3 zur Verfügung.The delay caused by the registers ensures that a sample of the signals V, YM and U is passed to the digital / analog converters 97 , 98 , 99 during a first half of the period of the clock T 1 . During the other half of the clock period, the remaining three samples are passed to digital to analog converters 97 , 98 and 99 . The output signals of the digital / analog converter 97 , 98 , 99 are then fed to a matrix circuit 42 and are available at the outputs 43 , 44 , 45 for forwarding via the changeover switch 2 ( FIG. 1) to the picture tube 3 .

Wird das Einschreiben des digitalen Leuchtdichte signals und der digitalen Farbdifferenzsignale bzw. deren Mittelwerte unterbrochen, während der Auslese vorgang fortgesetzt wird, werden die im Speicher befindlichen Signale wiederholt ausgelesen. Es ergibt sich somit eine Standbildwiedergabe des verkleinerten Bildes.Will be enrolling the digital luminance signals and the digital color difference signals or their mean values interrupted during the selection operation continues, the will be in memory signals read out repeatedly. It there is thus a still image reproduction of the reduced image.

Claims

1. System for displaying a television picture with a reduced size, characterized in that
that a digital luminance signal and digital color difference signals are derived from a color television signal, the digital luminance signal being based on a higher sampling rate than the digital color difference signals,
that the digital luminance signal and the digita len color difference signals are written in parallel in a memory and
that the digital luminance signal and the digita len color difference signals are read out at a higher frequency from the memory and converted into analog signals.

2. System according to claim 1, characterized records that the digital luminance signal based on twice the sampling rate as the digital color difference signals.

3. System according to claim 1 or 2, characterized characterized in that the color television signal is a color TV decoder is fed from its output one luminance signal and two color difference signals a circuit arrangement for the parallel series wall tion and that at the exit of the Circuit arrangement for parallel-series conversion Analog / digital converter is connected.

4. System according to claim 3, characterized records that the serial digital signals too Data packets, each preferably a lot times of 8 bits can be summarized.

5. System according to claim 3 that the store digital luminance signal and digi tal color difference signals for one or several pixels are made at the same time.

6. System according to claim 1 or 3, characterized characterized in that from two consecutive samples of the digital luminance vinegar n is formed as an average.

7. System according to claim 6, characterized shows that each pixel of the reduced Bil the one from the digital luminance signal formed mean and from the digital color dif reference signals is formed.

8. System according to claim 3, characterized records that further two each on each other following samples of the digital color difference signal averages are formed.

9. System according to claim 8, characterized shows that each pixel of the reduced Bil of from an average of digital luminance signals and the mean values of the digital color type signals is formed.

10. System according to claim 6, characterized records that in each case an average of the digital Luminance signals with 6 bits and one sample each value of the digital color difference signals with 5 bits get saved.

11. System according to claim 8, characterized records that in each case an average of the digital Luminance signals and the digital color difference signals are stored with 6 bits.

12. System according to claim 1 or 3, characterized characterized in that each frame signals from vorege lines of a field can be saved.

13. System according to claim 1, characterized records that for still image playback in the Size reduced image the stored signals can be read out repeatedly without signals being switched on will read.