DE3542570A1 - Gate turnoff thyristor having an integrated antiparallel diode - Google Patents
Gate turnoff thyristor having an integrated antiparallel diodeInfo
- Publication number
- DE3542570A1 DE3542570A1 DE19853542570 DE3542570A DE3542570A1 DE 3542570 A1 DE3542570 A1 DE 3542570A1 DE 19853542570 DE19853542570 DE 19853542570 DE 3542570 A DE3542570 A DE 3542570A DE 3542570 A1 DE3542570 A1 DE 3542570A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- diode
- gto
- doped
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000000926 separation method Methods 0.000 claims abstract description 5
- 238000002161 passivation Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
- H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Abstract
Description
Die Erfindung bezieht sich auf einen Gate-Turnoff-Thyristor,
kurz GTO-Thyristor genannt, mit einem Halbleiterkörper mit
den Merkmalen:
a) der Halbleiterkörper weist ein GTO-Gebiet mit zwei
äußeren Emitterbereichen und zwei inneren Basisbereichen
abwechselnd entgegengesetzten Leitungstyps
auf;
b) einer der beiden Basisbereiche ist schwach dotiert;
c) der andere Basisbereich ist mit einer Gateelektrode
versehen;
d) der eine Emitterbereich ist mit einer Anodenelektrode
und der andere Emitterbereich mit einer Kathodenelektrode
versehen.The invention relates to a gate turnoff thyristor, abbreviated GTO thyristor, with a semiconductor body with the features:
a) the semiconductor body has a GTO region with two outer emitter regions and two inner base regions of alternately opposite conductivity types;
b) one of the two base areas is weakly doped;
c) the other base region is provided with a gate electrode;
d) one emitter region is provided with an anode electrode and the other emitter region is provided with a cathode electrode.
Ein solcher GTO-Thyristor ist z. B. in den Siemens-Forschungs- und Entwicklungsberichten, Band 14, 1985, Nr. 2, auf den Seiten 39 und folgende beschrieben. GTO-Thyristoren können durch einen Impuls abgeschaltet werden. Das Abschalten wird dadurch bewirkt, daß ein der Polarität des Steuerstromes entgegengesetzter Strom aus dem Halbleiter abgezogen wird. Dieser Strom ist wesentlich höher als der zum Einschalten erforderliche Strom.Such a GTO thyristor is e.g. B. in the Siemens research and Development Reports, Vol. 14, 1985, No. 2, on the Pages 39 and following described. GTO thyristors can be switched off by a pulse. The shutdown will thereby causing one of the polarity of the control current opposite current is withdrawn from the semiconductor. This current is much higher than that for switching on required electricity.
GTO-Thyristoren werden beispielsweise in Wechselrichtern für Antriebe bei der Motorregelung eingesetzt. Dazu wird ein Gleichstrom in einen Wechselstrom umgeformt.GTO thyristors are used, for example, in inverters used for drives in motor control. This will converted a direct current into an alternating current.
Bei einem Großteil der Anwendungen wird dem GTO-Thyristor extern eine Freilaufdiode antiparallel geschaltet, über die der Laststrom bei abgeschaltetem GTO-Thyristor kurzzeitig weiterfließen kann. Bei diesen Dioden handelt es sich um Leistungsdioden.In a majority of the applications, the GTO thyristor externally a free-wheeling diode connected in anti-parallel, via the the load current for a short time when the GTO thyristor is switched off can continue to flow. These diodes are Power diodes.
Der Nachteil einer solchen Zusammenschaltung von diskreten Bauelementen liegt im zusätzlichen Aufwand bei der Montage und bei der Kühlung der beiden Bauteile. Außerdem sind externe Zuleitungen, die störend wirken können, nötig und der Aufbau einer Schaltung mit GTO-Thyristor und Freilaufdiode beansprucht relativ viel Platz.The disadvantage of such an interconnection of discrete Components require additional effort during assembly and when cooling the two components. Also are external supply lines that can be disruptive are necessary and the construction of a circuit with GTO thyristor and freewheeling diode takes up a lot of space.
Aufgabe der Erfindung ist eine Integration der antiparallelen Diode und des GTO-Thyristors.The object of the invention is to integrate the anti-parallel Diode and the GTO thyristor.
Diese Aufgabe wird gemäß der Erfindung durch die Merkmale
gelöst:
e) das Diodengebiet des Halbleiterkörpers weist nur
zwei Bereiche entgegengesetzten Leitungstyps auf, die
eine Diode bilden;
f) die Diode hat eine schwach dotierte Mittelregion, die
zusammen mit der höher dotierten Schicht gleichen
Leitungstyps einen Bereich der Diode bildet;
g) die Diode ist antiparallel zum GTO-Gebiet angeordnet;
h) der schwach dotierte Basisbereich im GTO-Gebiet bildet
zusammen mit der schwach dotierten Mittelschicht im
Diodengebiet eine schwach dotierte Schicht im Halbleiterkörper;
i) der mit der Gateelektrode versehene innere Basisbereich
im GTO-Gebiet ist von dem Bereich gleichen Leitungstyps
im Diodengebiet mindestens teilweise getrennt;
j) die Trennung verläuft entlang der gesamten Grenze
zwischen GTO-Gebiet und Diodengebiet;
k) die beiden Bereiche im Diodengebiet sind mit Elektroden
versehen;
l) die Elektrode des p-dotierten Bereichs im Diodengebiet
ist mit der Kathodenelektrode des GTO-Gebietes verbunden;
m) die Elektrode des n-dotierten Bereiches im Diodengebiet
ist mit der Anodenelektrode des GTO-Gebietes verbunden.This object is achieved according to the invention by the features:
e) the diode region of the semiconductor body has only two regions of opposite conductivity type, which form a diode;
f) the diode has a weakly doped central region which, together with the more highly doped layer of the same conductivity type, forms a region of the diode;
g) the diode is arranged antiparallel to the GTO region;
h) the weakly doped base region in the GTO region forms, together with the weakly doped middle layer in the diode region, a weakly doped layer in the semiconductor body;
i) the inner base region provided with the gate electrode in the GTO region is at least partially separated from the region of the same conductivity type in the diode region;
j) the separation runs along the entire boundary between the GTO region and the diode region;
k) the two areas in the diode area are provided with electrodes;
l) the electrode of the p-doped region in the diode region is connected to the cathode electrode of the GTO region;
m) the electrode of the n-doped region in the diode region is connected to the anode electrode of the GTO region.
Die Erfindung wird anhand zweier Ausführungsbeispiele im Zusammenhang mit den Fig. 1 bis 4 näher erläutert.The invention is explained in more detail using two exemplary embodiments in connection with FIGS. 1 to 4.
Fig. 1 und Fig. 3 zeigen Querschnitte durch zwei verschiedene Ausführungsbeispiele eines GTO-Thyristors mit integrierter antiparalleler Diode. Fig. 1 and Fig. 3 show cross sections through two different embodiments of a GTO thyristor with an integrated anti-parallel diode.
Fig. 2 und Fig. 4 zeigen die entsprechenden Aufsichten auf den Halbleiterkörper. Auf die detaillierte Darstellung der Emitterinseln und der Gateelektrodenausführung des GTO in den Fig. 1 bis 4 ist aus Gründen der besseren Übersichtlichkeit verzichtet worden. Entscheidend in den Fig. 1 bis 4 ist die Art und Weise der Integration des GTO-Thyristors und der Diode in den Halbleiterkörper. FIGS. 2 and 4 show the corresponding top views of the semiconductor body. The detailed representation of the emitter islands and the gate electrode design of the GTO in FIGS . 1 to 4 has been omitted for reasons of better clarity. The way in which the GTO thyristor and the diode are integrated into the semiconductor body is decisive in FIGS. 1 to 4.
Die Herstellung des in Fig. 1 und Fig. 2 dargestellten Halbleiterkörpers erfolgt in Mesatechnik und Planartechnik. Der quaderförmige Halbleiterkörper nach Fig. 1 und Fig. 2 weist ein zylinderförmiges inneres GTO-Gebiet A auf, das von einem äußeren Diodengebiet B umgeben ist. An die Oberseite des schwach n-dotierten Halbleitersubstrates, das den schwach n-dotierten Basisbereich 3 im GTO-Gebiet A und die schwach n-dotierte Mittelregion 16 im Diodengebiet B bildet, grenzt eine p-dotierte Schicht. Diese p-dotierte Schicht ist durch einen Trenngraben 12 zwischen GTO-Gebiet A und Diodengebiet B getrennt. Die durch den Trenngraben 12 getrennte p-dotierte Schicht bildet im GTO-Gebiet A den inneren Basisbereich 2 und im Diodengebiet B einen Bereich 8 gleicher Dotierung. Der Trenngraben 12 reicht z. B. bis zum mittleren pn-Übergang und ist vorzugsweise 50 µm bis 500 µm breit. Der Trenngraben 12 wird vorteilhaft mit einer Passivierungsschicht versehen, die den Trenngraben 12 elektrisch und mechanisch schützt. An die innere p-dotierte Basiszone 2 grenzt ein n-dotierter äußerer Emitterbereich 1 derart, daß ein Teil der Oberfläche der inneren p-dotierten Basiszone 2 frei bleibt. Die äußere Emitterzone 1 ist mit einer Kathodenelektrode 7 versehen, die mit der an den p-dotierten Bereich 8 im Diodengebiet B angebrachten Elektrode 9 verbunden ist. An der inneren p-dotierten Basiszone 2 ist eine Gateelektrode 4 angebracht. An die untere Seite des schwach n-dotierten Halbleitersubstrates ist im GTO- Gebiet A ein p-dotierter äußerer Emitterbereich 5 diffundiert, der mit einer Anodenelektrode 6 in Kontakt steht. Im Diodengebiet B ist an die untere Seite des Halbleitersubstrates eine n-dotierte Schicht 11 diffundiert, die mit einer Elektrode 10 versehen ist. Diese beiden Elektroden 10, 6 sind durch einen Kontakt 13 der sich über die gesamte Fläche des Halbleiterkörpers erstreckt, realisiert.The manufacture of the semiconductor body shown in Fig. 1 and Fig. 2 takes place in mesa technology and planar. The block-shaped semiconductor body according to Fig. 1 and Fig. 2 has a cylindrical inner GTO region A which is surrounded by an outer diode region B. A p-doped layer borders on the upper side of the weakly n-doped semiconductor substrate, which forms the weakly n-doped base region 3 in the GTO region A and the weakly n-doped central region 16 in the diode region B. This p-doped layer is separated by a separating trench 12 between GTO region A and diode region B. The p-doped layer separated by the trench 12 forms the inner base region 2 in the GTO region A and a region 8 of the same doping in the diode region B. The dividing trench 12 extends z. B. up to the middle pn junction and is preferably 50 microns to 500 microns wide. The separation trench 12 is advantageously provided with a passivation layer, which electrically and mechanically protects the separation trench 12 . An n-doped outer emitter region 1 borders on the inner p-doped base zone 2 such that part of the surface of the inner p-doped base zone 2 remains free. The outer emitter zone 1 is provided with a cathode electrode 7 , which is connected to the electrode 9 attached to the p-doped region 8 in the diode region B. A gate electrode 4 is attached to the inner p-doped base zone 2 . A p-doped outer emitter region 5 , which is in contact with an anode electrode 6, is diffused onto the lower side of the weakly n-doped semiconductor substrate in GTO region A. In the diode region B , an n-doped layer 11 , which is provided with an electrode 10 , has diffused onto the lower side of the semiconductor substrate. These two electrodes 10, 6 are realized by a contact 13 which extends over the entire surface of the semiconductor body.
Beim Abschaltvorgang liegt zwischen Gateelektrode 4 und Kathodenelektrode 7 eine Spannung U. Diese Spannung U liegt aufgrund der Antiparallelschaltung von Diode und GTO- Thyristor auch zwischen Gateelektrode 4 und Diodenelektrode 9. Das negative Potential der Gateelektrode 4 soll dazu dienen, im Inneren des GTO-Gebietes A ein elektrisches Feld derart zu erzeugen, daß die Ladungsträger aus dem GTO-Gebiet A abgezogen werden. Der Trenngraben 12 zwischen GTO-Gebiet A und Diodengebiet B verhindert, daß infolge der Spannungsdifferenz zwischen Diodenelektrode 9 und Gateelektrode 4 und des damit verbundenen elektrischen lateralen Feldes ein Querstrom aus dem p-dotierten Bereich 8 zur Gateelektrode 4 fließt. Solch ein Querstrom würde das Einsammeln der Ladungsträger des GTO-Gebietes A durch die Gateelektrode 4 beeinträchtigen und das Abschalten des GTO-Thyristors verhindern. Je tiefer der Trenngraben 12 reicht, desto geringer ist der Querstrom und desto besser ist die Abschaltverstärkung. Die Trennung des inneren Basisbereiches 2 vom Diodenbereich 8 erfolgt durch einen Trenngraben 12, der entlang der gesamten Aneinandergrenzung von GTO-Gebiet A und Diodengebiet B verläuft.During the switch-off process, a voltage U is present between the gate electrode 4 and the cathode electrode 7 . Due to the anti-parallel connection of the diode and GTO thyristor, this voltage U is also between the gate electrode 4 and the diode electrode 9 . The negative potential of the gate electrode 4 is intended to generate an electric field in the interior of the GTO region A such that the charge carriers are withdrawn from the GTO region A. The separating trench 12 between the GTO region A and the diode region B prevents a cross current from the p-doped region 8 from flowing to the gate electrode 4 as a result of the voltage difference between the diode electrode 9 and the gate electrode 4 and the associated lateral field. Such a cross current would impair the collection of the charge carriers of the GTO region A by the gate electrode 4 and would prevent the GTO thyristor from being switched off. The deeper the separating trench 12 extends, the lower the cross current and the better the shutdown gain. The inner base region 2 is separated from the diode region 8 by a separating trench 12 which runs along the entire adjoining GTO region A and diode region B.
Der Trenngraben 12 zwischen GTO-Gebiet A und Diodengebiet B verhindert, wie bei nicht abschaltbaren Thyristoren mit integrierter antiparalleler Diode bereits bekannt, daß der GTO-Thyristor beim Umkommutieren umgewollt leitend wird. Liegt am GTO-Thyristor eine Spannung derart an, daß das Kathodenpotential höher als das Anodenpotential ist, so befindet sich die Diode im leitenden Zustand.The separating trench 12 between the GTO region A and the diode region B prevents, as is already known in the case of thyristors with an integrated antiparallel diode which cannot be switched off, that the GTO thyristor becomes deliberately conductive when commutated. If a voltage is present at the GTO thyristor in such a way that the cathode potential is higher than the anode potential, the diode is in the conductive state.
Ein Umpolen der Spannung führt jetzt dazu, daß der GTO- Thyristor vorwärts und die Diode in Sperrichtung vorgespannt ist. Dann können die in der Diode noch vorhandenen Ladungsträger zum GTO-Thyristor fließen und dazu führen, daß der GTO-Thyristor ohne Zündimpuls leitend wird.Reversing the polarity of the voltage now leads to the GTO Thyristor forward and the diode reverse biased is. Then those still present in the diode can Charge carriers flow to the GTO thyristor and cause that the GTO thyristor becomes conductive without an ignition pulse.
Der Halbleiterkörper nach Fig. 3 weist ein inneres Diodengebiet B auf, daß von einem äußeren GTO-Gebiet A umgeben ist. Das Ausführungsbeispiel ist in Planartechnik hergestellt.The semiconductor body according to FIG. 3 has an inner diode region B , which is surrounded by an outer GTO region A. The embodiment is made in planar technology.
Im Ausführungsbeispiel von Fig. 3 wird von einem schwach n-dotierten Halbleitersubstrat ausgegangen, das Quaderform aufweist. Auf der oberen Seite ist im Diodengebiet B ein p-dotierter Bereich 8 und im GTO-Gebiet A ein p-dotierter Basisbereich 2 derart angeordnet, daß diese nicht aneinandergrenzen. Das schwach n-dotierte Halbleitersubstrat, das die schwach n-dotierte Zone 17 bildet, grenzt zwischen p-dotierten Bereich 8 im Diodengebiet B und p-dotierten Basisbereich 2 im GTO-Gebiet A an die Oberfläche des Halbleiterkörpers. Der Abstand des p-dotierten Basisbereichs 2 vom p-dotierten Bereich 8 im Diodengebiet B beträgt mehrere Diffusionslängen. Innerhalb des Basisbereiches 2 ist ein kleinerer Emitterbereich 1 angeordnet, der mit einer Kathodenelektrode 7 versehen ist. Der Basisbereich 2 ist am Rand des Halbleiterkörpers mit einer Gateelektrode 4 verbunden. Der p-dotierte Bereich 8 im Diodengebiet B ist mit einer Elektrode 9 in Kontakt. Durch Anordnung der Gateelektrode 4 am Rand auf der oberen Seite des Halbleiterkörpers ist es möglich, die beiden inneren Elektroden 9, 7 leicht miteinander zu verbinden. Die Ausführung des Halbleiterkörpers in Planartechnik erlaubt eine einfache Druckkontaktierung der Elektroden 7 und 9, da die Elektrodenflächen auf gleicher Ebene liegen. An die gesamte untere Seite der schwach n-dotierten Zone 17 grenzt eine n-dotierte Zone 15. Im GTO-Gebiet A ist zusätzlich ein p-dotierter Emitterbereich 5 in die n-dotierte Zone 15 diffundiert. Auf der planen Unterfläche dieses Halbleiterkörpers ist ein Kontakt 13 angeordnet.In the exemplary embodiment in FIG. 3, a weakly n-doped semiconductor substrate is assumed which has a cuboid shape. A p-doped region 8 is arranged on the upper side in the diode region B and a p-doped base region 2 is arranged in the GTO region A such that they do not adjoin one another. The weakly n-doped semiconductor substrate which forms the weakly n-doped zone 17 borders between the p-doped region 8 in the diode region B and the p-doped base region 2 in the GTO region A at the surface of the semiconductor body. The distance of the p-doped base region 2 from the p-doped region 8 in the diode region B is several diffusion lengths. A smaller emitter region 1 , which is provided with a cathode electrode 7 , is arranged within the base region 2 . The base region 2 is connected to a gate electrode 4 at the edge of the semiconductor body. The p-doped region 8 in the diode region B is in contact with an electrode 9 . By arranging the gate electrode 4 on the edge on the upper side of the semiconductor body, it is possible to easily connect the two inner electrodes 9, 7 to one another. The design of the semiconductor body in planar technology allows simple pressure contacting of the electrodes 7 and 9 , since the electrode surfaces are on the same plane. An n-doped zone 15 borders on the entire lower side of the weakly n-doped zone 17 . In the GTO region A , a p-doped emitter region 5 is additionally diffused into the n-doped zone 15 . A contact 13 is arranged on the flat lower surface of this semiconductor body.
Zwischen Gateelektrode 4 und Diodenelektrode 9 bestehen zwei pn-Übergänge. Liegt zwischen Gateelektrode 4 und Diodenelektrode 9 eine Spannungsdifferenz, so fällt diese Spannungsdifferenz voll an dem in Sperrichtung beanspruchten pn- Übergang zwischen 2 und 17 ab. Dies hat einen sehr geringen Sperrstrom zur Folge, der bei genügend großem Abstand zwischen innerem Basisbereich 2 im GTO-Gebiet A und p-dotierten Bereich 8 im Diodengebiet B keinen Einfluß mehr hat. Das Abschaltverhalten des GTO wird nicht beeinträchtigt.There are two pn junctions between the gate electrode 4 and the diode electrode 9 . If there is a voltage difference between the gate electrode 4 and the diode electrode 9 , then this voltage difference drops completely at the pn junction between 2 and 17 which is claimed in the reverse direction. This results in a very low reverse current, which, when the distance between the inner base region 2 in the GTO region A and the p-doped region 8 in the diode region B is sufficiently large, has no influence. The shutdown behavior of the GTO is not affected.
Claims (11)
a) der Halbleiterkörper weist ein GTO-Gebiet (A) mit zwei äußeren Emitterbereichen (1, 5) und zwei inneren Basisbereichen (2, 3) abwechselnd entgegengesetzten Leitungstyps auf;
b) einer der beiden Basisbereiche (3) ist schwach dotiert;
c) der andere Basisbereich (2) ist mit einer Gateelektrode (4) versehen;
d) der eine Emitterbereich (5) ist mit einer Anodenelektrode (6) und der andere Emitterbereich (1) mit einer Kathodenelektrode (7) versehen; gekennzeichnet durch die Merkmale:
e) daß Diodengebiet (B) des Halbleiterkörpers weist nur zwei Bereiche entgegengesetzten Leitungstyps auf, die eine Diode bilden;
f) die Diode hat eine schwach dotierte Mittelregion (16), die zusammen mit der höher dotierten Schicht (11) gleichen Leitungstyps einen Bereich der Diode bildet;
g) die Diode ist antiparallel zum GTO-Gebiet (A) angeordnet;
h) der schwach dotierte Basisbereich (3) im GTO-Gebiet (A) bildet zusammen mit der schwach dotierten Mittelregion (16) im Diodengebiet (B) eine schwach dotierte Schicht (14) im Halbleiterkörper;
i) der mit der Gateelektrode (4) versehene innere Basisbereich (2) im GTO-Gebiet (A) ist von dem Bereich (8) gleichen Leitungstyps im Diodengebiet (B) mindestens teilweise getrennt;
j) die Trennung verläuft entlang der gesamten Grenze zwischen GTO-Gebiet (A) und Diodengebiet (B);
k) die beiden Bereiche im Diodengebiet (B) sind mit Elektroden (9, 10) versehen;
l) die Elektrode (9) des p-dotierten Bereichs (8) im Diodengebiet (B) ist mit der Kathodenelektrode (7) des GTO-Gebietes (A) verbunden;
m) die Elektrode (10) des n-dotierten Bereichs im Diodengebiet (B) ist mit der Anodenelektrode (6) des GTO- Gebietes (A) verbunden.1. GTO thyristor with a semiconductor body with the features:
a) the semiconductor body has a GTO region ( A ) with two outer emitter regions ( 1, 5 ) and two inner base regions ( 2, 3 ) of alternately opposite conductivity types;
b) one of the two base regions ( 3 ) is weakly doped;
c) the other base region ( 2 ) is provided with a gate electrode ( 4 );
d) one emitter region ( 5 ) is provided with an anode electrode ( 6 ) and the other emitter region ( 1 ) is provided with a cathode electrode ( 7 ); characterized by the features:
e) that the diode region ( B ) of the semiconductor body has only two regions of opposite conductivity type, which form a diode;
f) the diode has a weakly doped central region ( 16 ) which, together with the more highly doped layer ( 11 ) of the same conductivity type, forms a region of the diode;
g) the diode is arranged antiparallel to the GTO region ( A );
h) the weakly doped base region ( 3 ) in the GTO region ( A ) forms, together with the weakly doped central region ( 16 ) in the diode region ( B ), a weakly doped layer ( 14 ) in the semiconductor body;
i) the inner base region ( 2 ) provided with the gate electrode ( 4 ) in the GTO region ( A ) is at least partially separated from the region ( 8 ) of the same conductivity type in the diode region ( B );
j) the separation runs along the entire boundary between the GTO region ( A ) and the diode region ( B );
k) the two areas in the diode region ( B ) are provided with electrodes ( 9, 10 );
l) the electrode ( 9 ) of the p-doped region ( 8 ) in the diode region ( B ) is connected to the cathode electrode ( 7 ) of the GTO region ( A );
m) the electrode ( 10 ) of the n-doped region in the diode region ( B ) is connected to the anode electrode ( 6 ) of the GTO region ( A ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853542570 DE3542570A1 (en) | 1985-12-02 | 1985-12-02 | Gate turnoff thyristor having an integrated antiparallel diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853542570 DE3542570A1 (en) | 1985-12-02 | 1985-12-02 | Gate turnoff thyristor having an integrated antiparallel diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3542570A1 true DE3542570A1 (en) | 1987-06-04 |
Family
ID=6287390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853542570 Ceased DE3542570A1 (en) | 1985-12-02 | 1985-12-02 | Gate turnoff thyristor having an integrated antiparallel diode |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3542570A1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4002040A1 (en) * | 1989-01-31 | 1990-08-02 | Mitsubishi Electric Corp | RUECKWAERTS CONDUCTIVE SHUT-OFF THRISTOR |
| EP0409010A1 (en) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Switchable semiconductor power device |
| EP0438700A1 (en) * | 1990-01-25 | 1991-07-31 | Asea Brown Boveri Ag | Turn-off MOS-controlled power semiconductor device and method of making the same |
| CH679962A5 (en) * | 1989-08-10 | 1992-05-15 | Asea Brown Boveri | |
| CH688686A5 (en) * | 1990-10-31 | 1998-01-15 | Coffea Sa | Method for preparing liq. product |
| DE19844698C1 (en) * | 1998-09-29 | 2000-05-31 | Siemens Ag | Backwards-conducting gate turn off thyristor has an anode-side Schottky contact or insulating layer in a separation region between a thyristor region and a diode region |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978514A (en) * | 1969-07-18 | 1976-08-31 | Hitachi, Ltd. | Diode-integrated high speed thyristor |
| US4009059A (en) * | 1972-01-08 | 1977-02-22 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor and process for producing the same |
| DE2644654A1 (en) * | 1976-09-03 | 1978-03-09 | Bbc Brown Boveri & Cie | SEMICONDUCTOR COMPONENT |
| EP0143259A1 (en) * | 1983-09-30 | 1985-06-05 | Kabushiki Kaisha Toshiba | Composite type thyristor |
| DE3521079A1 (en) * | 1984-06-12 | 1985-12-12 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | REVERSE DIRECT FULL CONTROL GATE THYRISTOR ARRANGEMENT |
| EP0200863A1 (en) * | 1985-03-20 | 1986-12-17 | BBC Brown Boveri AG | Semiconductor device with structures of thyristors and diodes |
-
1985
- 1985-12-02 DE DE19853542570 patent/DE3542570A1/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978514A (en) * | 1969-07-18 | 1976-08-31 | Hitachi, Ltd. | Diode-integrated high speed thyristor |
| US4009059A (en) * | 1972-01-08 | 1977-02-22 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor and process for producing the same |
| DE2644654A1 (en) * | 1976-09-03 | 1978-03-09 | Bbc Brown Boveri & Cie | SEMICONDUCTOR COMPONENT |
| EP0143259A1 (en) * | 1983-09-30 | 1985-06-05 | Kabushiki Kaisha Toshiba | Composite type thyristor |
| DE3521079A1 (en) * | 1984-06-12 | 1985-12-12 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | REVERSE DIRECT FULL CONTROL GATE THYRISTOR ARRANGEMENT |
| EP0200863A1 (en) * | 1985-03-20 | 1986-12-17 | BBC Brown Boveri AG | Semiconductor device with structures of thyristors and diodes |
Non-Patent Citations (1)
| Title |
|---|
| JP 59-33 871 A (engl. Abstract) * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4002040A1 (en) * | 1989-01-31 | 1990-08-02 | Mitsubishi Electric Corp | RUECKWAERTS CONDUCTIVE SHUT-OFF THRISTOR |
| EP0409010A1 (en) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Switchable semiconductor power device |
| US5105244A (en) * | 1989-07-19 | 1992-04-14 | Asea Brown Boveri Ltd. | Gate turn-off power semiconductor component |
| CH679962A5 (en) * | 1989-08-10 | 1992-05-15 | Asea Brown Boveri | |
| EP0438700A1 (en) * | 1990-01-25 | 1991-07-31 | Asea Brown Boveri Ag | Turn-off MOS-controlled power semiconductor device and method of making the same |
| CH688686A5 (en) * | 1990-10-31 | 1998-01-15 | Coffea Sa | Method for preparing liq. product |
| DE19844698C1 (en) * | 1998-09-29 | 2000-05-31 | Siemens Ag | Backwards-conducting gate turn off thyristor has an anode-side Schottky contact or insulating layer in a separation region between a thyristor region and a diode region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2727405A1 (en) | FIELD CONTROLLED THYRISTOR WITH EMBEDDED GRILLE | |
| EP1703560A2 (en) | ESD protection circuit with a settable withstand voltage and current | |
| DE2047166B2 (en) | Integrated semiconductor device | |
| DE112019000544T5 (en) | SEMICONDUCTOR DEVICE AND POWER CONVERSION DEVICE | |
| DE3521079A1 (en) | REVERSE DIRECT FULL CONTROL GATE THYRISTOR ARRANGEMENT | |
| DE10225860A1 (en) | Semiconductor device | |
| EP0992069B1 (en) | Semiconductor current limiter | |
| DE102019202108A1 (en) | Semiconductor device | |
| DE102011054646A1 (en) | An IGBT module and a circuit | |
| DE4310606C2 (en) | GTO thyristors | |
| DE3540433A1 (en) | Integrated MOSFET component | |
| EP0430133B1 (en) | Power semiconductor device having emitter shorts | |
| DE102021110214A1 (en) | Semiconductor device | |
| DE3542570A1 (en) | Gate turnoff thyristor having an integrated antiparallel diode | |
| DE2149039C2 (en) | Semiconductor component | |
| DE3609458A1 (en) | SEMICONDUCTOR DEVICE WITH PARALLEL-SWITCHED SELF-SWITCH-OFF SEMICONDUCTOR COMPONENTS | |
| EP0260471A1 (en) | Power semiconductor device | |
| DE2104726A1 (en) | Semiconductor component | |
| DE2149760A1 (en) | Semiconductor device | |
| DE3924930C2 (en) | MOS semiconductor device | |
| DE69728937T2 (en) | Monolithic semiconductor device for connecting a high-voltage component and logic components | |
| EP0224757B1 (en) | Reversely conducting thyristor | |
| DE1614250B2 (en) | CONDUCTOR ARRANGEMENT WITH GROUPS OF CROSSING CONNECTIONS | |
| DE112020000200T5 (en) | SEMI-CONDUCTOR DEVICE | |
| DE102020128768A1 (en) | ELECTRONIC CIRCUIT, SEMICONDUCTOR MODULE AND SEMICONDUCTOR DEVICE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 29/743 |
|
| 8131 | Rejection |