DE3534913A1

DE3534913A1 - Circuit arrangement for current limiting for a switching-voltage regulator

Info

Publication number: DE3534913A1
Application number: DE19853534913
Authority: DE
Inventors: Freddy De Vos
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1985-09-30
Filing date: 1985-09-30
Publication date: 1987-04-02

Abstract

If a current indicator (IR) is used to detect that a specific current level has been reached, a signal which characterises this situation is produced. This signal causes a pulse transmitter (M2) to emit a pulse of predetermined time duration in a delayed manner. This pulse prevents the emission of the control pulses which are emitted by a regulator and control arrangement (RS) and drives the switching transistor. If the increased current level continues, the said signal occurs again when the pulse ends, so that the functional sequences are repeated. Current limiting at current levels which can be picked off is achieved as a function of the delay time and of the time duration of the pulse. <IMAGE>

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Strombegrenzung für einen Schaltspannungsregler, bei dem in Abhängigkeit von der Differenz zwischen dem Sollwert und dem Istwert der Ausgangsspannung durch eine entsprechende, vorzugsweise integrierte Regler- und Steueranordnung jeweils das Tastverhältnis für die den Schalttransistor ansteuernden Steuertakte veränderbar ist und bei dem über den Schalttransistor in Verbindung mit einer Diode und einer Induktanz ein Speicherelement (Ladekondensator), an dem die geregelte Ausgangsspannung für die Versorgung eines nachgeschalteten Lastkreises zur Verfügung steht, gespeist wird.The invention relates to a circuit arrangement for current limitation for a switching voltage regulator, at depending on the difference between the setpoint and the actual value of the output voltage by a corresponding preferably integrated regulator and control arrangement each the duty cycle for the switching transistor driving control clocks is changeable and in which via the switching transistor in connection with a Diode and an inductance a storage element (charging capacitor), at which the regulated output voltage for the Supply of a downstream load circuit is available stands, is fed.

Für Schaltungsregler sind verschiedene prinzipielle Ausführungsformen bekannt. Grundsätzlich werden sie über die relative Einschaltzeit des Schalttransistors gesteuert. Es erfolgt also durch die Veränderung des Tastverhältnisses, d. h. des Verhältnisses zwischen der Einschaltzeit und der Sperrzeit des verwendeten Schalttransistors in Verbindung mit einer Induktanz, einer Diode geeigneter Polung und einem Ladekondensator die Regelung der Ausgangsspannung. Diese Induktanz kann eine Speicherdrossel oder auch die Primär- bzw. Sekundärinduktivität eines geeigneten Transformators darstellen. Bei einer Variante mit konstanter Einschaltzeit bzw. mit konstanter Ausschaltzeit wird das Tastverhältnis in Abhängigkeit von der Soll-Istwert-Abweichung der Ausgangsspannung durch die Änderung der Frequenz des den Schalttransistor in seinem Schaltzustand beeinflussenden Steuertaktes bestimmt. Ist für den Steuertakt eine konstante Frequenz vorgegeben, so kann das Tastverhältnis über eine Pulsbreitenmodulation verändert werden. Die notwendige Regler- und Steueranordnung enthält also in einem solchen Fall neben einem Taktgenerator einen Pulsbreitenmodulator. Um zu vermeiden, daß in besonderen Belastungsfällen ein unzulässig hoher Strom fließt, ist es bekannt, eine Strombegrenzung vorzusehen. Zur Feststellung eines überhöhten Stromwertes wird in dem betreffenden Stromkreis ein entsprechender Indikator eingefügt. Aufgrund der vom Indikator gelieferten Informationen können die den Transistor schaltenden Ansteuerimpulse so geregelt werden, daß sich ein bestimmter konstanter Stromwert einstellt. Dieser entspricht in etwa dem Wert, der sich auch im ungestörten Normalbetrieb ergibt. Dies führt in den Fällen, in denen über einen längeren Zeitraum kein zusätzlicher Eingriff erfolgt, zu einer großen Verlustleistung und zu den damit verbundenen Nachteilen. Das bedeutet, daß eine ausreichende Wärmeableitung und eine entsprechende Auswahl der vom Stromfluß betroffenen Bauelemente zu erfolgen hat.There are various basic ones for circuit regulators Embodiments known. Basically they are over controlled the relative turn-on time of the switching transistor. So it happens by changing the duty cycle, d. H. the ratio between the switch-on time and the blocking time of the switching transistor used in connection with an inductance, a diode more suitable Polarity and a charging capacitor regulating the Output voltage. This inductance can be a storage choke or the primary or secondary inductance of a suitable one Represent transformer. In one variant with constant switch-on time or with constant switch-off time the duty cycle is dependent on the target / actual value deviation of the output voltage the change in the frequency of the switching transistor in determines its switching state influencing control cycle. Is a constant frequency for the control clock predefined, the duty cycle can be via a Pulse width modulation can be changed. The necessary The regulator and control arrangement thus contains such In addition to a clock generator, a pulse width modulator. To avoid that in special stress cases an impermissibly high current flows, it is known to be a Provide current limitation. To determine an inflated Current value is in the circuit concerned a corresponding indicator has been inserted. Because of the The information provided can be the indicator of the transistor switching control pulses are regulated so that a certain constant current value arises. This corresponds approximately to the value that is also in the undisturbed Normal operation results. This leads in the cases in which there is no additional over a longer period of time Intervention takes place at a large power loss and too the associated disadvantages. That means one adequate heat dissipation and a corresponding Selection of the components affected by the current flow has taken place.

Es ist die Aufgabe der Erfindung unter Vermeidung dieser Nachteile eine Strombegrenzung für extreme Belastungsfälle in einfacher Weise zu erreichen.It is the object of the invention while avoiding this Disadvantages of a current limitation for extreme load cases to achieve in a simple manner.

Dies erfolgt dadurch, daß mit dem durch einen Stromindikator feststellbaren und aufgrund einer fehlerhaften Abweichung vom Normalbetrieb bedingten Erreichen eines Schwellwertes des Stromes ein diesen Zustand kennzeichnendes Signal erzeugt wird, daß dieses Signal nach einer vorgebbaren Verzögerungszeit einen Impulsgeber zur Abgabe eines Impulses bestimmter Zeitdauer veranlaßt, daß dieser Impuls zur Sperrung der den Steuertakt liefernden Regler- und Steueranordnung und damit für die Unwirksamschaltung des genannten Signals während einer Zeitdauer herangezogen wird und daß bei einem nach dem Impulsende erfolgenden erneuten Auftreten des Signals sich jeweils die Funktionsabläufe wiederholen, so daß ein von der Wahl der Verzögerungszeit und von der Zeitdauer des Impulses abhängige Strombegrenzung mit abnehmenden Stromwerten erzielbar ist.This is done by using a current indicator ascertainable and due to a faulty deviation reaching a due to normal operation Threshold value of the current characterizing this state Signal is generated that this signal after a Predeterminable delay time a pulse generator for delivery a pulse of a certain duration causes this Impulse to block the controller and control arrangement and thus for the deactivation of said signal during a period of time and that if there is one after the end of the pulse If the signal reappears, the functional sequences repeat so that one of the choice of Delay time and the duration of the pulse dependent current limitation with decreasing current values is achievable.

Durch die vorgenommene verzögerte Auswertung führen also kurzzeitige und die Auswerteschwelle überschreitende Stromerhöhungen zu keiner Strombegrenzung. Solche kurzzeitigen Stromerhöhungen werden beispielsweise durch die Einschaltströme von Kondensatoren, wie z. B. dem Ladekondensator oder den in zugeschalteten Lastkreisen vorhandenen Kondensatoren, verursacht. Durch den erfindungsgemäßen Regelablauf soll sich kein konstanter Stromwert ergeben, sondern es wird eine Verringerung der Stromwerte in Richtung verschwindend geringer Ströme erzielt. Dadurch ergibt sich insbesondere in den Fällen, in denen ein extremer Belastungsfall, wie z. B. ein ausgangsseitiger Kurzschluß über eine längere Zeitdauer besteht, eine extreme Verringerung der Verlustleistung.Lead through the delayed evaluation made short-term and exceeding the evaluation threshold Current increases for no current limitation. Such short-term Current increases are, for example, by the Inrush currents from capacitors such. B. the charging capacitor or existing in the connected load circuits Capacitors. By the invention Control process should not result in a constant current value, but there will be a decrease in current values in Towards vanishingly low currents. Thereby arises especially in cases where an extreme Load case, such as B. an output side There is a short circuit over a long period of time, an extreme one Reduction of power loss.

Eine Weiterbildung der Erfindung besteht darin, daß das genannte Signal als eine Folge von Taktimpulsen konstanter Taktfrequenz auftritt, die einer Zähleinrichtung zugeführt werden. Mit Erreichen einer das Ende der Verzögerungszeit festlegenden Zählerstellung wird durch das dabei abgegebene Ausgangssignal als Impulsgeber eine monostabile Kippstufe angestoßen, deren Ausgangssignal dem Sperreingang der Regler- und Steueranordnung zugeführt wird. Mit dem dadurch bedingten Ausbleiben der genannten Taktimpulse wird eine Rückstellung der Zähleinrichtung bewirkt. Mit Beendigung des Ausgangsimpulses der monostabilen Kippstufe wiederholt sich bei dem erneuten Auftreten der Taktimpulse jeweils die verzögerte Abgabe des dem Sperreingang der Regler- und Steueranordnung zugeführten Ausgangssignals der Kippstufe. Durch die Anwendung einer Zähleinrichtung kann in einfacher Weise durch die Auswahl der jeweiligen Endstellung die Verzögerungszeit und durch die Einstellung des Zeitgliedes für die monostabile Stufe die Zeitdauer, in der die Abgabe der Ansteuerimpulse für den Schalttransistor durch die Regler- und Steueranordnung unterbunden wird, festgelegt werden.A further development of the invention is that called signal as a sequence of clock pulses more constant Clock frequency occurs, which is fed to a counter will. When one reaches the end of the delay time determining counter position is done by the output signal as a pulse generator is a monostable Trigger circuit triggered, the output signal of the Lock input of the regulator and control arrangement supplied becomes. With the resulting absence of the above Clock pulses will reset the counting device causes. With the termination of the output pulse of the monostable The flip-flop is repeated when it occurs again of the clock pulses each delayed delivery of the Lock input fed to the regulator and control arrangement Output signal of the flip-flop. By using a Counting device can be easily selected the respective end position the delay time and the setting of the timer for the monostable level the time period in which the drive pulses for the switching transistor through the regulator and control arrangement is prevented.

Eine Weiterbildung sieht vor, daß das Rückstellsignal für die Zähleinrichtung durch eine weitere monostabile Kippstufe geliefert wird, deren Impulszeitkonstante größer als die der Periodenzeit der Taktimpulse ist. Durch den während der Zeitdauer des Anliegens der Taktimpulse entstehenden Ausgangspegel dieser Kippstufe wird die Zähleinrichtung freigegeben und mit der beim Ausbleiben der Taktimpulse erfolgenden Pegeländerung am Ausgang der monostabilen Kippstufe wird dann die Zähleinrichtung zurückgesetzt.A further development provides that the reset signal for the counter by another monostable flip-flop is delivered, the pulse time constant is greater than that of the period of the clock pulses. By the while the duration of the application of the clock pulses The output level of this flip-flop is the counter released and with the failure of Clock pulses occurring level change at the output of the then the counter device becomes a monostable multivibrator reset.

Eine Weiterbildung der Erfindung sieht vor, daß in den Fällen, in denen die Regler- und Steueranordnung als integrierte Einheit in an sich bekannter Weise auch für die einen konstanten Stromwert ergebende Stromregelung ausgebildet ist während der Zeitspanne, in der sie sich in diesem Zustand der Stromregelung befindet, an einem bestimmten Ausgang eine vorzugsweise frequenzmäßig mit dem Arbeitstakt übereinstimmende Taktimpulsfolge abgibt, diese Taktimpulse in der genannten Weise der Zähleinrichtung (Z) und der das Rückstellsignal für diese Zähleinrichtung (Z) liefernden monostabilen Kippstufe (M 1) zugeführt werden. A further development of the invention provides that in the cases in which the regulator and control arrangement is designed as an integrated unit in a manner known per se also for the current regulation resulting in a constant current value during the period in which it is in this state of the current regulation is located, outputs a clock pulse sequence which preferably corresponds in frequency to the working clock pulse at a specific output, these clock pulses are supplied in the manner mentioned to the counting device ( Z ) and to the monostable multivibrator ( M 1 ) providing the reset signal for this counting device ( Z ).

Nachfolgend wird anhand der Zeichnung ein Ausführungsbeispiel der Erfindung beschrieben, das nur die für das Verständnis erforderlichen Einzelheiten enthält. Als Ausführungsbeispiel ist ein nach dem Durchflußwandlerprinzip arbeitender Schaltspannungsregler gezeigt, der die Eingangsgleichspannung Ue in die am Ladekondensator C 1 als Versorgungsspannung für einen Lastkreis LK abnehmbare Ausgangsspannung Ua umwandelt. Die Eingangsgleichspannung kann beispielsweise durch eine in üblicher Weise gleichgerichtete und gesiebte Wechselspannung gebildet sein. Der Schaltspannungsregler soll Lastkreise versorgen, die im Normalbetrieb verhältnismäßig hohe Stromwerte bis zu einigen Ampere ziehen. Um dies zu ermöglichen, wird als Schalttransistor ein sogenannter Power-MOS-Transistor eingesetzt, der einen extrem niedrigen Kanalwiderstand aufweist und für derartige hohe Stromwerte geeignet ist. Ein solcher Transistor entsteht als integrierte Einheit durch die Parallelschaltung einer Vielzahl von FET-MOS-Einheiten. Er stellt einen spannungsgesteuerten Schalter dar, wobei unter der Voraussetzung eines n-Substrats zur Durchschaltung die Steuerspannung am Gate G positiv gegenüber der Spannung an Source S sein muß. In Reihe zu der Schaltstrecke S-D des Transistors SI, dessen Source- Anschluß S mit dem negativen Pol der Eingangsgleichspannung Ue verbunden ist, liegt als Induktanz die Drosselspule L. Die nicht mit ihr verbundene Belegung des Ladekondensators C 1 ist mit dem positiven Pol der Eingangsspannung und mit einer Diode D 1 verbunden, die weiterhin an den transistornahen Anschlußpunkt der Drosselspule L angeschaltet ist. Der Power-MOS-Transistor SI wird durch eine als integrierte Einheit angebotene Regler- und Steueranordnung FS durch die an ihrem Ausgang Ar entstehenden impulsbreitenmodulierten Impulse einer Taktimpulsfolge konstanter Frequenz angesteuert. Die Einheit RS enthält also unter anderem einen den Arbeitstakt liefernden Taktgenerator und einen Pulsbreitenmodulator. Durch letzteren wird in Abhängigkeit von der Differenz zwischen dem jeweiligen Istwert der Ausgangsspannung Ua und einem vorgegebenen Sollwert das Tastverhältnis, d. h. also das Zeitverhältnis zwischen Durchlassen und Sperren des Transistors, festgelegt. Die impulsbreitenmodulierten Ansteuerimpulse, deren Taktfrequenz beispielsweise zwischen 20 kHz und 50 kHz liegt, werden dem Steuereingang G des Transistors SI zugeführt. Um die Differenz zwischen Istwert und Sollwert in Impulsbreitensteuerung umzusetzen, kann als Sollwert eine der Einheit RS zugehörige stabilisierte Spannungsquelle herangezogen werden. Damit der Wert dieser Referenzspannung Ur größenordnungsmäßig mit dem Wert der jeweiligen Istspannung übereinstimmt, muß gegebenenfalls eine Anpassung vorgenommen werden. Diese Anpassung kann beispielsweise durch einen aus den Widerständen R 1 und R 2 gebildeten externen Spannungsteiler erfolgen. Die Istspannung wird am Ausgang des durch die Widerstände R 4 bis R 7 als Differenzverstärker beschalteten Operationsverstärkers OP gewonnen und dem entsprechenden Eingang Ui der Regler- und Steueranordnung RS zugeführt. Als Versorgungsspannung für die z. B. in monolithischer Ausführung angebotene Regler- und Steueranordnung RS kann in den Fällen, in denen die Eingangsspannung Ue nicht die für diesen Baustein zulässige Spannung überschreitet, unmittelbar die Eingangsspannung Ue herangezogen werden. Sollte die Eingangsspannung diesen zulässigen Wert überschreiten, so muß, wie dies in der Figur durch den Widerstand R 3 und die Zenerdiode D 2 angedeutet ist, der Spannungswert entsprechend herabgesetzt werden. Diese Spannung wird auch als Versorgungsspannung für den Operationsverstärker OP verwendet.An exemplary embodiment of the invention is described below with reference to the drawing, which contains only the details necessary for understanding. As an exemplary embodiment, a switching voltage regulator working according to the forward converter principle is shown, which converts the DC input voltage Ue into the output voltage Ua which can be taken off at the charging capacitor C 1 as the supply voltage for a load circuit LK . The DC input voltage can be formed, for example, by an AC voltage rectified and screened in the usual way. The switching voltage regulator is intended to supply load circuits that draw relatively high current values up to a few amperes in normal operation. To make this possible, a so-called power MOS transistor is used as the switching transistor, which has an extremely low channel resistance and is suitable for such high current values. Such a transistor is created as an integrated unit by connecting a large number of FET-MOS units in parallel. It represents a voltage-controlled switch, the control voltage at gate G having to be positive with respect to the voltage at source S, provided that an n-substrate is used for switching. In series with the switching path S - D of the transistor SI , the source terminal S of which is connected to the negative pole of the input DC voltage Ue , the inductance is the inductor L. The assignment of the charging capacitor C 1, which is not connected to it, is connected to the positive pole of the input voltage and to a diode D 1 , which is still connected to the connection point of the inductor L close to the transistor. The power MOS transistor SI is controlled by a regulator and control arrangement FS , which is offered as an integrated unit, by the pulse-width-modulated pulses of a clock pulse sequence of constant frequency which occur at its output Ar . The unit RS thus contains, inter alia, a clock generator which supplies the working clock and a pulse width modulator. The latter, depending on the difference between the respective actual value of the output voltage Ua and a predetermined target value, determines the duty cycle, that is to say the time ratio between passage and blocking of the transistor. The pulse-width-modulated control pulses, the clock frequency of which is between 20 kHz and 50 kHz, for example, are supplied to the control input G of the transistor SI . In order to convert the difference between the actual value and the setpoint into pulse width control, a stabilized voltage source belonging to the unit RS can be used as the setpoint. So that the value matches the reference voltage Ur in order of magnitude with the value of the respective actual voltage, an adjustment must be made if necessary. This adaptation can be carried out, for example, by an external voltage divider formed from the resistors R 1 and R 2 . The actual voltage is obtained at the output of the operational amplifier OP connected as a differential amplifier by the resistors R 4 to R 7 and is fed to the corresponding input Ui of the regulator and control arrangement RS . As a supply voltage for the z. B. In a monolithic version, the regulator and control arrangement RS can be used directly in the cases in which the input voltage Ue does not exceed the permissible voltage for this module, the input voltage Ue . If the input voltage exceeds this permissible value, the voltage value must be reduced accordingly, as indicated in the figure by the resistor R 3 and the Zener diode D 2 . This voltage is also used as the supply voltage for the operational amplifier OP .

Die durch den Differenzverstärker zu bewertenden Potentiale an den Ausgangsspannungs-Anschlußpunkten A 1 und A 2 werden jeweils einem der Eingänge über eine Spannungsteileranordnung bzw. über einen Eingangswiderstand zugeführt. Der nicht invertierende Eingang wird mit der am Teilerpunkt eines aus den Widerständen R 4 und R 5 gebildeten Teilers entstehenden Spannung beaufschlagt. Dieser Spannungsteiler liegt zwischen dem Anschlußpunkt A 1 und dem für die Einheit RS gewählten und mit dem negativen Pol der Eingangsgleichspannung übereinstimmenden Bezugspunkt. Das Potential des Anschlußpunktes A 2 wird über den Widerstand R 6 dem invertierenden Eingang des Operationsverstärkers OP zugeführt. Zwischen diesem Eingang und dem Ausgang liegt der Rückkopplungwiderstand R 7. Die Widerstandswerte für die genannten Widerstände sind so gewählt, daß die Widerstände R 4 und R 6 bzw. die Widerstände R 5 und R 7 wertemäßig übereinstimmen. Bedingt durch den Leitmechanismus des Power-MOS-FET ist das am Anschlußpunkt A 2 entstehende Potential nicht eindeutig hinsichtlich des Bezugspunktes definiert. Durch den Einsatz des Differenzverstärkers wird es ermöglicht, die Istspannung, die als eine der Ausgangsspannung Ua proportionale Spannung vom Differenzverstärker geliefert wird, auf denjenigen Bezugspunkt zurückzuführen, auf den sich die für die Einheit RS maßgebenden Spannungen beziehen. Gleichzeitig wird dadurch die Istspannung auf einen durch den Baustein RS unmittelbar zu verarbeitenden Spannungswert von beispielsweise 2,5 Volt gebracht.The potentials to be evaluated by the differential amplifier at the output voltage connection points A 1 and A 2 are each fed to one of the inputs via a voltage divider arrangement or via an input resistor. The non-inverting input is acted upon by the voltage arising at the dividing point of a divider formed from the resistors R 4 and R 5 . This voltage divider lies between the connection point A 1 and the reference point chosen for the RS unit and corresponding to the negative pole of the DC input voltage. The potential of the connection point A 2 is supplied via the resistor R 6 to the inverting input of the operational amplifier OP . The feedback resistor R 7 is located between this input and the output. The resistance values for the resistors mentioned are chosen so that the resistances R 4 and R 6 or the resistors R 5 and R 7 correspond in terms of value. Due to the guiding mechanism of the power MOS FET, the potential arising at connection point A 2 is not clearly defined with respect to the reference point. The use of the differential amplifier makes it possible to trace the actual voltage, which is supplied by the differential amplifier as a voltage proportional to the output voltage Ua , to the reference point to which the voltages relevant for the unit RS relate. At the same time, the actual voltage is brought to a voltage value of 2.5 volts to be processed directly by the module RS .

Bei dem im Prinzipschaltbild nach der Figur gezeigten Schaltspannungsregler ohne Potentialtrennung fließt während der Durchlaßzeit des Schalttransistors SI ein linear ansteigender Strom durch die Induktanz L. Die Spannung am nachgeschalteten Ladekondensator C 1 wird auf einen konstanten Wert geregelt, indem der Strom durch die Induktanz je nach Breite des für den Schalttransistor anliegenden Öffnungsimpulses mehr oder weniger ansteigen kann. Während der Sperrzeit des Transistors SI baut die Induktanz die in ihr gespeicherte Energie durch einen linear abfallenden Strom ab, der über die Rücklaufdiode D 1 fließt.In the switching voltage regulator without potential separation shown in the basic circuit diagram according to the figure, a linearly increasing current flows through the inductance L during the passage time of the switching transistor SI . The voltage at the downstream charging capacitor C 1 is regulated to a constant value in that the current through the inductance can increase more or less depending on the width of the opening pulse applied to the switching transistor. During the blocking time of the transistor SI , the inductance degrades the energy stored in it by a linearly falling current which flows through the flyback diode D 1 .

Im Ausführungsbeispiel soll für die Regler- und Steueranordnung RS zusätzlich eine Strombegrenzung in der Weise ermöglicht werden, daß bei Überschreiten eines bestimmten Schwellwertes des Stromes dieser durch den Regelmechanismus auf einen konstanten Wert geregelt wird. Das Überschreiten des Schwellwertes wird durch eine Indikatoranordnung IR, die im Hauptstromkreis liegt, festgestellt und dem Baustein über den entsprechenden Eingang Bg mitgeteilt. Im einfachsten Fall besteht die Indikatoranordnung aus einem Meßwiderstand, wobei dann der an ihm entstehende Spannungsabfall über die entsprechenden Eingänge der Einheit RS zugeführt wird, um damit die im Zusammenhang mit der vorgesehenen Strombegrenzung notwendigen Abläufe zu aktivieren. Diese Begrenzung auf einen konstanten Stromwert wird durch die entsprechende Verringerung der Impulsbreite der Ansteuerimpulse für den Transistor erzielt.In the exemplary embodiment, a current limitation is also to be made possible for the regulator and control arrangement RS in such a way that when a certain threshold value of the current is exceeded, this is regulated to a constant value by the regulating mechanism. Exceeding the threshold value is determined by an indicator arrangement IR , which is located in the main circuit, and is communicated to the module via the corresponding input Bg . In the simplest case, the indicator arrangement consists of a measuring resistor, in which case the voltage drop that arises at it is fed via the corresponding inputs to the unit RS , in order to activate the processes required in connection with the intended current limitation. This limitation to a constant current value is achieved by the corresponding reduction in the pulse width of the drive pulses for the transistor.

Geht man davon aus, daß im Normalbetrieb Ströme mit hohen Stromwerten, beispielsweise von einigen Ampere, auftreten können, so kann der durch die vorgesehene interne Strombegrenzung erreichbare Wert diesen Stromwert nicht unterschreiten. Es werden also auch bei der in einem extremen Überlastfall aktivierten Strombegrenzung hohe Ströme fließen. Ohne zusätzliche Maßnahmen tritt dann eine große Verlustleistung auf, wenn z. B. ein derartiger Überlastfall über einen größeren Zeitraum vorhanden ist. Die Bauelemente müßten für eine solche Dauerbelastung ausgelegt sein und es wäre eine für diesen Fall ausreichende Wärmeableitung vorzusehen. Im Zustand dieser internen Strombegrenzung werden vom Baustein RS, z. B. für Synchronisationszwecke, an einem Ausgang SD Taktimpulse abgegeben, deren Frequenz z. B. mit der Frequenz des dem Schaltspannungsregler zugrundeliegenden Arbeitstaktes übereinstimmt. Das Auftreten dieser Taktinformation am Ausgang SD liefert also einen Hinweis auf einen bestehenden Überlastfall. Es wird nun eine weitere Strombegrenzung vorgesehen, durch die die Stromwerte weiter in Richtung des Stromwertes Null verringert werden. Die mit Eintritt des Überlastfalles wie erwähnt am Ausgang SD erzeugten Taktimpulse werden einer binären Zähleinrichtung Z zugeführt. Ein vorab bestimmter Ausgang der Zähleinrichtung ist mit dem Eingang einer monostabilen Kippstufe M 2 verbunden. Ist die vorab bestimmte Anzahl von Taktimpulsen, z. B. 512 Impulse, gezählt, so wird durch den am zugehörigen Zählerausgang entstehenden Impuls die monostabile Kippstufe M 2 angestoßen. Es entsteht also an ihrem Ausgang Ag 2 ein Impuls, dessen Zeitdauer durch das aus dem Kondensator C 3 und dem Widerstand R 9 bestehende Zeitglied festgelegt wird. Durch die Auswahl des Widerstandswertes für den Widerstand R 9 und des Kapazitätswertes für den Kondensator C 3 kann also die im Einzelfall erforderliche Impulszeit für diesen Ausgangsimpuls der Kippstufe M 2 festgelegt werden. Dieser Ausgangsimpuls wird jeweils dem Reseteingang R des Bausteins RS zugeführt. Dadurch wird während der Zeitdauer dieses Impulses verhindert, daß über den Ausgang Ar Ansteuerimpulse für den Transistor SI entstehen. Dieser Transistor ist also während der Zeitdauer des Impulses am Eingang R gesperrt. Diese impulsweise Sperrung erfolgt also nicht unmittelbar mit dem Auftreten einer Überlast, sondern erst nach einer bestimmten Verzögerungszeit. Es können hierfür unterschiedliche Zeiten festgelegt werden, je nachdem, welche Zählereinstellung der Zähleinrichtung vorab zur Ansteuerung der monostabilen Kippstufe M 2 ausgewählt wird. Die Verzögerungszeit wird so bestimmt, daß die nach dem Einschalten oder nach dem Zuschalten eines bestimmten Lastkreises einsetztende Aufladung von Kondensatoren, die ja zunächst wie ein Kurzschluß wirken, beendet ist.If it is assumed that currents with high current values, for example of a few amperes, can occur in normal operation, the value achievable by the proposed internal current limitation cannot fall below this current value. This means that high currents will flow even when the current limitation is activated in the event of an extreme overload. Without additional measures, a large power loss occurs when e.g. B. such an overload is present over a longer period of time. The components would have to be designed for such a permanent load and sufficient heat dissipation would have to be provided for this case. In the state of this internal current limitation, RS , z. B. for synchronization purposes, delivered at an output SD clock pulses, the frequency z. B. agrees with the frequency of the operating cycle underlying the switching voltage regulator. The occurrence of this clock information at the output SD thus provides an indication of an existing overload case. A further current limitation is now provided, by means of which the current values are reduced further in the direction of the current value zero. The clock pulses generated at the output SD when the overload occurs, are fed to a binary counter Z. A predetermined output of the counter is connected to the input of a monostable multivibrator M 2 . Is the predetermined number of clock pulses, e.g. B. 512 pulses counted, the monostable multivibrator M 2 is triggered by the pulse generated at the associated counter output. A pulse thus arises at its output Ag 2 , the duration of which is determined by the timing element consisting of the capacitor C 3 and the resistor R 9 . By selecting the resistance value for the resistor R 9 and the capacitance value for the capacitor C 3 , the pulse time required in individual cases for this output pulse of the flip-flop M 2 can be determined. This output pulse is fed to the reset input R of the block RS . This prevents during the duration of this pulse that trigger pulses for the transistor SI are produced via the output Ar . This transistor is therefore blocked at the R input during the duration of the pulse. This impulsive blocking does not take place immediately when an overload occurs, but only after a certain delay time. Different times can be defined for this, depending on which counter setting of the counting device is selected in advance for controlling the monostable multivibrator level M 2 . The delay time is determined in such a way that the charging of capacitors which starts after switching on or after switching on a specific load circuit, which initially acts like a short circuit, has ended.

Die im Überlastfall am Ausgang SD der Regler- und Steueranordnung RS abnehmbaren Taktimpulse werden nicht nur dem Takteingang T der Zähleinrichtung Z sondern auch einer weiteren monostabilen Kippstufe M 1 zugeführt. Ihre durch den Widerstand R 8 und dem Kondensator C 2 festzulegende Zeitkonstante soll größer sein als der zeitliche Abstand zwischen den eintreffenden Taktimpulsen. Der mit dem ersten Taktimpuls am Ausgang Ag 1 entstehende Ausgangspegel bleibt somit während der Zeitspanne, in der diese Taktimpulse auftreten, bestehen. Der Pegel ändert sich jeweils mit dem Ausbleiben der der retriggerbaren monostabilen Kippstufe M 1 zugeführten Taktimpulse. Mit dem am Ausgang Ag 1 aufgrund der eintreffenden Taktimpulse entstehenden Ausgangspegel wird die Zähleinrichtung Z über den Eingang Re für die Aufnahme der am Takteingang T anliegenden Taktimpulse freigegeben und mit der mit dem Ausbleiben der Taktimpulse entstehenden Pegeländerung in ihre Ausgangslage zurückgestellt. Die Zeitglieder für die beiden Kippstufen liegen an der Versorgungsspannung Uv, die beispielsweise 5 Volt beträgt.The clock pulses which can be taken off in the event of an overload at the output SD of the regulator and control arrangement RS are supplied not only to the clock input T of the counter Z but also to a further monostable multivibrator M 1 . Your time constant to be determined by the resistor R 8 and the capacitor C 2 should be greater than the time interval between the incoming clock pulses. The output level which arises with the first clock pulse at the output Ag 1 thus remains during the period in which these clock pulses occur. The level changes in each case with the absence of the clock pulses supplied to the retriggerable monostable multivibrator M 1 . With the output level arising at the output Ag 1 due to the incoming clock pulses, the counting device Z is released via the input Re for the reception of the clock pulses present at the clock input T and is reset to its starting position with the level change occurring with the absence of the clock pulses. The timers for the two flip-flops are connected to the supply voltage Uv , which is 5 volts, for example.

Besteht nach Beendigung des von der Kippstufe M 2 an den Reseteingang R der Einheit RS angelegten Sperrimpulses weiterhin der Überlastfall, so werden mit dem erneuten Auftreten der Taktimpulse am Ausgang SD die geschilderten Abläufe erneut aktiviert. Sie setzen sich solange fort, solange ein Überlastfall vorliegt. Es wird damit eine rückläufige Tendenz für die sich einstellenden Stromwerte erreicht.If after the termination of the blocking pulse applied by the flip-flop M 2 to the reset input R of the unit RS there is still an overload, the described processes are reactivated when the clock pulses appear again at the output SD . They continue as long as there is an overload. A declining tendency for the current values that arise is thus achieved.

Claims

1.Circuit arrangement for current limitation for a switching voltage regulator, in which, depending on the difference between the setpoint and the actual value of the output voltage, the pulse duty factor for the control clocks controlling the switching transistor can be changed by a corresponding, preferably integrated regulator and control arrangement and in which the Switching transistor in connection with a diode and an inductance a storage element (charging capacitor), on which the regulated output voltage is available for supplying a downstream load circuit, is fed, characterized in that with the one that can be determined by a current indicator ( IR ) and is faulty due to a faulty one Deviation from normal operation due to reaching a threshold value of the current, a signal characterizing this state is generated that this signal causes a pulse generator ( M 2 ) to emit a pulse of a certain time after a predefinable delay time eats that this pulse is used to block the controller and control arrangement providing the control clock and thus for the deactivation of the signal during its duration and that when the signal occurs again after the end of the pulse, the functional sequences are repeated, so that one of the choice of delay time and current limitation dependent on the duration of the pulse can be achieved with decreasing current values.

2. Circuit arrangement according to claim 1, characterized in that the signal occurs as a sequence of clock pulses of constant clock frequency, which are fed to a counting device ( Z ) that when reaching the end of the delay time-setting counter position by the output signal thereby output as a monostable Flip-flop ( M 2 ) is triggered, the output signal of which is fed to the lock input ( R ) of the regulator and control arrangement ( RS ), that the resulting lack of the clock pulses causes a resetting of the counting device ( Z ) and that upon termination of the output pulse the monostable multivibrator ( M 2 ) when the clock pulses reappear, the delayed delivery of the output signal of the multivibrator ( M 2 ) fed to the lock input of the regulator and control arrangement ( RS ) is repeated.

3. Circuit arrangement according to claim 2, characterized in that the reset signal for the counting device ( Z ) by a clock pulse ( SD ) acted upon stable flip-flop ( M 1 ) is supplied, whose pulse time constant is greater than the period of the clock pulses that by during the period of time of the application of the clock pulses ( SD ), the output level of the flip-flop ( M 1 ) released the counting device ( Z ) and that the counter is reset with the level change of the monostable flip-flop on the output side due to the absence of these clock pulses.

4. A circuit arrangement according to claim 3, characterized in that in the cases in which the regulator and control arrangement ( RS ) is designed as an integrated unit in a manner known per se for the current regulation resulting in a constant current value during the period in which it occurs in this state of the current control, to a specific output, which emits a clock pulse sequence which preferably corresponds in frequency to the operating cycle, these clock pulses are supplied in the manner mentioned to the counting device ( Z ) and the monostable multivibrator ( M 1 ) providing the reset signal for this counting device.