DE3524587C2

DE3524587C2 -

Info

Publication number: DE3524587C2
Application number: DE19853524587
Authority: DE
Inventors: Tony 2300 Kiel De Moeller
Original assignee: Individual
Current assignee: Individual
Priority date: 1985-07-10
Filing date: 1985-07-10
Publication date: 1987-07-30
Also published as: DE3524587A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Nachbildung einer Tastaturmatrix nach dem Oberbegriff des Anspruchs 1. The invention relates to a circuit arrangement for Simulation of a keyboard matrix according to the generic term of claim 1.

Die Tasten der Tastatur von Mikroprozessoren sind matrixförmig aufgebaut, die Recheneinheit fragt die Reihen und Spalten dieser Tastaturmatrix ab.The keys on the keyboard of microprocessors are matrix-shaped built up, the processing unit asks the rows and columns of this keyboard matrix.

Anspruchsvollere Prozessoren sind dagegen mit einer Tastatur versehen, die der Recheneinheit eine im ASCII- Code gesendeten Information übermittelt. Diese ASCII- Code-Tastaturen sind hochwertiger und bedienungsfreundlicher.However, more demanding processors are with a Keyboard, which gives the computing unit an ASCII Code sent information transmitted. This ASCII Code keyboards are higher quality and easier to use.

In vielen Fällen, etwa bei der Textverarbeitung, ist es wünschenswert, eine hochwertige ASCII-Code-Tastatur bei einem Mikrocomputer zu verwenden, der lediglich zum Abfragen der Tastatur-Matrix, nicht aber zum Empfang einer in ASCII-Code gesendeten Information eingerichtet ist.In many cases, such as word processing, it is desirable to have a high quality ASCII code keyboard to use a microcomputer that is only for Query the keyboard matrix, but not for reception of information sent in ASCII code is.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Nachbildung einer Tastaturmatrix, die von einem üblichen Tastendecodierer abgefragt werden kann, zu schaffen.The invention has for its object a circuit arrangement to simulate a keyboard matrix, which are queried by a conventional key decoder can create.

Erfindungsgemäß wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale, wobei ein Decodierer, mittels dessen aus einem n-stelligen Codewort eine Zeilen- und Spaltenauswahl getroffen wird, an sich aus der DE-OS 21 31 736 vorbekannt ist.According to the invention, this object is achieved by the features specified in the characterizing part of claim 1, a decoder, by means of which a row and column selection is made from an n -digit code word, being known per se from DE-OS 21 31 736.

Die Unteransprüche geben vorteilhafte Ausgestaltungen der vorgeschlagenen Schaltungsanordnung an.The subclaims give advantageous refinements the proposed circuit arrangement.

Die Erfindung wird im folgenden anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels erläutert. Dabei zeigt:The invention is based on one in the Drawings illustrated embodiment explained. It shows:

Fig. 1 die beiden BCD-Decodierer, Fig. 1, the two BCD decoder,

Fig. 2 das Schaltbild der Steuerzeichen-Logik, Fig. 2 shows the circuit diagram of the control logic characters,

Fig. 3 das Schaltbild der Nicht-Steuerzeichen- Logik, Fig. 3 is a circuit diagram of the non-RUNCHAR logic,

Fig. 4 das Schaltbild der Vorrangzeichen-Logik, Fig. 4 is a circuit diagram of the priority mark logic,

Fig. 5 das Schaltbild der Steuerlogik, und Fig. 5 shows the circuit diagram of the control logic, and

Fig. 6 das Schaltbild der Shift-Logik. Fig. 6 shows the circuit diagram of the shift logic.

Das von der hochwertigen ASCII-Code-Tastatur gesendete 8-Bit ASCII-Signal wird in zwei 4-Bit Signale aufgeteilt und an zwei BCD-Decoder 10, 12 (Fig. 1) angelegt. Die Decoder 10, 12 weisen jeweils einen 4-Bit Eingang mit Latch und Strobe auf. Bit 0, 1, 2 und 7 liegen an den Eingängen A, B, C, D des Decoders 10, Bit 3, 4, 5 und 6 an den Eingängen A, B, C, D des Decoders 12. Das Strobesignal der Tastatur wird an den Strobe-Eingang der Decoder 10, 12 angelegt.The 8-bit ASCII signal sent by the high-quality ASCII code keyboard is divided into two 4-bit signals and applied to two BCD decoders 10 , 12 ( FIG. 1). The decoders 10 , 12 each have a 4-bit input with latch and strobe. Bits 0, 1, 2 and 7 are at inputs A, B, C, D of decoder 10 , bits 3, 4, 5 and 6 are at inputs A, B, C, D of decoder 12 . The keyboard strobe signal is applied to the strobe input of decoders 10 , 12 .

Beide Decoder 10, 12 weisen je 16 Ausgänge auf, von denen jeweils einer entsprechend des auf die Eingänge gelegten Signals angesprochen und für die nachgeschaltete Logik verwendet wird. Im folgenden wird der angesprochene Ausgangspin des ersten Decoders 10 mit DD (n), der entsprechende des zweiten Decoders 12 mit AA (n) bezeichnet, wobei n den einzigen auf dem Pegel "H" (high) liegenden Ausgangs des jeweiligen Decoders 10, 12 bezeichnet.Both decoders 10 , 12 each have 16 outputs, one of which is addressed in accordance with the signal applied to the inputs and is used for the downstream logic. In the following, the addressed output pin of the first decoder 10 is denoted by DD ( n ), the corresponding one of the second decoder 12 by AA ( n ), where n is the only output of the respective decoder 10 , 12 which is at "H" (high) level designated.

Die in Fig. 2 dargestellte Steuerzeichen-Logik spricht die Cursortasten sowie die ENTER- und CLEAR-Tasten an. Sie wählt lediglich die Spalten an, da die von der Steuerzeichen-Logik simulierten Tasten jeweils in Reihe 6 der Tastaturmatrix angeordnet sind. Die Spalten 0, 1, 3, 4, 5 und 6 werden durch sechs Analogschalter selektiert, deren Eingänge wie folgt angesteuert werden:
a) das Eingangssignal des Analogschalters 28 zu Spalte 0 ist mit dem Ausgangssignal eines AND-Gatters 30 verknüpft, an dessen beiden Eingängen DD 5 und AA 1 anliegen,
b) das Eingangssignal des Analogschalters 32 zu Spalte 1 ist mit DD 6 verknüpft,
c) das Eingangssignal des Analogschalters 34 zu Spalte 3 ist mit DD 3 verknüpft,
d) das Eingangssignal des Analogschalters 36 zu Spalte 4 ist mit dem Ausgangssignal eines OR-Gatters verknüpft, an dessen beiden Eingängen DD 7 und DD 2 anliegen,
e) das Eingangssignal eines Analogschalters 40 zu Spalte 5 ist mit einem Ausgangssignal eines OR-Gatters 42 verknüpft, dessen einer Eingang mit dem Ausgangssignal eines AND-Gatters 44, an dessen beiden Eingängen DD 5 und AA 3 anliegen, verschaltet ist, und dessen anderer Eingang mit einem Ausgangssignal eines OR-Gatters 46 verschaltet ist, an dessen beiden Eingängen DD 0 und das Ausgangssignal eines AND-Gatters 48 verknüpft ist, das gleichzeitig Y 1 definiert und dessen drei Eingänge mit DD 7, AA 15 und dem über einen monostabilen Multivibrator verlängerten Strobe-Signal verknüpft sind,
f) das Eingangssignal des Analogschalters 50 zu Spalte 6 ist mit dem Ausgangssignal eines OR-Gatters 52 verknüpft, an dessen beiden Eingängen DD 4 und das Ausgangssignal eines AND-Gatters 54 liegen, an dessen beiden Eingängen DD 1 und AA 1 anliegen.The control character logic shown in Fig. 2 addresses the cursor keys as well as the ENTER and CLEAR keys. It only selects the columns, since the keys simulated by the control character logic are each arranged in row 6 of the keyboard matrix. Columns 0, 1, 3, 4, 5 and 6 are selected by six analog switches, the inputs of which are controlled as follows:
a) the input signal of the analog switch 28 to column 0 is linked to the output signal of an AND gate 30 , at whose two inputs DD 5 and AA 1 are present,
b) the input signal of the analog switch 32 to column 1 is linked to DD 6 ,
c) the input signal of the analog switch 34 to column 3 is linked to DD 3 ,
d) the input signal of the analog switch 36 to column 4 is linked to the output signal of an OR gate, at whose two inputs DD 7 and DD 2 are present,
e) the input signal of an analog switch 40 to column 5 is linked to an output signal of an OR gate 42 , one input of which is connected to the output signal of an AND gate 44 , at whose two inputs DD 5 and AA 3 are present, and the other Input is connected to an output signal of an OR gate 46 , at the two inputs of which DD 0 and the output signal of an AND gate 48 are linked, which simultaneously defines Y 1 and whose three inputs are connected to DD 7 , AA 15 and via a monostable multivibrator extended strobe signal are linked,
f) the input signal of the analog switch 50 to column 6 is linked to the output signal of an OR gate 52 , at whose two inputs there are DD 4 and the output signal of an AND gate 54 , at whose two inputs DD 1 and AA 1 are present.

Die in Fig. 3 gezeigte Nicht-Steuerzeichen-Logik wählt sowohl die Spalte als auch die Reihe der durch die Schaltungsanordnung simulierten Tastaturmatrix und damit die erwünschte Taste an. Bei dem gezeigten Ausführungsbeispiel werden die Spalten durch jeweils einen von acht Analogschaltern 56, 58, 60, 62, 64, 66, 68, 70 ausgewählt, deren Eingänge den Spalten Dk 0 bis Dk 7 entsprechen. Die Reihen Ak 0 bis Ak 5 werden durch einen von sechs Analogschaltern 72, 74, 76, 78, 80, 82 ausgewählt, auf deren Eingängen jeweils die Ausgangssignale von fünf OR-Gattern 84, 86, 88, 90, 92, 94 mit zwei Eingängen geschaltet sind. Dabei ist
a) das OR-Gatter 84 mit den Eingängen AA 12 und AA 8 mit dem Analogschalter 72 für Reihe 0 verknüpft,
b) das OR-Gatter 86 mit den Eingängen AA 13 und AA 9 mit dem Analogschalter 74 für Reihe 1 verknüpft,
c) das OR-Gatter 88 mit den Eingängen AA 14 und AA 10 mit dem Analogschalter 76 für Reihe 2 verknüpft,
d) das OR-Gatter 90 mit den Eingängen AA 15 und AA 11 mit dem Analogschalter 78 für Reihe 3 verknüpft, e) das OR-Gatter mit den Eingängen AA 6 und AA 4 mit dem Analogschalter 80 für Reihe 4 verknüpft,
f) das OR-Gatter 94 mit den Eingängen AA 7 und AA 5 mit dem Analogschalter 82 für Reihe 5 verknüpft.The non-control character logic shown in FIG. 3 selects both the column and the row of the keyboard matrix simulated by the circuit arrangement and thus the desired key. In the exemplary embodiment shown, the columns are selected by one of eight analog switches 56, 58, 60, 62, 64, 66, 68, 70 , the inputs of which correspond to columns Dk 0 to Dk 7 . The rows Ak 0 to Ak 5 are selected by one of six analog switches 72, 74, 76, 78, 80, 82 , on the inputs of which the output signals of five OR gates 84, 86, 88, 90, 92, 94 with two Inputs are switched. It is
a) the OR gate 84 is connected to the inputs AA 12 and AA 8 with the analog switch 72 for row 0 ,
b) the OR gate 86 is connected to the inputs AA 13 and AA 9 with the analog switch 74 for row 1 ,
c) the OR gate 88 is connected to the inputs AA 14 and AA 10 with the analog switch 76 for row 2 ,
d) the OR gate 90 with the inputs AA 15 and AA 11 linked to the analog switch 78 for row 3 , e) the OR gate with the inputs AA 6 and AA 4 linked to the analog switch 80 for row 4 ,
f) the OR gate 94 is connected to the inputs AA 7 and AA 5 with the analog switch 82 for row 5 .

Die in Fig. 4 wiedergegebene Vorrangzeichen-Logik besteht aus einer Direktzeichen-Logik 24, die in drei bestimmten Fällen die übliche Logik ersetzt und in die Controlzeichen-Logik 26, die drei in Betracht kommenden Controlzeichen durch eine Ausschaltverzögerung mittels monostabiler Multivibratoren über den Zeitraum des Strobe-Signals hinaus bis einen kurzen Augenblick nach Drücken einer anderen Taste aktiv hält und als einzige Logik das Aktiv-Bit 7 des von der anzuschließenden Tastatur kommenden ASCII-Signals nutzt. Gleichzeitig inaktiviert die Vorrangzeichen-Logik über das OR-Gatter 140 der Steuerlogik 20 die Nutzung der übrigen Bits durch die Steuerzeichen-Logik oder die Nicht-Steuerzeichen- Logik.The priority sign logic shown in Fig. 4 consists of a direct sign logic 24 , which replaces the usual logic in three specific cases and in the control sign logic 26 , the three possible control signs by a switch-off delay by means of monostable multivibrators over the period of Strobe signal continues until a short moment after pressing another key and is the only logic that uses active bit 7 of the ASCII signal coming from the keyboard to be connected. At the same time, the priority sign logic deactivates the use of the remaining bits by the control character logic or the non-control character logic via the OR gate 140 of the control logic 20.

Die Direktzeichen-Logik ist bei der gezeigten Ausführungsform derart aufgebaut, daß
a) die BREAK-Taste nicht über die Wahl von Spalte und Reihe der Tastaturmatrix, sondern direkt über einen Analogschalter 100 anzusteuern ist, wobei der Eingang des BREAK-Analogschalters 100 mit dem Ausgangssignal einen AND-Gatters 102 verknüpft ist, an dessen drei Eingängen DD 0, AA 0 und das in der Steuerlogik 20 über einen monostabilen Multivibrator verlängerte Strobe- Signal verknüpft ist (dieser Ausgang kennzeichnet gleichzeitig Y 8),
b) die Shift-Taste durch einen Analogschalter 104 simuliert wird, wobei der Eingang des Analogschalters 104 mit dem Ausgangssignal eines AND-Gatters 106 verknüpft ist, an dessen drei Eingänge DD 0, AA 8 und das in der Steuerlogik über einen monostabilen Multivibrator verlängerte Strobe-Signal anliegt,
c) die SPACE-Taste durch einen Analogschalter 110 simuliert wird, wobei der Eingang des Analogschalters 110 mit dem Ausgangssignal eines AND-Gatters 108 verknüpft ist, an dessen drei Eingänge DD 0, AA 4 und das in der Steuerlogik über einen monostabilen Multivibrator verlängerte Strobe-Signal anliegt (dieser Ausgang kennzeichnet gleichzeitig Y 7).The direct character logic is constructed in the embodiment shown such that
a) The BREAK key is not to be controlled via the selection of column and row of the keyboard matrix, but rather directly via an analog switch 100 , the input of the BREAK analog switch 100 being linked to the output signal of an AND gate 102 , at the three inputs of which DD 0 , AA 0 and which is linked in the control logic 20 via a monostable multivibrator extended strobe signal (this output also identifies Y 8 )
b) the shift key is simulated by an analog switch 104 , the input of the analog switch 104 being linked to the output signal of an AND gate 106 , at its three inputs DD 0 , AA 8 and the strobe extended in the control logic via a monostable multivibrator Signal is present,
c) the SPACE key is simulated by an analog switch 110 , the input of the analog switch 110 being linked to the output signal of an AND gate 108 , at its three inputs DD 0 , AA 4 and the strobe extended in the control logic via a monostable multivibrator Signal is present (this output also identifies Y 7 ).

Die Controlzeichen-Logik ist bei dem gezeigten Ausführungsbeispiel so aufgebaut, daß
a) DD 8 auf den Eingang eines monostabilen Multivibrators 112 und gleichzeitig auf den einen Eingang eines OR-Gatters 114 mit zwei Eingängen angelegt wird, wobei auf dem zweiten Eingang des OR-Gatters 114 und das Ausgangssignal des monostabilen Multivibrators anliegt, so daß eine Ausschaltverzögerung erreicht wird und das Ausgangssignal des OR-Gatters 114 das Y 2-Signal bildet, das zu einer Aktivierung der Shift-Logik führt,
b) DD 9 auf den Eingang eines monostabilen Multivibrators 116 und gleichzeitig auf den einen Eingang eines OR-Gatters 118 mit zwei Eingängen angelegt ist, wobei auf den zweiten Eingang des OR-Gatters 118 das Ausgangssignal eines monostabilen Multivibrators 116 anliegt, so daß eine Ausschaltverzögerung erreicht wird, und das Ausgangssignal des OR-Gatters 118 den Eingang eines Analogschalters 120 ansteuert, der das Betätigen der @ -Taste simuliert,
c) DD 10 auf den Eingang eines monostabilen Multivibrators 122 und gleichzeitig auf den einen Eingang eines OR-Gatters 124 mit zwei Eingängen angelegt ist, wobei auf dem zweiten Eingang des OR-Gatters 124 das Ausgangssignal des monostabilen Multivibrators 122 liegt, so daß eine Ausschaltverzögerung erreicht wird, und das Ausgangssignal des OR-Gatters 124 den Eingang eines Analogschalters 126 steuert, der das Betätigen der Clear-Taste simuliert.The control character logic is in the embodiment shown so constructed that
a)DD 8th to the input of a monostable multivibrator 112 and at the same time to one entrance an OR gate114 with two inputs, being on the second input of the OR gate114 and the output signal of the monostable multivibrator is present, so that a switch-off delay is reached and the output of the OR gate114 theY 2nd-Signal that leads to activation of the shift logic,
b)DD 9 to the input of a monostable multivibrator 116 and at the same time to one entrance an OR gate118 with two inputs, being on the second input of the OR gate118 the Output signal from a monostable multivibrator116 is applied so that a switch-off delay is reached and the output of the OR gate118 the Analog switch input120 controls who Press the @ Key simulated,
c)DD 10th to the input of a monostable multivibrator 122 and at the same time to one entrance an OR gate124 with two inputs, being on the second input of the OR gate124 the Output signal of the monostable multivibrator122 lies so that a switch-off delay is reached, and the output of the OR gate124 the entrance an analog switch126 controls the pressing the Clear key.

Die in Fig. 5 gezeigte Steuerlogik steuert die Steuerzeichen- Logik 14 und/oder die Nicht-Steuerzeichen- Logik in Abhängigkeit von der Vorrangzeichen-Logik 18. Bei dem gezeigten Ausführungsbeispiel verbindet ein Analogschalter 130 das Ausgangssignal der Steuerzeichen- Logik 14 mit Ak 6 und der Analogschalter 132 die Ausgangssignale X 1 und X 2 der Nicht-Steuerzeichen-Logik 16. Die Eingänge der Analogschalter 130, 132 sind jeweils mit den Ausgängen von zwei AND-Gattern 134, 136 verknüpft, an deren beide Eingänge folgende Signale angelegt sind:
1. das gemeinsam genutzte Ausgangssignal eines AND- Gatters 138, dessen Eingänge mit dem Ausgangssignal eines NOR-Gatters 140 mit den Eingängen DD 8, DD 9 und DD 10, einem über einen monostabilen Multivibrator 142 und ein OR-Gatter 144 verlängerten Strobe-Signal und einem Ausgangssignal eines NOR-Gatters 146, an dessen drei Eingänge die Ausgangssignale der drei Direktzeichen anliegen, beschaltet sind, und
2. das bei dem zu dem Analog-Schalter 130 führenden AND-Gatter 134 direkt und bei dem zu dem Analog-Schalter 132 führenden AND-Gatter 136 invertiert anliegende Ausgangssignal eines OR-Gatters 148, an dessen beiden Eingängen das von der Steuerzeichen-Logik 14 erzeugte Y 1-Signal und das Ausgangssignal eines OR-Gatters 150 anliegt, an dessen beiden Eingängen AA 3 und AA 1 anliegen. The control logic shown in FIG. 5 controls the control character logic 14 and / or the non-control character logic as a function of the priority character logic 18 . In the exemplary embodiment shown, an analog switch 130 connects the output signal of the control character logic 14 to Ak 6 and the analog switch 132 connects the output signals X 1 and X 2 of the non-control character logic 16 . The inputs of the analog switches 130 , 132 are each linked to the outputs of two AND gates 134 , 136 , to the two inputs of which the following signals are applied:
1. The shared output signal of an AND gate 138 , whose inputs with the output signal of a NOR gate 140 with the inputs DD 8 , DD 9 and DD 10 , a strobe signal extended via a monostable multivibrator 142 and an OR gate 144 and an output signal of a NOR gate 146 , at whose three inputs the output signals of the three direct characters are present, and
2. the output signal of an OR gate 148 , which is applied directly to the AND gate 134 leading to the analog switch 130 and inverted to the AND gate 136 leading to the analog switch 132 , at its two inputs that of the control character logic 14 generated Y 1 signal and the output signal of an OR gate 150 is present, at whose two inputs AA 3 and AA 1 are present.

Die in Fig. 6 gezeigte Shift-Logik wird unabhängig vom Strobe-Signal angesprochen. Bei dem gezeigten Ausführungsbeispiel wird zum simulierten Betätigen der Shift- Taste ein Analogschalter 152 verwendet, dessen Eingang mit dem Ausgang eines NOR-Gatters 154 verbunden ist. An den drei Eingängen des NOR-Gatters 154 liegen die durch die Vorrangzeichen-Logik 18 (Fig. 4) bestimmten Signale Y 7 und Y 8 sowie der Ausgang eines NOR-Gatters 156 mit sechs Eingängen. An diesen sechs Eingängen liegen folgende Signale:
1. Das Ausgangssignal eines AND-Gatters 158, an dessen einem Eingang AA 5 und an dessen anderem Eingang der Ausgang eines OR-Gatters 160 anliegt, wobei die vier Eingänge dieses OR-Gatters 160 mit DD 0, DD 1, DD 2 und DD 3 belegt sind,
2. das Ausgangssignal eines AND-Gatters 162, an dessen einem Eingang AA 7 und an dessen anderem Eingang der Ausgang eines OR-Gatters 164 anliegt, wobei an die vier Eingängen dieses OR-Gatters 164 DD 4, DD 5, DD 6 und DD 7 anliegen,
3. das von der Controlzeichen-Logik 26 erzeugte Y 2- Signal,
4. das Ausgangssignal eines AND-Gatters 166, an dessen einem Eingang AA 3 und an dessen anderem Eingang das invertierte Ausgangssignal eines NOR-Gatters 168 anliegt, wobei an den drei Eingängen dieses NOR-Gatters 168 DD 7, DD 5 und DD 3 anliegen,
5. das Ausgangssignal eines AND-Gatters 170, an dessen beiden Eingängen DD 1 und AA 1 anliegen, und
6. das invertierte Ausgangssignal eines NOR-Gatters 172, an dessen drei Eingängen AA 4, AA 8 und das invertierte Ausgangssignal eines OR-Gatters 174 anliegt, an dessen drei Eingängen wiederum AA 9, AA 10 und AA 11 anliegen.The shift logic shown in FIG. 6 is addressed independently of the strobe signal. In the exemplary embodiment shown, an analog switch 152 is used for simulated actuation of the shift key, the input of which is connected to the output of a NOR gate 154 . The signals Y 7 and Y 8 determined by the priority logic 18 ( FIG. 4) and the output of a NOR gate 156 with six inputs are located at the three inputs of the NOR gate 154 . The following signals are present at these six inputs:
1. The output signal of an AND gate 158 , at whose one input AA 5 and at the other input there is the output of an OR gate 160 , the four inputs of this OR gate 160 with DD 0 , DD 1 , DD 2 and DD 3 are occupied,
2, the output signal of an AND gate 162 to one input of AA 7 and at the other input the output of an OR gate 164 is applied, wherein on the four inputs of this OR gate 164 DD 4, DD 5, DD 6 and DD 7 concerns,
3. the Y 2 signal generated by the control character logic 26 ,
4, the output signal of an AND gate 166, to one input of AA 3 and others, to whose input is applied the inverted output of a NOR gate 168, which rest against the three-input of this NOR gate 168 DD 7, DD 5 and DD 3 ,
5. the output signal of an AND gate 170 , at whose two inputs DD 1 and AA 1 are present, and
6. the inverted output signal of a NOR gate 172 , at whose three inputs AA 4 , AA 8 is present and the inverted output signal of an OR gate 174 , at whose three inputs in turn AA 9 , AA 10 and AA 11 are present.

Die hier vorgeschlagene Schaltungsanordnung ermöglicht es, die in dem ASCII-Code gesendete Information einer hochwertigen Tastatur so umzuwandeln, daß eine von einem Mikrocomputer abzufragende Tastaturmatrix simuliert wird. Es wird damit möglich, hochwertige Tastaturen auch dort einzusetzen, wo der vorhandene Mikrocomputer eine in ASCII-Code gesendete Information nicht verwerten kann, der Einsatz von hochwertigen Tastaturen daher ausgeschlossen ist.The circuit arrangement proposed here enables it, the information sent in the ASCII code convert high quality keyboard so that one of simulated keyboard matrix to be queried by a microcomputer becomes. This makes it possible to use high quality keyboards can also be used where the existing microcomputer information sent in ASCII code is not can utilize the use of high quality keyboards is therefore excluded.

Claims

1. Circuit arrangement for emulating a keyboard matrix, which can be queried by a conventional key decoder, with a decoder, by means of which a row and column selection is made from an n -digit code word, characterized by
a first BCD decoder ( 10 ) and a second BCD decoder ( 12 ), the 0th, 1st, 2nd and 7th bits on the first BCD decoder ( 10 ) and on the second BCD decoder ( 12th ) the 3rd, 4th, 5th and 6th bit of the 8-bit ASCII code information is created,
a control character logic ( 14 ) which responds to an actuation of the control characters of the ASCII keyboard and which determines the sent ASCII information of a column of a matrix keyboard,
a non-control character logic ( 16 ) which responds to an actuation of the non-control keys and which corresponds to the columns and rows of a matrix keyboard corresponding to the transmitted ASCII information,
priority logic ( 18 ) responsive to actuation of certain priority signs,
a control logic ( 20 ) which controls the control character logic ( 14 ) and / or the non-control character logic ( 16 ) as a function of the priority character logic ( 18 ), and
a shift logic ( 22 ) simulating the actuation of the shift key.

2. Circuit arrangement according to claim 1, characterized in that the control character logic ( 14 ) responds to an actuation of the cursor keys, the ENTER and the CLEAR key.

3. Circuit arrangement according to claim 1 or 2, characterized in that the priority sign logic ( 18 ) from a the BREAK key, the SHIFT key and the SPACE key simulating direct character logic ( 24 ) and an actuation of the CONTROL- Button simulating control character logic ( 26 ).