DE3518863A1 - Semiconductor pellet having a reduced surface field intensity - Google Patents

Semiconductor pellet having a reduced surface field intensity

Info

Publication number
DE3518863A1
DE3518863A1 DE19853518863 DE3518863A DE3518863A1 DE 3518863 A1 DE3518863 A1 DE 3518863A1 DE 19853518863 DE19853518863 DE 19853518863 DE 3518863 A DE3518863 A DE 3518863A DE 3518863 A1 DE3518863 A1 DE 3518863A1
Authority
DE
Germany
Prior art keywords
resistance layer
semiconductor
area
layer
high resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853518863
Other languages
German (de)
Inventor
Tsutomu Nakagawa
Kazuhiko Niwayama
Shigekazu Itami Hyogo Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3518863A1 publication Critical patent/DE3518863A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

A semiconductor pellet has a PIN<+> structure. A PI transition zone 13 has a positive bevel. A part of the outer peripheral region of the pellet has been removed by forming notches or grooves, so as to form an outer region of the I layer having a reduced thickness, whereby the electric field intensity around the outer surface of the N<+> layer is reduced. <IMAGE>

Description

Haibleitertablette mit verringerter Oberflächenfeld-Semiconductor tablet with reduced surface field

intensität Die Erfindung betrifft eine Halbleitertablettenstruktur, die einen oberflächen-freigelegten Übergangsbereich aufweist, der eine verringerte eiekhrische Feldintensität vorzeigt.intensity The invention relates to a semiconductor tablet structure, which has a surface-exposed transition area that reduces a shows eechric field intensity.

Fig. 1 zeigt eine Schnittansicht eines konventionellen in zwei Richtungen leitenden Thyristors, umfassend eine kreisrunde Halbleiterpille 1, die eine erste Ringemitterschicht 3 vom N-Typ, eine zweite Basisschicht 4 vom P-Typ, eine erste Basisschicht 2 vom I-Typ, eine Niedrigwiderstandsschicht 5 vom N -Typ und eine zweite Emitterschicht 6 vom P-Typ aufweist. Bezugszeichen 11 und 12 bezeichnen die entsprechende obere und untere Oberfläche der Pille.Fig. 1 shows a cross-sectional view of a conventional one in two directions conductive thyristor, comprising a circular semiconductor pill 1, which has a first N-type ring emitter layer 3, a second P-type base layer 4, a first I-type base layer 2, an N -type low resistance layer 5, and a second one Has emitter layer 6 of the P-type. Reference numerals 11 and 12 denote the corresponding ones top and bottom surface of the pill.

Die Halbleiterpille 1 kann ful0k t I()llCi.I in drei Regionen unterteilt werden: Eine Gateregion 15 im Mittenteil, eine Ringthyristorregion 14, welche die Gateregion umgibt und eine Ringdiodenregion 16 am äußeren Umfang der Pille. Die Thyristorregion 14 besteht in vertikaler Richtung gesehen aus der ersten Emitterschicht 3, der zweiten Basisschicht 4, der ersten Basisschicht 2, der Niedrigwiderstandsschicht 5 und der zweiten Emitterschicht 6. Die Gateregion 15 schließt die erste Emitterschicht 3 aus. Die Diodenregion 16 schließt sowohl die erste als auch die zweite Emitterschicht 3 und 6 aus. Eine Gateelektrode 10 ist zentral auf der oberen Oberfläche 11 befestigt und ist der Gaterecgiorl 15 zugeordnet und bildet: einen ohmschen Kontakt mit der zweiten Basisschicht 4. Eine Ringkathodenelektrode 9 ist mit den Oberflächen der ersten Emitterschicht 3 und der zweiten Basisschicht 4 in ohmscher Kontaktberührung fixiert. Eine Anodenelektrode 7 ist mit der unteren Oberfläche 12 der Pille 1 in ohmscher Kontaktberührung fixiert.The semiconductor pill 1 can be ful0k t I () llCi.I divided into three regions are: A gate region 15 in the central part, a ring thyristor region 14, which the Surrounding gate region and a ring diode region 16 on the outer periphery of the pill. the Thyristor region 14, viewed in the vertical direction, consists of the first emitter layer 3, the second base layer 4, the first base layer 2, the low resistance layer 5 and the second emitter layer 6. The gate region 15 closes the first emitter layer 3 off. The diode region 16 closes both the first and the second Emitter layer 3 and 6 off. A gate electrode 10 is mounted centrally on the top surface 11 and is assigned to the gate register 15 and forms: an ohmic contact with the second base layer 4. A ring cathode electrode 9 is with the surfaces of the first emitter layer 3 and the second base layer 4 in ohmic contact fixed. An anode electrode 7 is connected to the lower surface 12 of the pill 1 in Fixed ohmic contact.

Eine metallische Träger- oder Stärkungsplatte 8 ist mit der unteren Oberfläche der Anodenelektrode verbunden. Die periphere Stirn- oder Außenfläche um die Übergangszone 13 herum, die zwischen den Schichten 4 und 2 gebildet ist, ist mit einer negativen Schräge ausgestaltet.A metallic support or reinforcement plate 8 is with the lower Surface of the anode electrode connected. The peripheral frontal or outer surface around the transition zone 13 formed between layers 4 and 2, is designed with a negative slope.

In einem solchen Thyristor ist die Übergangs struktur von einem einem PN+IPN-Typ. Der PN IPN-Übergang ist eine Variation des PIN-Uberganges, dessen Verarmungszonenbreite niedriger gemacht werden kann als die einer reinen PN-Übergangsvorrichtung mit der gleichen Spannungskapazität. Somit kann ein Thyristor, der eine PN + IPN-Übergangsstruktur aufweist, im Vergleich mit einem PNPN-Übergang eine niedrigere erste Basisschicht 2 aufweisen, welche der I-Schicht entspricht, und zwar mit der gleichen Spannungskapazität. Das Bilden eines PN IPN-überganges ist daher ein wirksamer Weg, um den Vorwärtsspannungsabfall zu verringern und um die elektrischen Charakteristiken bei angehobenen Temperaturen zu verbessern. Die Außenfläche oberhalb der Übergangszone 13 eines solchen Thyristors kann einen negativen Abschrägungswinkel von 3° aufweisen. Jedoch wird als Ergebnis die verfügbare Leitfähigkeitsfläche verringert.In such a thyristor, the junction structure is of one PN + IPN type. The PN IPN transition is a variation of the PIN transition, its depletion zone width can be made lower than that of a pure PN junction device with the same voltage capacity. Thus, a thyristor having a PN + IPN junction structure has, in comparison with a PNPN junction, a lower first base layer 2, which corresponds to the I-layer, with the same voltage capacity. Forming a PN-IPN junction is therefore an effective way to reduce the forward voltage drop and to reduce the electrical characteristics at elevated temperatures to improve. The outer surface above the transition zone 13 of such a thyristor may have a negative bevel angle of 3 °. However, as a result the available conductive surface is reduced.

Um nun diesen Nachteil zu überwinden, ist eine Struktur gemäß Fig. 2 vorgeschlagen worden, gemäß der die periphere Oberfläche der Verbindungszone des Thyristors derart ausgestaltet ist, daß sie einen positiven Abschrägungswinkel von ungefähr 600 aufweist. Ein solcher abyeschragler Bcreich nimmt ein kleineres peripheres Oberflächengebiet der Halbleiterpille 1 ein. Das verfügbare Leitfähigkeitsgebiet des Thyristors ist somit größer als das des Thyristors gemäß Fig. 1. Jedoch wird in einem Thyristor, der eine PIN-Übergangsstruktur aufweist sowie einen positiven Abschrägungswinkel, wie in Fig. 2 gezeigt, wenn eine Spannung VD2, die geringer ist als die Durchschlagsspannung VBO, abhängig von dem spezifischen Widerstand der Hochwiderstandsschicht 2, an den Thyristor angelegt wird, die Schicht 2 durch eine Verarmungszone aus- bzw. aufgefüllt.In order to overcome this disadvantage, a structure according to FIG. 2 has been proposed, according to which the peripheral Surface of the connection zone of the thyristor is designed such that it has a positive taper angle of about 600. Such an abyeschragler area takes a smaller one peripheral surface area of the semiconductor pill 1. The available conductivity area of the thyristor is thus larger than that of the thyristor according to FIG. 1. However, in a thyristor, which has a PIN junction structure and a positive one Bevel angle, as shown in Fig. 2, when a voltage VD2, the lower is called the breakdown voltage VBO, depending on the specific resistance of the High resistance layer 2, to which the thyristor is applied, the layer 2 through a Zone of depletion filled or filled.

Manchmal wird diese Verarmungszone soweit wie die N+-Schicht ausgedehnt.Sometimes this depletion zone is expanded as far as the N + layer.

Die Fig. 3 und 4 zeigen Verarmungszonen, welche rund um den Übergangsbereich erzeugt werden sowie Feldintensitätsvektoren auf der peripheren Oberfläche, wenn die Spannungen VD1 und VD2 an den in Fig. 2 gezeigten Thyristor angelegt werden. Die Grenzlinie A der Verarmungsschicht ist durch eine gestrichelte Linie dargestellt. Die Beziehung zwischen den Spannungen VD1 und VD2 ist mit Bezug auf VBO VDl<VD2<VBO. Pfeile E zeigen die Feldintensität auf der peripheren Oberfläche, wenn die entsprechenden Spannungen angelegt werden. Wie in den Fig. 3 und 4 gezeigt, wird in einer PIN -Struktur die Feldintensität gegenüberliegend dem übergang der N+-Typschicht 5 auf der freigelegten peripheren Oberfläche sehr hoch.Figures 3 and 4 show depletion zones around the transition area are generated as well as field intensity vectors on the peripheral surface, if the voltages VD1 and VD2 are applied to the thyristor shown in FIG. The boundary line A of the depletion layer is shown by a broken line. The relationship between the voltages VD1 and VD2 with respect to VBO is VD1 <VD2 <VBO. Arrows E show the field intensity on the peripheral surface, if the corresponding Voltages are applied. As shown in Figs. 3 and 4, in a PIN structure the field intensity opposite the transition of the N + -type layer 5 on the exposed peripheral surface very high.

Als Ergebnis verursacht eine PIN + -Struktur eine Oberflächenzerstörung am Thyristor, die ihren Ursprung hat in der kristallinen Unvollständigkeit sowie in absorbierten Ionen.As a result, a PIN + structure causes surface destruction on the thyristor, which has its origin in the crystalline incompleteness as well in absorbed ions.

Daher beinhalten die Nachteile eine unzureichende Langzeitoberflächenstabilität und -zuverlässigkeit. Dies wurde durch eine geringe Durchbruchsspannung in Stabilitätstests bestätigt, dann nämlich, wenn die Spannung bei Raumtemperatur oder angehobenen Temperaturen angelegt wird.Therefore, the disadvantages include insufficient long-term surface stability and reliability. This was evidenced by a low breakdown voltage in stability tests confirmed, namely, when the voltage is at room temperature or elevated temperatures is created.

Es ist daher Aufgabe der vorliegenden Erfindung, die oben erwähnten Nachteile einer Pille vom PIN-Typ zu überwinden, die einen positiv abgeschrägten Ubergangsbereich aufweist.It is therefore an object of the present invention to provide the above-mentioned Disadvantages of a PIN-type pill to overcome the one positively tapered Has transition area.

Desweiteren soll eine Halbleitervorrichtung geschaffen werden, die eine verbesserte Oberflächenstabilität sowie eine Langzeitzuverlässigkeit aufweist und zwar durch Verringern der Feldintensität auf der peripheren Oberfläche einer N +-Schicht. Um nun diese Aufgabe zu lösen, schafft die vorliegende Erfindung eine Pille vom PIN -Typ, in der ein äußerer Umfangsbereich ausgekerbt oder mit einer Nut oder Rinne versehen ist, wobei ein nach außen sich erstreckender Bereich einer I-Schicht von verringerter Dicke übrigbleibt. Eine solche Kerbe oder Nut oder Rinne bewirkt, daß die äußere Grenzfläche der Verarmungszone im Bereich des verringerten Dickenteils und vor dem Erreichen der radial äußersten Oberfläche der Pille endet, wodurch die Oberflächenfeldintenistät über dem N + -Ubergangsgebiet verringert wird.Furthermore, a semiconductor device is to be provided which has improved surface stability and long-term reliability by reducing the field intensity on the peripheral surface of a N + layer. In order to achieve this object, the present invention provides one PIN-type pill in which an outer perimeter area is notched or with a Groove or channel is provided, with an outwardly extending region one I-layer of reduced thickness remains. Such a notch or groove or groove causes the outer interface of the depletion zone in the area of the reduced Part of the thickness and ends before reaching the radially outermost surface of the pill, thereby reducing the surface field intensity over the N + junction region.

Im folgenden werden die Figuren beschrieben. Es zeigen: Fig. 1 und 2 Schnittansichten der Struktur eines ersten und zweiten konventionellen in Sperrichtung leitenden Thyristors, Fig. 3 und 4 vergrößerte Querschnittsansichten der peripheren Oberfläche des Thyristors gemäß Fig. 2 mit unterschiedlichen angelegten Spannungen, Fig. 5 eine Querschnittsansicht einer Thyristorstruktur gemäß einem ersten Ausführungsbeispiel der Erfindung, Fig. 6 eine vergrößerte Schnittansicht der peripheren Oberfläche des Thyristors gemäß Fig. 5, und Fig. 7 eine Schnittansicht der Struktur eines zweiten Ausführungsbeispiels der Erfindung.The figures are described below. They show: Fig. 1 and Figure 2 is a cross-sectional view of the structure of a first and second conventional in the reverse direction conductive thyristor, Figs. 3 and 4 enlarged cross-sectional views of the peripheral Surface of the thyristor according to FIG. 2 with different applied voltages, Fig. 5 is a cross-sectional view of a thyristor structure according to a first embodiment of the invention, Fig. 6 is an enlarged sectional view of the peripheral surface of the thyristor shown in Fig. 5, and Fig. 7 is a sectional view showing the structure of a second Embodiment of the invention.

Gemäß Fig. 5 sind die Grenzschichten oder Flächen der Verarmungszone durch gestrichelte Linien gezeigt, welche erzeugt werden, wenn eine Spannung VD2 angelegt ist. Die Strukturschichten des Thyristors entsprechen denen der in den Fig. 1 und 4 gezeigten und sind daher mit gleichen Bezugszeichen versehen.According to Fig. 5, the boundary layers or areas are the depletion zone shown by dashed lines which are generated when a voltage VD2 is applied. The structural layers of the thyristor correspond to those in the 1 and 4 shown and are therefore provided with the same reference numerals.

In dieser Vorrichtung weist die Halbleiterpille 1 einen spezifischen Widerstand von 300 bis 400 Ohm-cm auf. Eine zweite Basisschicht 4 enthält eine diffundierte Störstellenkonzentration von 1018/cm3 und eine Breite von 90 ßm.In this device, the semiconductor pill 1 has a specific one Resistance from 300 to 400 ohm-cm. A second base layer 4 contains a diffused one Impurity concentration of 1018 / cm3 and a width of 90 µm.

Eine erste Basisschicht 2 weist eine Breite von 320 ßm auf.A first base layer 2 has a width of 320 μm.

Eine N + -Schicht 5 weist eine diffundierte Störstellenkonzentration von 1018/cm und eine Breite von 60 am auf. Die periphere Oberfläche der Übergangszone 13 enthält einen positiven Abschrägungswinkel von ungefähr 600 und die Breite W des äußeren Umfangsbereiches der ersten Basisschicht 2 beträgt 100 ßm.An N + layer 5 has a diffused impurity concentration of 1018 / cm and a width of 60 am. The peripheral surface of the transition zone 13 includes a positive taper angle of about 600 and the width W of the outer peripheral area of the first base layer 2 is 100 μm.

Die strukturelle Konfiguration ist durch einen positiven Abschrägungswinkel an der peripheren Oberfläche der Ubergangszone, durch eine erste Basisschicht 2, deren radial äußerste Peripherie dünner ist als ein mehr zentraler Bereich, und durch einen Ringausschnitt oder Kerbe charakterisiert, die im Schnitt eine Treppenstufe definiert.The structural configuration is due to a positive draft angle on the peripheral surface of the transition zone, by a first base layer 2, whose radial outermost periphery is thinner than a more central one Area, and characterized by a ring cutout or notch that is in the cut defines a step.

Wenn bei einer solchen Struktur eine Spannung angelegt wird, wird eine Verarmungszone im Mittenteil des Thyristors erzeugt und dehnt sich soweit wie die N + -Schicht 5 aus. Der freigelegte äußere Umfang oder Peripherie der Verarmungszone überspannt das abgeschrägte Gebiet der übergangszone 13 oberhalb der ersten Basisschicht 2 und fließt jedoch innerhalb des unteren gestuften Bereiches der ersten Basisschicht ab, um hierdurch bedeutend die Feldintensität auf der peripheren Oberfläche zu verringern, wie in Fig. 5 gezeigt.When a voltage is applied to such a structure, becomes a depletion zone is created in the central part of the thyristor and expands as much as the N + layer 5. The exposed outer perimeter or periphery of the depletion zone spans the beveled area of the transition zone 13 above the first base layer 2 and however flows within the lower stepped area of the first base layer in order to significantly reduce the field intensity on the peripheral surface, as shown in FIG.

Fig. 6 zeigt die Beziehung zwischen der angelegten Spannung und der Verarmungszone in einem Sperr- bzw. Rückwärts-Leitfähigkeitsthyristor mit einer PIN -Typstruktur gemäß der Erfindung. Die eingekreisten Bezugszeichen 1, 2, 3 und 4 bezeichnen die Grenzschichten von entsprechenden Verarmungszonen, welche bei angelegten Spannungen von VD1, VD2, VD3 und VD4 sich bilden und untereinander die Beziehung erfüllen: VD1<VD2<VD3<VD4, Wenn wie in Fig. 6 gezeigt, eine Vorwärtsspannung an den Thyristor angelegt wird, dehnt sich die äußere Seite der Verarmungszone in die erste Basisschicht 2 aus und erstreckt sich horizontal unterhalb der Oberfläche 20 der ersten Basisschicht, ohne die peripheren Grenzen dieser Schicht zu erreichen. Folglich wird die Feldintensität auf der freigelegten äußeren peripheren Oberfläche der N -Schicht 5 gegenüberliegend ihrem übergang nicht annähernd so hoch wie im Falle des Standes der Technik gemäß Fig. 3.Fig. 6 shows the relationship between the applied voltage and the Depletion zone in a reverse conductivity thyristor with a PIN type structure according to the invention. The circled reference numerals 1, 2, 3 and 4 denote the boundary layers of corresponding depletion zones, which are applied when Voltages from VD1, VD2, VD3 and VD4 are formed and the relationship between them satisfy: VD1 <VD2 <VD3 <VD4, when as shown in Fig. 6, a forward voltage is applied to the thyristor, the outer side of the depletion zone expands in the first base layer 2 and extends horizontally below the surface 20 of the first base layer without reaching the peripheral boundaries of this layer. As a result, the field intensity becomes on the exposed outer peripheral surface the N layer 5 opposite its transition not nearly as high as in Case of the prior art according to FIG. 3.

Die Aufgabe der Erfindung wird somit durch Schaffung einer Struktur mit verbesserter Oberflächenstabilität realisiert, sowie mit einer Langzeitzuverlässigkeit und einer größeren verfügbaren Leitfähigkeitsfläche. Ein Rückwärts-Leitfähigkeitsthyristor mit einer Struktur der Erfindung, der geeignet ist eine Spannung von 4,5 KV und einem elektrischen Strom von 1000 A zu widerstehen, zeigt exzellente Ergebnisse in Spannungsstabilitätstests sowohl bei Raumtemperatur als auch bei angehobenen Temperaturen.The object of the invention is thus achieved by providing a structure realized with improved surface stability, as well as with a long-term reliability and a bigger one available conductivity area. A reverse conductivity thyristor with a structure of the invention that is suitable a voltage of 4.5 KV and Withstanding an electric current of 1000 A shows excellent results in voltage stability tests both at room temperature and at raised Temperatures.

Fig. 7 zeigt eine andere Vorrichtung nach der Erfindung, in der ein freigelegter oberer Oberflächenbereich 22 der ersten Basisschicht 2 eine Dicke W aufweist und die Übergangszone 13 eine positive Abschrägung aufweist, und zwar als Ergebnis einer abgeschrägten Ringnut 24, die sich nach unten durch die zweite Basisschicht 4 in die erste Basisschicht erstreckt. Mit einer solchen Struktur wird die äußere Seite der Verarmungszone gebildet, wie durch die gestrichelte Linie gezeigt. Die verringerten Feldintensitätswirkungen sind die gleichen wie beim ersten Ausführungsbeispiel.Fig. 7 shows another device according to the invention in which a exposed upper surface region 22 of the first base layer 2 has a thickness W and the transition zone 13 has a positive bevel, namely as Result of a beveled annular groove 24 extending down through the second base layer 4 extends into the first base layer. With such a structure becomes the outer Side of the depletion zone is formed as shown by the dashed line. the reduced field intensity effects are the same as in the first embodiment.

Die Erfindung ist nicht auf den Rückwärts-Leitfähigkeitsleistungsthyristor mit Diodenregionen an seinem Umfang begrenzt. Sie kann außerdem in gleicher Weise wcnbr sein bei einem Abschaltthyristor (gateausschaltbarer Thyristor) mit PIN +-Dioden an seinem Umfang.The invention is not directed to the reverse conductivity power thyristor limited with diode regions on its circumference. You can also do the same Be wcnbr with a turn-off thyristor (gate-turn-off thyristor) with PIN + diodes in its scope.

- Leerseite -- blank page -

Claims (6)

Haibleitertablette mit verringerter Oberflächenfeldintensität P PATENTANSPRÜCHE : t10 Halbleiterpille mit Zentral und Umfangs regionen und einer ersten und zweiten Hauptoberfläche (11, 12), g e k e n n z e i c h n e t durch a) eine erste Niedrigwiderstandsschicht (4) vom ersten Leitfähigkeitstyp, die die erste Hauptoberfläche bildet, b) eine Hochwiderstandsschicht (2), die die erste Schicht gegenüberliegend der ersten Hauptoberfläche berührt und mit ihr eine übergangszone (13) bildet, c) eine Niedrigwiderstandsschicht (5) von einem zweiten entgegengesetzten Leitfähigkeitstyp, die mit der Hochwiderstandsschicht gegenüberliegend der übergangszone in Berührung steht und die zweite Hauptoberfläche bildet, d) eine periphere Oberfläche der Umfangsregion, die eine positive Abschrägung aufweist, welche die Ubergangszone umspannt, und e) einen Umfangsbereich der ersten Niedrigwiderstandsschicht und der Hochwiderstandsschicht, welche von der ersten Hauptoberfläche abgetrennt ist und einen nach außen sich erstreckenden Bereich der Hochwiderstandsschicht von verringerter Dicke (W) übrigläßt, wodurch die äußere Grenzschicht einer Verarmungszone, die durch Anlegen einer Vorwärts spannung über der Pille gebildet wird, im Bereich des verringerten Dickenbereiches und vor dem Erreichen des radial äußersten Bereiches der Umfangsregion der Pille endet, um hierdurch die elektrische Feldintensität der freigelegten Oberfläche der zweiten Niedrigwiderstandsschicht zu verringern.Semiconductor tablet with reduced surface field intensity P PATENT CLAIMS : t10 semiconductor pill with central and peripheral regions and a first and second Main surface (11, 12), indicated by a) a first low resistance layer (4) of the first conductivity type, which forms the first major surface, b) a High resistance layer (2), which is the first layer opposite the first main surface touches and forms a transition zone (13) with it, c) a low resistance layer (5) of a second opposite conductivity type that with the high resistance layer opposite the transition zone is in contact and the second main surface forms, d) a peripheral surface of the peripheral region having a positive bevel has, which spans the transition zone, and e) a scope of the first low resistance layer and the high resistance layer which are from the first major surface is separated and one extending outward Leaves area of the high resistance layer of reduced thickness (W), whereby the outer boundary layer of a depletion zone, which is created by the application of a forward voltage is formed above the pill, in the area of the reduced thickness area and before ends when the radially outermost area of the peripheral region of the pill is reached, in order to thereby reduce the electric field intensity of the exposed surface of the second Reduce low resistance layer. 2. Halbleiterpille nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß die Hochwiderstandsschicht eine geringere Breite aufweist als die einer Verarmungszone, die durch die angelegte Maximumspannung gebildet wird.2. A semiconductor pill according to claim 1, characterized in that it is e k e n n z e i c h n e t that the high resistance layer has a smaller width than one Depletion zone formed by the applied maximum voltage. 3. Halbleiterpille nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß ein Rückwärts-Leitfähigkeitsthyristor eine Thyristorzone in der Zentralregion und eine Diodenzone in der Umfangsregion aufweist.3. The semiconductor pill according to claim 1, characterized in that it is e k e n n z e i c h n e t that a reverse conductivity thyristor has a thyristor region in the central region and has a diode region in the peripheral region. 4. Halbleiterpille nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß der erste Leitfähigkeitstyp ein P-Typ ist, während der zweite Leitfähigkeitstyp ein N-Typ ist, und daß die Hochwiderstandsschicht vom I-Typ ist.4. The semiconductor pill according to claim 1, characterized in that it is e k e n n z e i c h n e t that the first conductivity type is P-type while the second conductivity type is an N-type and that the high resistance layer is of the I-type. 5. Halbleiterpille nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß der abgetrennte bzw. abgeschnittene Umfangsbereich durch eine Ringtreppenstufenkerbe definiert ist.5. The semiconductor pill according to claim 1, characterized in that it is e k e n n z e i c h n e t that the separated or cut off circumferential area by a ring stair step notch is defined. 6. Halbleiterpille nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß der abgetrennte Umfangsbereich durch eine schräge Ringnut definiert ist.6. The semiconductor pill according to claim 1, characterized in that it is e k e n n z e i c h n e t that the separated peripheral area is defined by an inclined annular groove is.
DE19853518863 1984-05-25 1985-05-24 Semiconductor pellet having a reduced surface field intensity Withdrawn DE3518863A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10684984A JPS60250670A (en) 1984-05-25 1984-05-25 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3518863A1 true DE3518863A1 (en) 1985-11-28

Family

ID=14444075

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853518863 Withdrawn DE3518863A1 (en) 1984-05-25 1985-05-24 Semiconductor pellet having a reduced surface field intensity

Country Status (2)

Country Link
JP (1) JPS60250670A (en)
DE (1) DE3518863A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998057377A1 (en) * 1997-06-11 1998-12-17 Abb Research Ltd. A semiconductor device with a junction termination and a method for production thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354003A (en) * 1962-10-31 1967-11-21 Westinghouse Brake & Signal Semi-conductor junction with a depletion layer
DE1589915A1 (en) * 1966-01-06 1970-09-17 Int Rectifier Corp Semiconductor device
DE1928787A1 (en) * 1968-07-15 1970-11-12 Bbc Brown Boveri & Cie Semiconductor element
US3925807A (en) * 1973-11-27 1975-12-09 Licentia Gmbh High voltage thyristor
DE2659909A1 (en) * 1976-02-12 1977-11-03 Mitsubishi Electric Corp SEMI-CONDUCTOR SWITCH
DE3024939A1 (en) * 1979-07-02 1981-01-15 Hitachi Ltd SEMICONDUCTOR COMPONENT HIGH BREAKTHROUGH VOLTAGE
DE1906479C2 (en) * 1968-04-11 1982-10-28 Tokyo Shibaura Electric Co., Ltd., Kawasaki, Kanagawa Semiconductor component

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354003A (en) * 1962-10-31 1967-11-21 Westinghouse Brake & Signal Semi-conductor junction with a depletion layer
DE1589915A1 (en) * 1966-01-06 1970-09-17 Int Rectifier Corp Semiconductor device
DE1906479C2 (en) * 1968-04-11 1982-10-28 Tokyo Shibaura Electric Co., Ltd., Kawasaki, Kanagawa Semiconductor component
DE1928787A1 (en) * 1968-07-15 1970-11-12 Bbc Brown Boveri & Cie Semiconductor element
US3925807A (en) * 1973-11-27 1975-12-09 Licentia Gmbh High voltage thyristor
DE2659909A1 (en) * 1976-02-12 1977-11-03 Mitsubishi Electric Corp SEMI-CONDUCTOR SWITCH
DE3024939A1 (en) * 1979-07-02 1981-01-15 Hitachi Ltd SEMICONDUCTOR COMPONENT HIGH BREAKTHROUGH VOLTAGE

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DD-Z: phys. stat. sol. (a), Bd.54, 1979, K67-K69 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998057377A1 (en) * 1997-06-11 1998-12-17 Abb Research Ltd. A semiconductor device with a junction termination and a method for production thereof
US6005261A (en) * 1997-06-11 1999-12-21 Abb Research Ltd. Semiconductor device with a junction termination and a method for production thereof

Also Published As

Publication number Publication date
JPS60250670A (en) 1985-12-11

Similar Documents

Publication Publication Date Title
EP0360036B1 (en) Planar pn-junction having a high withstand voltage
DE3145231A1 (en) SEMICONDUCTOR ARRANGEMENT FOR HIGH VOLTAGES
DE19908477B4 (en) Semiconductor device
DE2727405A1 (en) FIELD CONTROLLED THYRISTOR WITH EMBEDDED GRILLE
EP0283496A1 (en) Semi-conductor element with a p-region on the anode side and a weakly-doped adjacent n-base region.
DE2021691A1 (en) Semiconductor component
DE3018468A1 (en) THYRISTOR WITH CONTROLLABLE EMITTER SHORT CIRCUITS AND METHOD FOR ITS OPERATION
DE3723150C2 (en)
DE2736342A1 (en) SEMICONDUCTOR COMPONENT
DE4011275C2 (en) Gate connector body for a semiconductor device
EP0430133B1 (en) Power semiconductor device having emitter shorts
DE10352436A1 (en) Pressure-contact type semiconductor device
DE3787848T2 (en) Semiconductor diode.
DE2149039C2 (en) Semiconductor component
DE3722425C2 (en)
CH670173A5 (en)
DE69110484T2 (en) Print type semiconductor device with non-alloy structure.
DE3518863A1 (en) Semiconductor pellet having a reduced surface field intensity
EP0224757B1 (en) Reversely conducting thyristor
DE2406866A1 (en) SEMI-CONDUCTOR CONTROL RECTIFIER
EP0539718B1 (en) Turn-off power semi-conductor device
EP0186140A1 (en) Semiconductor power switch
DE2746406A1 (en) THYRISTOR WITH HIGH GATT SENSITIVITY AND HIGH DV / DT VALUE
DE1202906B (en) Controllable semiconductor rectifier comprising a disc-shaped four-layer monocrystalline semiconductor body and method for its manufacture
DE2607194A1 (en) SEMI-CONDUCTOR ARRANGEMENT

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8139 Disposal/non-payment of the annual fee