DE3513542A1 - Hierarchical multi-processor system with system bus and local bus structures based on the VME bus specification - Google Patents
Hierarchical multi-processor system with system bus and local bus structures based on the VME bus specificationInfo
- Publication number
- DE3513542A1 DE3513542A1 DE19853513542 DE3513542A DE3513542A1 DE 3513542 A1 DE3513542 A1 DE 3513542A1 DE 19853513542 DE19853513542 DE 19853513542 DE 3513542 A DE3513542 A DE 3513542A DE 3513542 A1 DE3513542 A1 DE 3513542A1
- Authority
- DE
- Germany
- Prior art keywords
- bus
- hierarchical
- vme
- processor system
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
Description
Hierarchisches Multi-Prozessor-System mit System-Bus undHierarchical multi-processor system with system bus and
Lokal-Bus-Strukturen auf der Basis der VME-Bus-Spezifikation Die Erfindung betrifft die Struktur und Realisierung einer hierarchischen Bus-Struktur unter Verwendung der VME-Bus-Spezifikation unter Ausschluß der Spezifikationen für die J2/P2-Rückwandverdrahtung nach dem Oberbegriff des Patentanspruches 1.Local bus structures based on the VME bus specification The invention relates to the structure and implementation of a hierarchical bus structure using of the VME bus specification excluding the specifications for the J2 / P2 backplane wiring according to the preamble of claim 1.
Multi-Prozessor-Systeme werden in der Datenverarbeitung sowie in der Steuerungs- und Regelungstechnik bevorzugt für die parallele Verarbeitung von gleichzeitig anfallenden Datenmengen und/oder Aufgaben eingesetzt. Neben anderen bekannten Bus-Konzepten wie Multibus I, Multibus II, VERSAbus usw., wird auch der VME-Bus für die Lösung derartiger Probleme eingesetzt. Durch die nachträgliche Einführung von VMS-Bus und VMX-Bus, wird das geschlossene VME-Bus-System, realisiert durch einen VME-Bus, zu einem Bus-System, bestehend aus drei Einzel-Bus-Systemen, erweitert.Multi-processor systems are used in data processing as well as in the Control and regulation technology preferred for the parallel processing of at the same time Accruing amounts of data and / or tasks are used. In addition to other well-known bus concepts like Multibus I, Multibus II, VERSAbus, etc., the VME bus is also used for the solution used for such problems. With the subsequent introduction of VMS-Bus and VMX bus, the closed VME bus system, implemented by a VME bus, is closed a bus system consisting of three individual bus systems.
Die Bus-Spezifikationen sind z.B. in den folgenden Dokumentationen festgelegt : - Multibus II Bus Architecture Specification Handbook, Intel Corporation - VERSAbus Specification Manual, Motorola Inc.The bus specifications are e.g. in the following documentation fixed: - Multibus II Bus Architecture Specification Handbook, Intel Corporation - VERSAbus Specification Manual, Motorola Inc.
- VMEbus Specification Manual Rev. B, Aug. 1982, VMEbus MANUFACTURERS GROUP, - VMXbus Specification Manual, Rev. A, Oct. 1983, VMEbus MANUFACTURERS GROUP.- VMEbus Specification Manual Rev. B, Aug. 1982, VMEbus MANUFACTURERS GROUP, - VMXbus Specification Manual, Rev. A, Oct. 1983, VMEbus MANUFACTURERS GROUP.
Das somit erhaltene VME-Bus-Konzept (VMEbus, VMXbus, VMSbus) weist jedoch einige Nachteile auf. Diese Nachteile kommen speziell dann zum Tragen, wenn ein Multi-Prozessor System mit hierachischen Bus-Strukturen zur Lösung komplexerer Aufgabenstellungen eingesetzt werden soll. Im einzelnen kann u.a. folgendes als nachteilig betrachtet werden: - durch den VMS-Bus ist nur eine bitserielle Inter-Modul-Kommunikation möglich. Parallel ablaufende Vorgänge im System können dadurch erheblich verlangsamt werden - auf dem VMX-Bus ist die Multi-Master-Fähigkeit auf einen Primary-Master und einen Secondary-Master eingeschränkt - die Gesamtzahl der Module auf dem VMX-Bus ist auf maximal sechs Module limitiert - im Gegensatz zu den mechanischen und elektrischen VME-Bus-Spezifikationen Rev. B entsprechen die mechanischen und elektrischen Spezifikationen des VMX-Busses nicht den Qualitätsanforderungen moderner Systementwicklungen.The VME bus concept (VMEbus, VMXbus, VMSbus) thus obtained shows however, there are some disadvantages. These disadvantages come into play especially when a multi-processor system with hierarchical bus structures for solving more complex ones Tasks should be used. In detail, the following can be used as The following are considered disadvantageous: - the VMS bus only provides bit-serial inter-module communication possible. Processes running in parallel in the system can be slowed down considerably as a result - on the VMX bus, the multi-master capability is on a primary master and a secondary master limited - the total number of modules on the VMX bus is limited to a maximum of six modules - in contrast to the mechanical and electrical ones VME bus specifications Rev. B correspond to the mechanical and electrical specifications of the VMX bus does not meet the quality requirements of modern system developments.
Die Realisierung eines hierarchischen Multiprozessor-Systemes mit einem VME-Bus als globalem System-Bus und VMX-/VMS-Bus als lokalem Bus ist somit mit Nachteilen (siehe oben) behaftet. Mehrfache, hierarchische Busstrukturen können einerseits aus den oben genannten Gründen und andererseits wegen den mechanischen Bus-Spezifikationen (Anordnung der Stecker nur auf der Bestückungsseite einer Platine, siehe Spezifikation VMX-Bus Rev. A und Spezifikation VME-Bus Rev. B, Seite 8-2, veröffentlicht durch VMEbus MANUFACTURERS GROUP) in der Praxis nicht realisiert werden.The realization of a hierarchical multiprocessor system with a VME bus as a global system bus and a VMX / VMS bus as a local bus afflicted with disadvantages (see above). Multiple, hierarchical bus structures can on the one hand for the reasons mentioned above and on the other hand because of the mechanical Bus specifications (arrangement of the connectors only on the component side of a board, see Specification VMX-Bus Rev. A and Specification VME-Bus Rev. B, page 8-2, published by VMEbus MANUFACTURERS GROUP) not implemented in practice will.
Der Erfindung liegt die Aufgabe zugrunde, ein flexibles, hierarchisches Bus-System zu ermöglichen. Die Aufgabe wird erfindungsgemäß dadurch gelöst, indem jede Bus-Hierarchie der VME-Bus-Spezifikation unter Ausschluß der Spezifikationen für den J2/P2-Stecker entspricht. Der frei gewordene J2/P2-Stecker wird zum Anschluß eines lokalen Busses verwendet.The invention is based on the object of a flexible, hierarchical Enable bus system. The object is achieved according to the invention by any bus hierarchy of the VME bus specification to the exclusion of the specifications for the J2 / P2 connector. The J2 / P2 plug that has become free becomes the connection of a local bus.
Dieser lokale Bus wird gleichzeitig zum Aufbau von hierarchischen Bus-Strukturen herangezogen und ist in seinen mechanischen und elektrischen Eigenschaften gleich spezifiziert wie der globale System-Bus eines hierarchischen Multiprozessor-Systemes. Dies bedeutet, daß der J1/P1-Stecker und der J2/P?-Stecker den VME-Bus-Spezifikationen (Spezifikationen für den J1/P1-Stecker) unterliegen. Aufgrund der Spezifikation als VME-Bus kann ein lokaler Bus wiederum als globaler Bus für weitere Lokal-Busse eingesetzt werden.This local bus is also used to build hierarchical Bus structures are used and its mechanical and electrical properties specified in the same way as the global system bus of a hierarchical multiprocessor system. This means that the J1 / P1 connector and the J2 / P? Connector meet the VME bus specifications (Specifications for the J1 / P1 connector). Due to the specification As a VME bus, a local bus can in turn act as a global bus for other local buses can be used.
Damit ist die Vorraussetzung für den Aufbau hierarchischer Bus-Systeme mit mehr als zwei Ebenen gegeben (siehe Bild 1).This is the prerequisite for building hierarchical bus systems given with more than two levels (see picture 1).
Eine erfindungsgemäße Eigenschaft des hierarchischen Aufbaus der einzelnen Bus-Ebenen liegt weiterhin darin, daß der lokale Bus, d.h. die entsprechende Rückwandverdrahtung (Backplane) um 180 Grad verdreht in einen Baugruppenträger (typischerweise ein 19 Zoll Baugruppenträger) eingebaut ist (siehe Bild 2, Frontansicht). Das neue Bus-Konzept ermöglicht es damit, beliebige VME-Bus-Karten (Module) sowohl auf dem globalen wie auch auf dem lokalen Bus zu verwenden. Für die Kopplung zweier benachbarter Bus-Hierarchie-Ebenen werden Module mit zwei Bus-Steckern eingesetzt. Die Anordnung der hierfür benötigten Bus-Stecker entspricht der skizzierten--Anordnung in Bild 2 (Bild 2, Frontansicht, Daraufsicht). Die Stecker sind so angebracht, daß der Stecker der höheren Bus-Ebene sich auf der Bauteilseite und der Stecker der tieferen Ebene sich auf der Lötseite der Modul-Karte befindet.A property according to the invention of the hierarchical structure of the individual Bus levels also consist of the local bus, i.e. the corresponding backplane wiring (Backplane) rotated by 180 degrees into a subrack (typically a 19th Inch subrack) is installed (see Figure 2, front view). The new bus concept thus enables any VME bus cards (modules) on both the global and can also be used on the local bus. For the coupling of two adjacent bus hierarchy levels modules with two bus connectors are used. The arrangement of the required for this The bus connector corresponds to the arrangement outlined in Figure 2 (Figure 2, front view, Supervision). The plugs are attached in such a way that the plug of the higher bus level on the component side and the connector of the lower level on the soldering side the module card is located.
- Leerseite -- blank page -
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853513542 DE3513542A1 (en) | 1985-04-16 | 1985-04-16 | Hierarchical multi-processor system with system bus and local bus structures based on the VME bus specification |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853513542 DE3513542A1 (en) | 1985-04-16 | 1985-04-16 | Hierarchical multi-processor system with system bus and local bus structures based on the VME bus specification |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3513542A1 true DE3513542A1 (en) | 1986-10-23 |
Family
ID=6268121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853513542 Withdrawn DE3513542A1 (en) | 1985-04-16 | 1985-04-16 | Hierarchical multi-processor system with system bus and local bus structures based on the VME bus specification |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3513542A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2617301A1 (en) * | 1987-06-23 | 1988-12-30 | Burr Brown Ltd | FAST INDUSTRIAL INPUT / OUTPUT CONTROLLER |
EP0410861A1 (en) * | 1989-07-27 | 1991-01-30 | Bull S.A. | Architecture of a computer system comprising two buses |
EP0887737A2 (en) * | 1997-06-26 | 1998-12-30 | Hewlett-Packard Company | Reversible connectors |
-
1985
- 1985-04-16 DE DE19853513542 patent/DE3513542A1/en not_active Withdrawn
Non-Patent Citations (4)
Title |
---|
DE-Z: Elektronik, H.12, 15.06.84, S.76-81 * |
DE-Z: Elektronik, H.20, 1979, S.73-77 * |
NL-Z: M.Sami, J.Wilmink, R.Zaks, Second Symposium on Micro Architecture, EUROMICRO, 1976, North- Holland Publishing Company, S. 99 u. 100 * |
US-Z: Electronics, March 22, 1984, S.132-138 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2617301A1 (en) * | 1987-06-23 | 1988-12-30 | Burr Brown Ltd | FAST INDUSTRIAL INPUT / OUTPUT CONTROLLER |
EP0410861A1 (en) * | 1989-07-27 | 1991-01-30 | Bull S.A. | Architecture of a computer system comprising two buses |
FR2650414A1 (en) * | 1989-07-27 | 1991-02-01 | Bull Sa | COMPUTER SYSTEM ARCHITECTURE COMPRISING TWO BUSES |
US5225967A (en) * | 1989-07-27 | 1993-07-06 | Bull, S.A. | Information processing system architecture including two buses |
EP0887737A2 (en) * | 1997-06-26 | 1998-12-30 | Hewlett-Packard Company | Reversible connectors |
EP0887737A3 (en) * | 1997-06-26 | 2001-03-21 | Hewlett-Packard Company | Reversible connectors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10036934B4 (en) | motherboard | |
DE19815263C2 (en) | Device for fault-tolerant execution of programs | |
EP0048767B1 (en) | Priority stage controlled interruption device | |
DE19654206A1 (en) | Computer system with expandable modules | |
DE3505103A1 (en) | INSTRUMENTATION DEVICE AND METHOD FOR A COMPUTER SYSTEM | |
EP2068228A2 (en) | Data processing system | |
DE3685792T2 (en) | POWER SUPPLY ARRANGEMENT. | |
DE69015792T2 (en) | Basic map with compensation. | |
DE102014114790B3 (en) | Arrangement for determining at least one expansion card and server system | |
DE19610559A1 (en) | Programmable logic controller | |
DE102015113257A1 (en) | Connection system for protection cards of a distribution system and rack, which integrates such a system | |
DE4437316A1 (en) | Decentralised input-output module for electronic controls | |
DE9320250U1 (en) | Connection panel for control unit | |
DE3513542A1 (en) | Hierarchical multi-processor system with system bus and local bus structures based on the VME bus specification | |
DE6908176U (en) | DEVICE FOR THE PRODUCTION OF INTERMEDIATE CONNECTIONS | |
EP1080977A2 (en) | Combined instrument | |
DE3789914T2 (en) | Device for determining the order of priority. | |
DE3689295T2 (en) | Programmable sequence control. | |
WO2007110053A2 (en) | Backplane for an electronic mounting rack | |
EP0302351B1 (en) | Electronical apparatus | |
DE68928164T2 (en) | METHOD AND DEVICE FOR CONTROLLING THE OPERATING FLASH OF A VARIETY OF PROCESSORS | |
EP1143345A2 (en) | Computer system for an internal computer network | |
DE69028745T2 (en) | Construction of a computer system containing two buses | |
DE2709707A1 (en) | Program control unit rack - has lower part holding main unit and hinged cover carrying connectors and circuitry | |
DE102022127438A1 (en) | CABLE JAWS FOR STACKED HBAs WITH BRACKET-MOUNTED CONNECTIONS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |