DE3431770A1

DE3431770A1 - Method and arrangement for the error control of important information in memory units with random access, in particular such units comprising RAM modules

Info

Publication number: DE3431770A1
Application number: DE19843431770
Authority: DE
Inventors: Ernst Josef Dr. 8091 Kirchseeon Kock
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1984-08-29
Filing date: 1984-08-29
Publication date: 1986-03-13

Abstract

In order to minimise the influence of error correction on the cycle duration of the memory (D-SP), the error control characters (ECC) for error correction are stored independently in a separate memory (SI-SP). The data (TAG) in the memory (D-SP) are stored with a check character (for example parity bit P) derived by a more simple error control method. Only if this check character (P) indicates an error does the error correction become effective and are the read data (TAG) corrected on the basis of the error control character (ECC). Application for example in cache memories which operate by the "copy-back" method, in particular for error control of the stored main memory addresses (TAG). <IMAGE>

Description

Verfahren und Anordnung zur Sicherung von wichtigen Informationen in Speichereinheiten mit wahlweisem Zugriff, insbesondere solchen aus RAM-Bausteinen Die Erfindung betrifft ein Verfahren und Anordnung zur Sicherung von wichtigen, nicht doppelt vorhandenen Informationen in aus Registern oder Speicherfeldern bestehenden Speichereinheiten mit wahlweisem Zugriff, insbesondere solchen aus RAM-Bausteinen, entsprechend dem Oberbegriff des Patentanspruches 1.Procedure and arrangement for securing important information in memory units with optional access, especially those made of RAM modules The invention relates to a method and arrangement for securing important, Information that is not duplicated in registers or memory fields Storage units with optional access, in particular those made of RAM modules, according to the preamble of claim 1.

Die Sicherung von wichtigen Daten oder Informationen durch einen fehlerkorrigierenden Code ist allgemein bekannt. Wichtige Daten sind zum Beispiel die in einem dem Arbeitsspeicher einer Datenverarbeitungsanlage vorgeschalteten Pufferspeicher als Cache-Speicher gespeicherten Daten des Arbeitsspeichers, wenn nur diese Daten geändert und geänderte Daten nur dann in den Arbeitsspeicher übertragen werden, wenn der zugehörige Speicherbereich im Cache-Speicher für andere Daten benötigt wird (~Copy-back"-Verfahren). In diesem Falle sind die geänderten Daten nämlich nicht doppelt vorhanden, und vor allem würden Speicherfehler bei der jeweils in Verbindung mit den eigenen Daten gespeicherten Arbeitsspeicheradresse eine richtige Einordnung der Daten in den Arbeitsspeicher verhindern. Die auszulagernden Daten würden vielmehr aufgrund der verfälschten Adresse an eine falsche Stelle im Arbeitsspeicher übertragen, und außerdem ginge bei Verwendung mehrerer Cache-Speicher die Übereinstimmung der Daten verloren. Die ordnungsgemäße Arbeitsweise der Datenverarbeitungsanlage würde dadurch erheblich beeinträchtigt.The backup of important data or information by an error-correcting Code is well known. Important data are, for example, those in a main memory a data processing system upstream buffer memory as a cache memory saved data of the main memory, if only this data changed and changed Data can only be transferred to the main memory if the associated memory area is required in the cache memory for other data (~ copy-back "method). In this Case, the changed data are not duplicated, and above all would Memory error in each saved in connection with your own data Working memory address a correct classification of the data in the working memory impede. The data to be outsourced would rather be due to the falsified address transferred to the wrong place in memory, and also would go when using multiple cache memories lost data consistency. The proper How the data processing system works would be significant impaired.

Es ist daher üblich, solche Daten mit einem fehlerkorrigierenden Code zu sichern und im Fehlerfall entsprechend zu korrigieren - man siehe zum Beispiel Computing Surveys, Vol.14, Nr.3, September 1982, Seiten 473 bis 530, insbesondere Seite 501, rechte Spalte, Abschnitt 6).It is therefore common practice to encode such data with an error-correcting code to be saved and corrected accordingly in the event of an error - see for example Computing Surveys, Vol. 14, No. 3, September 1982, pages 473 to 530, in particular Page 501, right column, section 6).

Eine derartige Sicherung anstelle der beispielsweise sonst üblichen Paritätssicherung bedingt zusätzlichen Speicheraufwand und in der Regel zusätzliche Laufzeiten, wenn beim Auslesen aus dem Speicher immer erst die Korrekturlogik durchlaufen wird, so daß sich die Dauer des Speicherzyklus entsprechend vergrößert. Der größere Speicherbedarf erfordert mehr Platz zur Unterbringung und bedingt wegen der zwangsläufig größeren Verbindungsentfernungen ebenfalls zusätzliche, den Speicherzyklus beeinflussende Laufzeiten. Durch den insgesamt größeren Hardwareumfang für die Korrektureinrichtung steigt außerdem auch die Wahrscheinlichkeit zusätzlicher Fehler, die zu einem Programmabbruch führen können.Such a fuse instead of the usual one, for example Parity protection requires additional memory overhead and, as a rule, additional Run times if the correction logic is always run through when reading out from the memory so that the duration of the memory cycle is increased accordingly. The bigger one Storage requirements require more space to accommodate and due to inevitably larger connection distances also have additional effects on the storage cycle Terms. Due to the overall larger scope of hardware for the correction facility also increases the probability of additional errors that lead to a program termination being able to lead.

Es ist daher Aufgabe der Erfindung, Verfahren und Anordnung der eingangs genannten Art zu schaffen, bei dem bzw. der eine Sicherung und Fehlerkorrektur in herkömmlicher weise ohne wesentliche Beeinflussung der Dauer des normalen Speicherzyklus möglich ist.It is therefore the object of the invention, the method and the arrangement of the above to create a backup and error correction in conventionally without significantly affecting the duration of the normal memory cycle is possible.

Diese Aufgabe wird gemäß der Erfindung durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.This object is achieved according to the invention by the characterizing features of claim 1 solved.

Danach werden zwar wie bisher die zu speichernden Informationen durch einen fehlerkorrigierenden Code gesichert und die erhaltenen Sicherungszeichen abgespei- chert. Die Speicherung der Sicherungszeichen erfolgt aber getrennt von den zugehörigen Informationen, und beim Lesen aus dem Speicher wird die Korrektureinrichtung nur wirksam, wenn ein Fehler festgestellt worden ist. Die dazu notwendige Fehlerüberwachung erfolgt durch ein anderes, einfacheres Sicherungsverfahren, z.B. durch herkömmliche Paritätssicherung, was weniger Speicherauf wand für die Prüfzeichen erfordert und ohne wesentlichen Zeitverzug durchführbar ist. Im Regelfall, d.h. bei fehlerfreien Informationen, ist die Fehlerkorrektur ohne Einfluß auf die Dauer des Speicherarbeitszyklus, wobei durch die abgesetzte Speicherung der Sicherungszeichen auch die Verbindungsentfernungen im eigentlichen Informationsspeicherbereich optimal klein bleiben.After that, the information to be saved will be processed as before an error-correcting code saved and the received security characters stored chert. The security marks are saved separately from the associated ones Information, and when reading from memory, the correction device will only effective when an error has been detected. The error monitoring required for this is carried out using a different, simpler backup method, e.g. conventional Parity protection, which requires less memory for the check characters and can be carried out without a significant delay. As a rule, i.e. if there are no errors Information, the error correction has no influence on the duration of the memory work cycle, With the remote storage of the security symbols, the connection distances are also recorded remain optimally small in the actual information storage area.

Die Verwendung getrennter Speicher für Informationen und zugehörige Sicherungszeichen ist zwar an sich bekannt -man siehe IBM Technical Disclosure Bulletin, Vol. 16, No.lO, March 1974, Seite 3280/3281. Die Trennung der Speicherung erfolgt hierbei jedoch nicht unter dem Ge sichtspunkt, für den eigentlichen Informationsspeicherbereich geringere Verbindungsentfernungen zu schaffen und um damit infolge der geringeren Laufzeiten die notwendige Dauer des Speicherzyklus möglichst klein zu halten, sondern um beide Speicher gegeneinander zeitverzögert ansteuern zu können. Außerdem erfolgt die Fehlerüberprüfung anhand der Sicherungszeichen und nicht anhand gesonderter Prüfzeichen, so daß nur durch einen entsprechend langen Speicherzyklus sichergestellt ist, daß fehlerhafte und bereits vor Abschluß der Prüfung provisorisch freigegebenen Informationen sich durch rechtzeitigen Widerruf derselben nicht ausbreiten können.The use of separate stores for information and related Security mark is known per se - see IBM Technical Disclosure Bulletin, Vol. 16, No. 10, March 1974, pages 3280/3281. The storage is separated but not from the point of view of the actual information storage area To create shorter connection distances and thus as a result of the shorter To keep the necessary duration of the storage cycle as short as possible, but rather in order to be able to control both memories against each other with a time delay. Also takes place the error check based on the security marks and not on separate ones Check mark, so that only ensured by a correspondingly long storage cycle is that incorrect and provisionally released before the end of the examination Information cannot spread through timely revocation of the same.

Weiterbildungen des erfindungsgemäßen Verfahrens er- geben sich aus den Patentansprüchen 2 und 3, die auf die Einbettung des Verfahrens in einen speicherprogrammier ten Funktionsablauf und auf die Anwendung bei einem Cache-Speicher Bezug nehmen. Die entsprechende Anordnung zur Durchführung des Verfahrens gemäß der Erfindung ergibt sich aus dem Merkmal des Patentanspruches 4.Developments of the method according to the invention give from claims 2 and 3, which refer to the embedding of the method in a memory-programmed function sequence and the application in a cache memory To refer to. The corresponding arrangement for carrying out the method according to the invention results from the feature of claim 4.

Einzelheiten der Erfindung seien nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Das Blockschaltbild entsprechend der einzigen dargestellten Figur bezieht sich auf einen Cache-Speicher und beschränkt sich auf eine prinzipielle Darstellung.Details of the invention are given below with reference to one in the drawing illustrated embodiment explained in more detail. The block diagram accordingly the only figure shown relates to a cache memory and limited on a principle representation.

Es sind zwei getrennte Speichereinheiten dargestellt, nämlich die Einheit D-SP für die Informationen TAG/DAT und die Einheit SI-SP für die Sicherungszeichen ECC des fehlerkorrigierenden Codes. Beide Speicher D-SP und SI-SP können in an sich bekannter Weise aus RAM-Bausteinen zusammengesetzt sein, und sie werden in einheitlicher Weise über die zugehörigen Schreib-/Lesesteuerungen S/L-ST1 bzw. S/L-ST2 angesteuert, so daß Informationen und zugehöriges Sicherungszeichen jeweils mit einheitlicher Adresse AD1 gleichzeitig geschrieben oder gelesen werden.Two separate storage units are shown, namely the Unit D-SP for the information TAG / DAT and the unit SI-SP for the security characters ECC of the error-correcting code. Both memory D-SP and SI-SP can in itself known to be composed of RAM modules, and they are in more uniform Controlled via the associated read / write controls S / L-ST1 or S / L-ST2, so that information and associated security mark are each with a uniform Address AD1 can be written or read at the same time.

Wenigstens die Informationen TAG/DAT im Datenspeicher D-ST sind durch ein oder zwei Paritätsbits P für die Fehlererkennung gesichert, je nachdem welcher Fehlererkennungsgrad sichergestellt sein soll. Auch die Sicherungszeichen ECC im zweiten Speicher SI-SP können in gleicher Weise gesichert sein.At least the information TAG / DAT in the data memory D-ST is through one or two parity bits P secured for error detection, depending on which one The degree of error detection should be ensured. The security symbols ECC in the second memory SI-SP can be secured in the same way.

Die Paritätszeichen P werden beim Lesen jeweils von einer mit dem Speicherausgang gekoppelten Prüfeinrich- tung P-PE kontrolliert. Im Fehlerfall wird die übergeordnete allgemeine Speichersteuerung SP-ST informiert, die dann die übliche Fehlerbehandlung und -korrektur veranlaßt, bevor der allgemeine Funktionsablauf fortgesetzt wird.The parity characters P are each read by one with the Memory output coupled test equipment controlled by P-PE. In the event of an error, the higher-level general storage control SP-ST is informed, which then initiates the usual error handling and correction before the general Functional sequence is continued.

Mit dem Eingang für den Datenspeicher ist der Sicherunszeichengenerator SI-GEN für den Fehlerkorrekturcode gekoppelt, der den Sicherungsspeicher SI-SP speist.The safety symbol generator is connected to the input for the data memory SI-GEN coupled for the error correction code that feeds the backup memory SI-SP.

Die Ein- bzw. Ausgänge beider Speicher D-SP und SI-SP sind bei Bedarf über Auswahlschalter MUX1 bzw. MUX2 mit der Korrektureinrichtung KE verbindbar, so daß aus dem Datenspeicher D-SP ausgelesene fehlerhafte Informationen und das zugehörige Sicherungszeichen ECC nacheinander der Korrektureinrichtung KE zugeführt und die korrigierten Informationen wieder in den Datenspeicher D-SP und das neu erzeugte zugehörige Sicherungszeichen ECC in den Sicherungsspeicher SI-SP eingespeichert werden können.The inputs and outputs of both storage tanks D-SP and SI-SP are available if required Can be connected to the KE correction device via selector switch MUX1 or MUX2, so that erroneous information read out from the data memory D-SP and the Associated security characters ECC successively supplied to the correction device KE and the corrected information again in the data memory D-SP and the new generated associated security characters ECC are stored in the security memory SI-SP can be.

In Auswirkung des gewählten Ausführungsbeispieles in Form eines Cache-Speichers ist mit dem Adressenbereich TAG des Informationsspeichers D-SP eine an sich bekannte Überwachungseinrichtung HIT/MISS gekoppelt, die überwacht, ob ein dem Adressenteil AD2 entsprechener Adresseneintrag TAG im angesteuerten Speicherabschnitt vorliegt, der durch den Adressenteil AD1 der Gesamtadresse AD bestimmt ist, die wiederum bei einer Anfrage an den nicht dargestellten Arbeitsspeicher von einer der anfragenden Einrichtungen der Datenver arbeitungsanlage geliefert wird.As a result of the selected exemplary embodiment in the form of a cache memory is known per se with the address area TAG of the information memory D-SP Monitoring device HIT / MISS coupled, which monitors whether the address part AD2 corresponding address entry TAG is available in the addressed memory section, which is determined by the address part AD1 of the total address AD, which in turn is at a request to the main memory (not shown) from one of the requesters Facilities of the data processing system is supplied.

Die Funktion von Cache-Speichern und deren tatsächli- cher Aufbau ist allgemein geläufig - man siehe beispielsweise den genannten Aufsatz aus Computing Surveys mit den gegebenen Literaturhinweisen - und soll daher nicht näher erörtert werden, da dies für das Verständnis der Erfindung nicht erforderlich ist. Beim gezeigten Ausführungsbeispiel ist daher der eigentliche Dateninformationsteil DAT neben dem Adresseninformationsteil TAG im Speicher D-SP nur gestrichelt angedeutet. Dieser Dateninformationsteil braucht auch nicht in gleicher Weise durch einen Fehlerkorrekturcode gesichert zu sein, da der Schutz der Adressen TAG aus naheliegenden Gründen Vorrang genießt. Der Datenteil kann aber in gleicher Weise gesichert sein, und zwar getrennt für sich oder aber auch jeweils einheitlich zusammen mit dem zugehörigen Adressenteil.The function of cache memories and their actual cher Structure is generally familiar - see, for example, the above-mentioned article Computing surveys with the given references - and should therefore not be detailed as it is not necessary for an understanding of the invention. In the exemplary embodiment shown, it is therefore the actual data information part DAT next to the address information part TAG in memory D-SP only indicated by dashed lines. This data information part is also not required in the same way by an error correction code to be secured, since the protection of the TAG addresses has priority for obvious reasons enjoy. The data part can, however, be saved in the same way, namely separately individually or together with the associated address section.

Damit ergibt sich folgende Arbeitsweise: Informationen TAG/DAT für den Speicher D-SP werden in an sich bekannter Weise nach Bedarf über den Auswahlschalter MUX1 angeliefert und in einen zugewiesenen Abschnitt eingespeichert. Gleichzeitig wird durch den Generator SI-GEN das Sicherungszeichen ECC gebildet und in den zweiten Speicher SI-SP an entsprechender Stelle abgespeichert.This results in the following working method: Information TAG / DAT for the memory D-SP are in a manner known per se as required using the selection switch MUX1 delivered and stored in an assigned section. Simultaneously the security symbol ECC is formed by the generator SI-GEN and in the second SI-SP memory stored in the appropriate location.

Beim Lesen eines der Speicherabschnitte anhand der gelieferten Adresse AD wird entweder nur die Information aus dem Speicher D-SP oder gleichzeitig auch das zugehörige Sicherungszeichen ECC aus dem Speicher SI-SP gelesen. Das gelesene Sicherungszeichen bleibt aber auf jeden Fall zunächst ohne Einfluß. Die Prüfeinrichtung P-PE prüft die gelesene Information auf Fehlerfreiheit.When reading one of the memory sections using the supplied address AD is either only the information from the memory D-SP or at the same time the associated safety symbol ECC is read from the SI-SP memory. The read In any case, the security mark has no effect at first. The test facility P-PE checks the information read to ensure that it is free of errors.

Bei einer fehlerfreien Information wird von der Speichersteuerung SP-ST der Auswahlschalter MUX2 für den Eingang 0 freigegeben und damit die Information auf das Leitungssystem BUSl durchgeschaltet, von wo sie zu der betroffenen anfragenden Einrichtung weitergeleitet wird.If the information is correct, the memory controller SP-ST enabled the selection switch MUX2 for input 0 and thus the information on the line system BUSl switched through, from where it to the affected requesting institution is forwarded.

Bei einer gelesenen fehlerbehafteten Information wird, beispielsweise durch Übergang auf eine entsprechende Fehlerbehandlungsroutine in der Ablaufsteuerung der Speichersteuerung SP-ST die Information der Korrektureinrichtung KE zugeleitet, der anschließend über den Eingang 1 des Auswahlschalters MUX2 auch das zugehörige Sicherungszeichen ECC aus dem Speicher SI-SP zugeleitet wird. Ist der Fehler korrigierbar, wird die korrigierte Information über das Leitungssystem BUS2 und den Eingang 1 des Auswahlschalters MUXl in den beim Lesen angesteuerten Abschnitt des Speichers D-SP als neue Information eingespeichert sowie gleichzeitig erneut ein Sicherungszeichen ECC gebildet und abgespeichert. Die Fehlerbehandlungsroutine ist damit erledigt und der Lesevorgang kann wiederholt und damit der ursprüngliche Funktionsablauf fortgesetzt werden.When incorrect information is read, for example by switching to a corresponding error handling routine in the sequence control the information from the correction device KE is forwarded to the memory control SP-ST, which is then also the associated via input 1 of the selection switch MUX2 Security character ECC is supplied from the memory SI-SP. If the error can be corrected, the corrected information is sent via the line system BUS2 and input 1 of the selection switch MUX1 in the section of the memory that is controlled during reading D-SP saved as new information and at the same time a security symbol again ECC formed and saved. The error handling routine is done and the reading process can be repeated and thus the original functional sequence be continued.

Diese Art des Informationsflusses in Form von gesteuerten Registertransfers ist einerseits durch einen speicherprogrammierten Funktionsablauf, beispielsweise in Verbindung mit Mikroprozessoren, steuerbar und eröffnet andererseits die Mehrfachausnutzung der Fehlerkorrektureinrichtung KE für andere an die Leitungssysteme BUSl und BUS2 angeschaltete Funktionseinheiten.This type of information flow in the form of controlled register transfers is on the one hand by a programmed function sequence, for example in connection with microprocessors, controllable and, on the other hand, opens up multiple utilization the error correction device KE for others to the line systems BUS1 and BUS2 connected functional units.

Claims

1. Procedure for securing important non-duplicates Information in storage units consisting of registers or storage fields with optional access, in particular from RAM modules, by an error-correcting device Code and storage of the corresponding security mark (ECC) in connection with the information to be backed up (TAG / DAT) e t that the security characters derived from the error-correcting code (ECC) in a separate memory (SI-SP) in the same order as the information (TAG / DAT) that the information itself is stored together with a after a simple security procedure (e.g. parity bit P) saved and checked using this test character (P) when saving and that only in the case of an error determined on the basis of this test character (P) the associated security symbol stored in the separate memory (SI-SP) (ECC) is read and the error correction is carried out.

2. The method according to claim 1, d a d u r c h g e -k e n n z e i c h n e t, that in the case of stored-programmed function sequences as a result of the determination of an error is transferred to an error handling routine by the test character (P) that the necessary correction of the read incorrect information (TAG / DAT) and the corrected information instead of the erroneous information writes into the information memory (D-SP), so that the interrupted functional sequence can be continued with reading the corrected information.

3. The method according to claim 1 or 2 in application to #a buffer memory in data processing systems in which the buffer memory is used as a cache memory slower main memory is connected upstream, with only contained in the cache memory Data is changed and changed data is only transferred to the main memory, if the associated memory area in the cache memory is required for other data will ("Copy-back" method) d u r c h e k e n n n z e i c h -n e t that at least the stored addresses (TAG) are subjected to separate backup while the associated additional data not recorded by the separate backup (e.g. DAT) are each subject to the simple backup.

4. Arrangement for performing the method according to one of the claims 1 to 3 with a storage unit (D-SP) for the information (TAG / DAT) and a Correction device (KE) for incorrect information, d u r c h g e k It is noted that there is an independent memory unit for the security characters (ECC) (SI-SP) is provided, its read / write control (S / L-ST2) to the (S / L-ST1) the information storage unit (D-SP) is connected in parallel and its information output with the output of the security device (ECC) supplying security device (SI-GEN) is connected to the input of the information memory (D-SP) that the outputs both storage units (D-SP and SI-SP) optionally via a selector switch (MUX2) can be connected to a common output line system (BUS1) to which the Error correction device (KE) can be switched on, the output of which is in turn connected to the Input of the information memory (D-SP) can be connected, and that at least with the output of the information memory (D-SP) one after nem Test device (P-PE) working with a simpler safety procedure for detection of errors based on the test characters stored together with the information (e.g. TAG) (P) is coupled through in connection with the general memory controller (SP-ST) that corrected incorrect information can be triggered.