DE3337386A1 - METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A SIGNAL TO CONTROL THE VERTICAL DISTRACTION IN AN IMAGE DISPLAY ARRANGEMENT - Google Patents
METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A SIGNAL TO CONTROL THE VERTICAL DISTRACTION IN AN IMAGE DISPLAY ARRANGEMENTInfo
- Publication number
- DE3337386A1 DE3337386A1 DE19833337386 DE3337386A DE3337386A1 DE 3337386 A1 DE3337386 A1 DE 3337386A1 DE 19833337386 DE19833337386 DE 19833337386 DE 3337386 A DE3337386 A DE 3337386A DE 3337386 A1 DE3337386 A1 DE 3337386A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- pulse
- state
- signal
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Details Of Television Scanning (AREA)
Description
PIIF 82 59'+ H-. U · 7.10.1983PIIF 82 59 '+ H-. U · October 7, 1983
Verfahren und Schal tungsanordnung zum Ei'zeugen eines Signals Steuerung der Vertikalablenkung in einer Bildwiedergabe-Method and circuit arrangement for generating a signal Control of vertical deflection in an image display
Die Erfindung bezieht sich, auf ein Verfahren zum Erzeugen eines Signals zur Steuerung der Vertikal-Ablenkung in einer Bildwiedergabeanordnung in der Teilbild-Impulse durch Zählen von Halbzeilen erhalten werden, wobei geprüft wird, ob es zwischen dem Erscheinen einer vorbestimmten Anzahl Halbzeilen und einem abgetrennten Teilbild-Impuls, erhalten aus einem Signal, das von der Bildwiedergabeanordnung empfangen wird, eine Koinzidenz gibt, und wobei ein Synchronzustand ermittelt wird, wenn es Koinzidenz gibt während einer vorbestimmten Anzahl aufeinanderfolgender Teilbilder zum Erzeugen, wenn dieser Zustand ermittelt; wurde, eines Zählimpulses, wenn die genannte vorbestimmte Anzahl Halbzeilen erscheint, und dies zum Erzeugen des Vertikal-Ablenksteuersignals mittels dieses Zählimpulses, wobei der abgetrennte Impuls benutzt wird zum Erzeugen des Steuersignals, wenn der Synchronzusrand nicht detektiert wurde.The invention relates to a method for generating a signal for controlling the vertical deflection in a picture display device in which field pulses are obtained by counting half lines, where checked whether there is between the appearance of a predetermined number of half lines and a separated field pulse, obtained from a signal received by the picture display device gives a coincidence, and where a synchronous state is determined when there is coincidence during a predetermined number of consecutive ones Sub-images to be generated when this condition is detected; became a count when said predetermined Number of half lines appears, and this to generate the vertical deflection control signal by means of this counting pulse, the separated pulse being used to generate the control signal if the synchronous margin is not detected became.
Zur Zeit gibt es bei elektronischen Schaltungsanordnungen, und insbesondere bei Bildwiedergabeanordnungen, beispielsweise Fernsehempfängern, einen Trend ein Verfahren zu finden, wobei eine maximale Anzahl Signale auf digitale Weise verarbeitet werden kann, da diese Technik es ermöglicht, die Verwendung von Elementen wie Kondensatoren oder Präzisionswiderständen zu vermeiden, da es dann möglich wird in zunehmendem Masse vollständige Funktionen auf einer einzigen Halbleiterscheibe zu integrieren, wodurch die Anzahl Verbindtmgen durch gedruckte Schaltungen verringert wird. Durch die Tatsache, dass die Anzahl teurer Schaltungselemente, die Abmessungen der gedruckten Schaltungsoberflächen und die Anzahl Halbleiterfassungen verringert werden können, lassen sich wesentliche Einsparungen erzielen. At the moment there are electronic circuit arrangements, and especially picture display arrangements, e.g. television receivers, a trend a process with a maximum number of signals that can be processed digitally, as this technique enables avoid the use of elements like capacitors or precision resistors as it is then possible will increasingly integrate full functions on a single semiconductor wafer, thereby reducing the Reduced number of connections through printed circuit boards will. Due to the fact that the number of expensive circuit elements, the dimensions of the printed circuit surfaces and the number of semiconductor sockets can be reduced, substantial savings can be achieved.
Eine andere Aufgabe ist es u.a. die Unempfindlich-Another task is, among other things, the insensitive
PHF 82 59k ·&- -Q' 7-10.1983PHF 82 59k & - -Q ' 7-10.1983
keit der Vertikal-Synchronisierung für Störungen zu verbessern, welche Synchronisierung man durch das Zählen der Zeilen zu erhalten versucht.to improve the vertical synchronization for disturbances, what synchronization you are trying to get by counting the lines.
In diesem Zusammenhang sind eine Anzahl Ausführungs-In this context, a number of execution
g formen verwirklicht worden, die auf demselben Basisprinzip der Erzeugung eines Vertikal-Impulses durch einen Zeilenzähler, für eine vorbestimmte Anzahl Zeilen basieren. Für die europäische Norm von 625 Zeilen wird alle 312,5 Zeilen d.h. alle 625 Halbzeilen ein Impuls erzeugt, und dieser Impuls wird benutzt statt des obengenannten abgetrennten Impulses (indirekte Synchronisierung)g shapes have been realized based on the same basic principle the generation of a vertical pulse by a line counter for a predetermined number of lines. For the European standard of 625 lines becomes every 312.5 lines i.e. every 625 half lines a pulse is generated, and this one Pulse is used instead of the above-mentioned separated pulse (indirect synchronization)
Es tritt dann jedoch ein Problem auf, insbesondere in den folgenden zwei Fällen:However, a problem then arises, especially in the following two cases:
- wenn die Phase der Vertikal Abtastung ändert, was beispielsweise der Fall sein kann, wenn von der einen Kamera auf die andere umgeschaltet wird, muss es dann möglich sein, den Zähler wieder entsprechend der neuen Phase zu starten,- if the phase of the vertical scan changes, what for example can be the case when switching from one camera to the other, then it has to be possible to reset the counter according to the new one Start phase,
- wenn die Frequenz nicht die erwartete Frequenz ist, beispielsweise wenn eine Norm empfangen wird, die abweicht von der erwarteten Norm, muss dennoch Synchronisierung erhalten werden.- if the frequency is not the expected frequency, for example if a standard is received that deviates from the expected standard, synchronization is still required can be obtained.
Die zugrunde liegende Idee aller bekannten Ausführungsformen ist, zu ermitteln, ob die Synchronisierung auf einwandfreie Weise durch Zeilenzahlen definiert ist, indem versucht wird, eine Koinzidenz des abgetrennten Impulses und des Zählimpulses zu erhalten, und zu der direkten "Verwendung des abgetrennten Impulses (direkte Synchronisierung) zurückzukehren wenn der Zählimpuls nicht richtig ist. Es liegt auf der Hand, dass, um die Wirkung von Störungen auszuschalten, die Entscheidung, dass es einen nicht synchronisierten Zustand gibt, nicht getroffen wird bevor das NichtVorhandensein der Koinzidenz einige Male hintereinander aufgetreten ist.The underlying idea of all known embodiments is to determine whether the synchronization is properly defined by line numbers, by trying to get a coincidence of the separated pulse and the count, and to the direct one "Use the separated pulse (direct synchronization) to return if the counting pulse is incorrect is. It is obvious that in order to eliminate the effect of interference, the decision that it is one not synchronized state there, is not hit before the absence of coincidence a few times occurred in a row.
Eine Schaltungsanordnung mit diesen Eigenschaften ist beispielsweise ixi der französischen Patentschrift Nr. 2 208 26 1 beschrieben. Diese bekannte Schaltungsanordnung weist den Nachteil auf, dass, wenn eitid Über·tragungA circuit arrangement with these properties is for example ixi of the French patent specification No. 2 208 26 1. This known circuit arrangement has the disadvantage that when there is a transmission
PHF 82 5S)A 3- .£· 7.10.1983PHF 82 5S) A 3-. £ 7.10.1983
empfangen wird, worin die Anzahl Halbzeilen jedes Teilbildes von 625 abweicht, die Schaltungsanordnung nur mit direkter Synchronisierung arbeiten kann, d.h. mittels des abgetrennten Impulses mit allen bekannten Nachteilen dieser Betriebsart, namentlich die Empfindlichkeit für Störungen und eine schlechte Wiedergabe im Falle eines schwachen Signals, wodurch ein schlechter Störabstand verursacht wird. Diese Schaltungsanordnung kann daher nur benutzt werden für Synchronisierung durch Zählung für eine einzige Norm.is received, wherein the number of half lines of each field differs from 625, the circuit arrangement only with direct synchronization can work, i.e. by means of the separated pulse with all the known disadvantages of this Operating mode, namely the sensitivity to interference and poor reproduction in the event of a weak one Signal causing a poor signal-to-noise ratio. This circuit arrangement can therefore only be used for synchronization by counting for a single standard.
Die Erfindung hat nun zur Aufgabe, ein Verfahren und eine Schaltungsanordnung zum Erzeugen eines Vertikal-Signals durch Synchronisierung durch Zählung zu schaffen, folglich indirekt, mit wenigstens zwei bestehenden Normen insbesondere ohne Zwischenkunft des Benutzers.The invention now has the object of a method and a circuit arrangement for generating a vertical signal to be created by synchronization by counting, consequently indirect, with at least two existing standards especially without any interference by the user.
Das erfindungsgemässe Verfahren weist dazu das Kennzeichen auf, dass, während ebenfalls geprüft wird, ob es eine Koinzidenz zwischen einer zweiten vorbestimmten Anzahl Halbzeilen und dem abgetrennten Teilbildimpuls gibt, der Synchronzustand jeder der vorbestimmten Anzahl HaIbzeilen gespeichert wird und wenn dieser Zustand für nur eine dieser zwei Anzahlen von Halbzeilen erhalten wird, der entsprechende Zählimpuls erzeugt und zum Erzeugen des Vertikal-Ablenksteuersignals benutzt wird, während wenn der synchronisierte Zustand für eine dieser zwei Anzahlen von Halbzeilen nicht erhalten wird, der abgetrennte Impuls zum Erzeugen des Vertikal-Ablenksteuersignals benutzt wird.The method according to the invention has for this purpose Indicates that while it is also checked whether there is a coincidence between a second predetermined Number of half lines and the separated field pulse gives the synchronous state of each of the predetermined number of half lines and if this state is obtained for only one of these two numbers of half lines, the corresponding count pulse is generated and used to generate the vertical deflection control signal, while if the synchronized state for one of these two numbers of half lines is not obtained, the separated pulse is used to generate the vertical deflection control signal.
Eine Schaltungsanordnung zum Durchführen des erfindungsgemässen Verfahrens, mit:A circuit arrangement for performing the inventive Procedure, with:
- einem Halbzeilenzähler,- a half-line counter,
_ einer ersten Zähldetektorschaltung zum Erzeugen eines Impulses, der der ersten vorbestimmten Anzahl Halbzeilen entspricht,_ a first count detector circuit for generating a Pulse corresponding to the first predetermined number of half-lines,
- einem ersten Zustandsdetektor zum Detektieren des Synchronzuscandes entsprechend der ersten Zähldetektorschaltung- A first state detector for detecting the synchronous scan corresponding to the first count detector circuit
und zum Erzeugen des Zählimpulses, wenn dieser Zustand detektiert wird,
weist das Kennzeichen auf, dass sie weiterhin enthält:and to generate the counting pulse when this condition is detected,
indicates that it still contains:
- eine zweite Zähldetektorschaltung, die mit dem Zähler- a second count detector circuit associated with the counter
PHF 82 59^+ -1^ ?\- . 7.10.1983PHF 82 59 ^ + - 1 ^? \ -. October 7, 1983
gekoppelt ist zum Erzeugen eines zweiten Impulses, der der zweiten vorbestimmten Anzatil Halbzeilen entspricht, - einen zweiten Zustandsdetektor zum Detektieren des Synchronzustandes entsprechend der zweiten Zähldetektorschaltung und zum Erze^igen des Zählimpulses, wenn dieser Zustand detektiert wird,is coupled to generate a second pulse which corresponds to the second predetermined number of half-lines, a second state detector for detecting the synchronous state corresponding to the second count detector circuit and to generate the counting pulse when this condition is detected,
eine Wahlschaltung, die mit dem ersten und dem zweiten Zustandsdetektor verbunden ist und wirksam ist, wenn der erste oder der zweite Zustandsdetektor den Synchronzustand anzeigt und die mittels des entsprechenden Zählimpulses das Vertikalsteuersignal auslöst, wenn dieser Zustand detektiert wird,a selector circuit that connects to the first and the second State detector is connected and is effective when the first or the second state detector is the synchronous state and which triggers the vertical control signal by means of the corresponding counting pulse when this Condition is detected,
und eine Torschaltung, die den abgetrennten Impuls erhält und mit dem Ausgang der ¥alilschaltung verbunden ist zum
Auslösen des Vertikalsteuersignals mittels des abgetrennten
Impulses, wenn die Wahlschaltung nicht wirksam ist. Ein Vorteil des erfindungsgemässen Verfahrens und
der Schaltungsanordnung, durch die das genannte Verfahren
durchgeführt wird, ist, dass es für einen Bildempfänger
möglich ist, für zwei unterschiedliche Normen in der Synchronisierung-durch-Zählung-Betriebsart
zu funktionieren und daffit dies unter Verwendung nur eines einzigen Zählers
durchgeführt werden kann, und folglich mit einer wesentlichen Einsparung an Mitteln. Diese Schaltungsanordnung
kann ohne Änderung oder ohne Hinzufügung aus s er ei' Elemente
für die zwei Hauptiiormen, die es zur Zeit in der Welt gibt,
benutzt werden. Dadurch kann diese Schaltungsanordnung in viel grösseren Stückzahlen und zu niedrigeren Kosten hergestellt
werden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
Es zeigenand a gate circuit which receives the separated pulse and is connected to the output of the ¥ all circuit for triggering the vertical control signal by means of the separated pulse when the selection circuit is not effective. An advantage of the method according to the invention and the circuit arrangement by which said method is carried out is that it is possible for an image receiver to function for two different standards in the synchronization-by-counting mode and thus using only one Counter can be carried out, and consequently with a substantial saving in resources. This circuit arrangement can be used with no change or addition of its own elements for the two major diodes that are currently in the world. As a result, this circuit arrangement can be produced in much larger numbers and at lower costs.
An embodiment of the invention is shown in the drawing and is described in more detail below. Show it
Fig. 1 ein Blockschaltbild eines Fernsehempfängers mit der Schaltungsanordnung zum Durchführen des erfindungsgemässen Verfahrens,Fig. 1 is a block diagram of a television receiver with the circuit arrangement for carrying out the method according to the invention,
Fig. 2 und 3 Einzelheiten der erfindungsgemässen Schaltungsanordnung, wobei dLe Schaltungsanordnung in Fig.'j an sich bekannt isst,2 and 3 details of the inventive Circuit arrangement, the circuit arrangement in Fig.'j eats known per se,
PHF 82 59^ "$·'$' 7.10.1983PHF 82 59 ^ "$ · '$' 10/7/1983
Fig. k und 5 die Art einiger Signale, die in der Schaltungsanordnung zum Durchführen des erfindungsgemässen Verfahrens erzeugt werden.FIGS. K and 5 show the type of some signals which are generated in the circuit arrangement for carrying out the method according to the invention.
In Fig. 1 empfängt eine Antenne I ein Fernsehsignal und führt dies einem HF-Detektionsteil 2 zu. Danach erreicht das detektierte Signal den Tonteil· 3 des Empfängers und ebenfalls einen Video-Verstärker k, dessen Ausgang ein zusammengestelltes Videosignal liefert. Dieses Signal wird einem Teil 5 zugeführt, der daraus die zur Steuerung einer Elektronenstrahlröhre 6 notwendigen Komponenten ableitet. Dieses Signal wird ebenfalls einem Amplitudensieb 7 zugeführt, das Horizontal-Synchronimpulse einem Phasendetektor zuführt, dessen Ausgangsspannung zur Regelung eines Oszillators 11 mittels eines Filters 9 und einer Reaktanzschaltung 10 benutzt wird. Der Oszillator 11 erzeugt ein Signal, dessen Frequenz der doppelten Horizontal-Fi'equenz entspricht, d.h. 2 f = 31·25O Hz bei Empfang eines Signals entsprechend der Norm mit 625 Zeilen je vollständiges Bild mit zwei zeilenversprungenen Teilbildern je Bild und mit 50 Teilbildern je Sekunde. Eine weitere Möglichkeit ist, dass der Oszillator 11 eine Spannung mit einer Frequenz f,, erzeugt, wobei diese Frequenz hinterher verdoppelt wird. Die Spannung der Frequenz 2 fH regelt eine Frequenzteilerschaltung 12, worin die genannte Frequenz halbiert wird, wobei das erhaltene Signal einer Horizontal-Ausgangsstufe 14 über eine Impulsformerstufe 13 zugeführt wird. Die Horizontal-Ausgangsstuf e 14 liefert einer Horizontal-Ablenkspule, die eixien Teil eines Spulengefüges 61 bildet und einen Rücklaufimpuls zu dem Phasendetektor 8 sendet, den Ablenkstrom.In FIG. 1, an antenna I receives a television signal and feeds it to an RF detection part 2. The detected signal then reaches the audio component x 3 of the receiver and also a video amplifier k, the output of which supplies a composite video signal. This signal is fed to a part 5, which derives the components necessary for controlling a cathode ray tube 6 from it. This signal is also fed to an amplitude filter 7, which feeds horizontal sync pulses to a phase detector, the output voltage of which is used to control an oscillator 11 by means of a filter 9 and a reactance circuit 10. The oscillator 11 generates a signal whose frequency corresponds to twice the horizontal sequence, ie 2 f = 31 * 25O Hz when receiving a signal according to the standard with 625 lines per complete image with two interlaced fields per image and with 50 fields each Second. Another possibility is that the oscillator 11 generates a voltage with a frequency f 1, this frequency being doubled afterwards. The voltage of the frequency 2 f H is regulated by a frequency divider circuit 12, in which the said frequency is halved, the signal obtained being fed to a horizontal output stage 14 via a pulse shaper stage 13. The horizontal output stage 14 supplies a horizontal deflection coil which forms part of a coil structure 61 and sends a return pulse to the phase detector 8, the deflection current.
All diese Schaltungsanordnungen sind dem Fachmann bekannt. Sie werden hier vorzugsweise in digitaler Schaltungstechnik verwirklicht, wenigstens was die Elemente 8 bis 13 anbelangt. Insbesondere kann der Oszillator 11 die Frequenz 2 f aus einer Schwingung mit einer viel höheren Frequenz erzeugen, beispielsweise mit der Frequenz 38 MHz, von der bestimmte Teilverhältnisse ganze Vielfache der Horizontalfrequenz ergeben und1 insbesondere ein Taktimpulssignal mit einer Periode von 842 ns, dessen Gebrauch unten-All of these circuit arrangements are known to the person skilled in the art. They are preferably implemented here using digital circuit technology, at least as far as elements 8 to 13 are concerned. In particular, the oscillator 11 can generate the frequency 2 f from an oscillation with a much higher frequency, for example with the frequency 38 MHz, of which certain partial ratios result in whole multiples of the horizontal frequency and 1 in particular a clock pulse signal with a period of 842 ns, the use of which is below -
PHF 82 59h -6- Qj 7.1O.1Q83PHF 82 59h -6- Qj 7.1O.1Q83
stehend beschrieben wird.is described standing.
Ein digitales Amplitudensieb 21 macht es möglich, den Vertikal-Synchronimpuls, der in diesem Signal vorhanden ist, von dem Synchronsignal abzuleiten, das von der Antenne empfangen und von dem Amplitudensieb 7 abgetrennt wird. Die Schaltung 21 benutzt das Taktimpulssignal, das von dem obengenannten Oszillator 11 erzeugt wird. Alle 842ns startet diese Signal mit der Speisung eines Abtastwertes des abgetrennten Signals in den Reiheneingang· eines Schieberegisters, beispielsweise eines 24-Bit-Registers. Die an den Parallelausgängen dieses Registers vorhandenen Bits bilden ein Wort. ¥enn ein Teilbildimpuls in dem abgetrennten Signal erscheint, hat dieses ¥ort eine sehr spezielle Konfiguration, die für diesen Impuls karakteristisch ist. Es kann beispielsweise zu dem Augenblick nach dem Anfang des Impulses 12 1-Bits mit nachfolgenden 12 O-Bits haben. Die Detektion dieser Konfiguration mittels eines Gattergefüges löst das abgetrennte Teilbildsignal aus.A digital amplitude sifter 21 makes it possible to use the vertical sync pulse present in this signal is to be derived from the synchronous signal received by the antenna and separated by the amplitude filter 7 will. The circuit 21 uses the clock pulse signal that is generated by the above-mentioned oscillator 11. This signal starts every 842ns with the feeding of a sample value of the separated signal in the series input of a shift register, for example a 24-bit register. The on the bits present at the parallel outputs of this register form a word. ¥ enn a field pulse in the separated Signal appears, this location has a very special configuration, which is characteristic of this impulse. For example, it can be at the moment after the start of the Pulse 12 1-bits with subsequent 12 O-bits. The detection of this configuration by means of a gate structure triggers the separated field signal.
Dies tritt während eines einzigen Zyklus zum EInschreiben der Abtastwerte in das Register auf und der erhaltene abgetrennte Teilbildimpuls wird folglich eine theoretische Dauer von 842 ns haben. Die Schaltung 21 ist einfachheitshalber nicht.detailliert dargestellt, da ein derartiges Amplitudensieb allgemein bekannt und von dem Fachmann auf einfache Weise verwirklichbar ist. Es kann auf jede andere bekannte Art und Weise verwirklicht werden.This occurs during a single enrollment cycle of the samples into the register and the resulting separated field pulse consequently becomes a theoretical duration of 842 ns. The circuit 21 is not shown in detail for the sake of simplicity, there is a such an amplitude sieve is generally known and can be implemented in a simple manner by the person skilled in the art. It can be realized in any other known manner.
Die Vertikal-S^mchronisierung kann durch Zählen der 2 f -Impulse in einem 10-Bit Binärzähler 15 durchgeführt werden, der mit einer Impulsformerschaltung 1'/ vqtbunden ist sowie mit einer Vertikal-Ausgangsstufe 18, die den Ablenkstrom einer Vertikal-Ablenkspule zuführt, die einen Teil des Spulengefüges 61 bildet.The vertical synchronization can be carried out by counting the 2 f pulses in a 10-bit binary counter 15 which is connected to a pulse shaper circuit 1 '/ vqt and to a vertical output stage 18 which feeds the deflection current to a vertical deflection coil , which forms part of the coil structure 61.
Die Synchron schaltung enthält einen ersten Zusraridsdetektor 22A, der einen Koinzidenzdetektor enthält, derThe synchronous circuit contains a first Zusraridsdetektor 22A, which includes a coincidence detector that
Koinzidenz zwischen einem abge trenn ton Teilbildinipuls, dervon dem Amplitudensieb 21 aus dem an der Antenne 2 empfangenen Signal abgetrennt wird und durch die Schaltungen 2, k, 7 vorbehandelt wird und einem Impuls, der von einer erstenCoincidence between a separated ton field input pulse, which is separated by the amplitude filter 21 from the signal received at the antenna 2 and is pretreated by the circuits 2, k, 7 and a pulse that is generated by a first
PHF 82 59h -*- Ab PHF 82 59h - * - From
- /Iv '- / Iv '
Zälilde tek torschal tung 1 9A beim Auftritt einer vorbes timmten Anzahl Haibzeiien an dem Ausgang des Zählers 15 geliefert wird. Diese Schaltung 22A detektiert, ob Koinzidenz stattfindet WaIiI-CiId einer vorbestimmten Anzahl aufeinanderfolgender Teilbilder, in welchem Fall diese Schaltung einen Synchronzustand speichert und ein Signal liefert, das angibt, dass die Synchronschaltung sich in diesem Zustand befindet. Das Synchronzustandssignal wird einer Nullrücksteilschaltung 20 zugeführt um dieser Schaltung mitzuteilen, dass sie einen sogenannten "Zähl"-Impuls beim Auftritt der genannten vorbestimmten Zählung von Halbzeilen erzeugen muss und um sie zu benutzen um das Vertikal-Synchronsignal auszulösen. In der beschriebenen Ausführungsform ist dafür gewählt worden, dass dieses Signal erscheint durch Nullrückstellung des Zählers 15. Der Zählimpuls löst also die Nullrückstellung des Zählers aus, der das Teilbildsignal erzeugt, das der Vertikal-Ausgangsstufe 18 zugeführt wird.Zälilde tek gate switch 1 9A when a predetermined one appears Number of halves supplied to the output of the counter 15 will. This circuit 22A detects whether there is coincidence WaIiI-CiId of a predetermined number of consecutive Sub-images, in which case this circuit has a synchronous state stores and supplies a signal which indicates that the synchronous circuit is in this state. The synchronous state signal becomes a zero reset circuit 20 to inform this circuit that it is receiving a so-called "counting" pulse when the mentioned must generate a predetermined count of half lines and to use them to trigger the vertical sync signal. In the embodiment described, it is chosen for this been that this signal appears by resetting of the counter 15. The counting pulse triggers the zero reset of the counter that generates the field signal, which is fed to the vertical output stage 18.
Ein zweiter Zähldetektor 1 9B führt einem zweiten Zustandsdetektor 22B beim Erscheinen einer weiteren vorbestimmten Zählung an dem Ausgang desselben Zählers 15 einen Impuls zu. Dieser Zustandsdetektor 22B enthält einen Koinzidenzdetektor, der Koinzidenz zwischen dem abgetrennten Impuls und dem Erscheinen dieser anderen vorbestimmten Zählung detektiert, und speichert einen SynchronzustandA second counting detector 1 9B leads a second State detector 22B upon the appearance of another predetermined one Counting at the output of the same counter 15 to a pulse. This state detector 22B includes one Coincidence detector, the coincidence between the separated pulse and the appearance of this other predetermined one Counting detects and stores a synchronous state
25 für diese andere Zählung.25 for this other count.
Eine Yah.lsch.al tung 23 überprüft, ob der Synchronzustand für eine der zwei Zählungen erhalten wird, und wenn dies der Fall ist, gibt die Schaltung der Nullrückstellschaltung 20 den Befehl, einen Zählimpuls für diese Zählung zu erzeugen und diesen zum Auflösen des Teilbildsignals zu benutzen. Die Schaltung 23 überprüft ebenfalls, ob der Synchronzustand für die zwei Zählungen erhalten wird oder ob sie für keine einzige Zählung erhalten wird und in beiden Fällen gibt sie der Schaltung 20 den Befehl, den abgetrennten Impuls zu benutzen um das Teilbildsignal für die Vertikal-Ablenkung auszulösen.A Yah.lsch.al device 23 checks whether the synchronous state for either of the two counts, and if so the circuit gives the zero reset circuit 20 the command to generate a count pulse for this count and this to resolve the field signal to use. The circuit 23 also checks whether the Synchronous state is obtained for the two counts or whether it is not obtained for any single count and in both cases it gives the circuit 20 the command, den to use the separated pulse to trigger the field signal for the vertical deflection.
Fig. 2 zeigt detaillierter die Wirkungsweise auf Basis eines Ausfülirungsbeispiels eines Schaltbildes fürFig. 2 shows in more detail the mode of operation on the basis of an exemplary embodiment of a circuit diagram for
PHF 82 594 •β- .AJ(, 7.1O.19Ö3PHF 82 594 • β- .AJ (, 7.1O.19Ö3
die Schaltungsanordnungen 19> 20, 22, 23. Es dürfte einleuchten, dass jede andere gleichwertige logische Kombination, gegebenenfalls angepasst an die spezifische Herstellungstechnik, im Rahmen der Erfindung möglich ist.the circuit arrangements 19> 20, 22, 23. It should be evident that any other equivalent logical combination, possibly adapted to the specific manufacturing technology, is possible within the scope of the invention.
Die Schaltungsanordnung 20 enthält eine UND-Torschaltung 26 und drei NICHT-UND-Torschaltungen 2?, 28, 29. Der Ausgang der Torschaltung 26 ist mit dem Nullrückstelleingang des Zählers I5 verbunden, wobei drei Eingänge desselben mit je einem Ausgang eines der NICHT-UND-To.rschaltungen 27» 28 bzw, 2£ verbunden sind und ein vierter Eingang mit der Schaltungsanordnung 1 9^ verbunden ist, die einen "O"-Pegel liefert für die Zählung 656 des Zählers. Ein Eingang der Torschaltung 27 ist mit dem Ausgang der Schaltungsanordnung 19B verbunden, die einen "1"-Pegel für die Zähler 525 liefert und ein weiterer Eingang ist mit einer Verbindung bezeichnet als ds 525 verbunden. Ein Eingang der Torschaltung 28 ist mit dem Ausgang der Schaltungsanordnung 19A verbunden, die einen "1"-Pegel liefert für die Zählung 625 und ein weiterer Eingang ist mit einer als ds 625 bezeichneten Verbindung verbunden. Ein Eingang der Torschaltung 29 ist mit dem Signifikanzausgang 512 des Zählers I5 verbunden, ein weiterer Eingang ist mit einer als ds bezeichneten Verbindung verbunden und ein anderer Eingang ist mit einer als t bezeichneten Verbindung verbunden. The circuit arrangement 20 contains an AND gate circuit 26 and three NAND gate circuits 2 ?, 28, 29. The output of the gate circuit 26 is connected to the zero reset input of the counter I5, with three inputs of the same, each with an output of one of the NAND-To.rschaltungen 27 »28 or 2 £ are connected and a fourth input is connected to the circuit arrangement 1 9 ^, the provides an "O" level for count 656 of the counter. An input of the gate circuit 27 is connected to the output of the Circuit arrangement 19B connected, which has a "1" level for the counter supplies 525 and another input is with connected to a connection referred to as ds 525. A The input of the gate circuit 28 is connected to the output of the circuit arrangement 19A, which supplies a "1" level for counting 625 and another input is connected to a connection called ds 625. An entrance the gate circuit 29 is connected to the significance output 512 of the Counter I5 connected, another input is connected to a connection called ds and another Input is connected to a connection labeled t.
Die erste Zustandsdefcektorschaltung 22A wird gebildet durch zwei UND-Schaltungen 45, 46, zwei NICHT-ODER-Schaltungen 43, 44, ein Schieberegister 42, zwei Torschaltungen 47) 48 zum überprüfen, ob alle Parallelausgänge des Registers 42 "0"- oder "1" sind und eine bistabile Triggerschaltung, die durch zwei NICHT-UND-Torschaltungen 4o, 41 gebildet ist, die kreuzweise miteinander gekoppelt sind. Ein Eingang der Torschaltung 46 ist mit dem Ausgang der Schaltungsanordnung IOC verbunden, die einen " 1 "-Pegel liefert für die Nullzählung des Zählers und ein weiterer Eingang ist mit der Verbindung ds 625 verbunden. Ein Eingang der Torschaltung 45 ist mit der Verbindung ds und ein weiterer Eingang mit dem obengenannten Ausgang der Schal-The first state defector circuit 22A is formed by two AND circuits 45, 46, two NOR circuits 43, 44, a shift register 42, two gate circuits 47) 48 to check that all parallel outputs of the register 42 are "0" or "1" and a bistable trigger circuit, which is triggered by two NAND gate circuits 4o, 41 is formed, which are cross-coupled to one another. One input of the gate circuit 46 is connected to the output connected to the circuit arrangement IOC, which has a "1" level supplies for zero counting of the counter and another input is connected to connection ds 625. An entrance the gate circuit 45 is connected to the connection ds and a further input with the above-mentioned output of the switching
PHF 82 594 -9- ^J\2 « 7.10.1983PHF 82 594 -9- ^ J \ 2 «October 7, 1983
tungsanordnung 1 9A verbunden. Ein Eingang der Torschaltung 44 ist mit dem Ausgang der Torschaltung 46 verbunden und ein weiterer Eingang ist mit dem Ausgang der Torschaltung 45 verbunden. Ein Eingang der Torschaltung 43 ist mit dem Ausgang der Torschaltung 44 verbunden und ein weiterer Eingang ist mit einer durch td bezeichneten Verbindung verbunden. Der Ausgang der Torschaltung 43 ist mit dem Reiheneingang des Schieberegisters 42 verbunden, dessen Taktimpulseingang mit der Verbindung te verbunden ist. Von den zwei Torschaltungen 47, 48 sind die Eingänge mit zwei parallelen Ausgängen des Registers 42 verbunden. Die Torschaltung 48 ist eine ODER-Torschaltung, während die Torschaltung 47 eine NICHT-UND-Torschaltung ist, wobei jede dieser Torschaltungen acht Eingänge hat. Die Ausgänge sind mit den Eingängen der bistabilen Triggerschaltung 40, 41 verbunden, von der nur ein Ausgang benutzt wird.processing arrangement 1 9A connected. One input of the gate circuit 44 is connected to the output of the gate circuit 46 and another input is connected to the output of the gate circuit 45 tied together. An input of the gate circuit 43 is connected to the output the gate circuit 44 and another input is connected to a connection denoted by td. The output of the gate circuit 43 is connected to the series input of the shift register 42, the clock pulse input of which is connected to the connection te. Of the two gates 47, 48 are the inputs with two parallel outputs of the register 42 connected. The gate circuit 48 is an OR gate circuit, while the gate circuit 47 is a NAND gate circuit each of these gates has eight inputs. The outputs are with the inputs of the bistable trigger circuit 40, 41 connected, of which only an output is used.
Die Schaltungsanordnung 22B entspricht der Schaltungsanordnung 22A und alle inneren Elemente sind durch die Bezugszeichen 30 bis 38 bezeichnet, wobei die Einheitsziffern dieselben sind wie für die entsprechenden Elemente der Schaltungsanordnung 22A. Die einzigen Unterschiede in den Verbindungen sind, dass ein Eingang der Torschaltung 3& mit der Verbindung ds 5^5 (statt ds 625 für die Torschaltung 4ό) verbunden ist und dass ein Eingang der Torschaltung 35 niit dem Ausgang der Schaltungsanordnung I9B (statt 19a ±"ür die Torschaltung 45) verbunden ist.The circuit arrangement 22B corresponds to the circuit arrangement 22A and all internal elements are denoted by the reference numerals 30 to 38, the unit numbers being the same as for the corresponding elements of the circuit arrangement 22A. The only differences in the connections are that one input of gate circuit 3 & is connected to connection ds 5 ^ 5 (instead of ds 625 for gate circuit 4ό) and that one input of gate circuit 35 is connected to the output of circuit arrangement I9B (instead of 19a ± " ür the gate circuit 45) is connected.
Die Schaltungsanordnung 23 wird durch drei NICHT-ODER-Torschaltungen 49, 5I, 53 und zwei Inverter 50, 52 gebildet. Ein Eingang der Torschaltung 5I ist mit dem Ausgang der bistabilen Triggerschaltung 30, 31 verbunden und der andere Eingang ist' mit dem Ausgang der bistabilen Triggerschaltung 4θ, 41 über einen Inverter 50 verbunden. Ein Eingang der Torschaltung 53 ist mit dem Ausgang der bistabilen Triggerschaltung 4θ, 4I verbunden und der andereThe circuit arrangement 23 is formed by three NOR gate circuits 49, 51, 53 and two inverters 50, 52. One input of the gate circuit 5I is connected to the output of the bistable trigger circuit 30, 31 and the other input is connected to the output of the bistable trigger circuit 4θ, 41 via an inverter 50. One input of the gate circuit 53 is w ith the output of the bistable trigger circuit 4θ, 4I, and the other
^5 Eingang ist mit dem Ausgang der bistabilen Triggerschaltung 30, 3 I über einen Inverter 52 verbunden. Die Eingänge der Torschaltung 49 sind mir je einem Ausgang einer der Torschaltungen 51» 53 verbunden. Die Verbindung ds 625 ist^ 5 input is connected to the output of the bistable trigger circuit 30, 3 I via an inverter 52. The inputs of the gate circuit 49 are each connected to an output of one of the gate circuits 51 »53. The connection ds 625 is
PHF 82 594 4Θ- 7.10.1983PHF 82 594 4-7.10.1983
mit dem Ausgang der Torschaltung 51 verbunden, die Verbindung ds 525 mit dem Ausgang der Torschal bung 53 und die Verbindung ds mit dem Ausgang der Torschaltung 49· Die Schaltungsanordnung kann funktionieren durch Zählen in dem sogenannten Synchronzustand für die 625- sowie 525-Zeilennorm und in der direkten Synchronisierungsbetriebsart mittels des abgetrennten Impulses für die anderen Normen oder in einer Zwischenart zu dem Augenblick, wo von der einen Norm auf die andere umgeschaltet wird oder wenn die Phase der Zeilenabtastung ändert, was der Fall sein kann, beispielsweise, wenn im Sender von der einen auf eine andere Kamera umgeschaltet wird.connected to the output of the gate circuit 51, the connection ds 525 with the output of the gate shutter 53 and the connection ds to the output of the gate circuit 49 The circuit arrangement can function by counting in the so-called synchronous state for the 625 as well as 525 line standard and in direct sync mode by means of the separated impulse for the other norms or in an intermediate way to the moment where from the one norm is switched to the other or if the phase of the line scan changes, which is the case can, for example, when switching from one camera to another in the transmitter.
Die Elemente 17, 19A bis IQD, 37, 38, 47, 48 aus Fig. 2 bezwecken alle ein Signal für eine bestimmte Konfiguration ihrer Eingänge zu liefern. Fig. 3 zeigt auf bekannte leise ein Schaltbild dieser Art von Schaltungsanordnung. Die Eingänge dieser Schaltungsanordnung bestehen aus den parallelen Ausgängen eines Zählers oder eines Registers. Fünf Eingänge der NICHT-ODER-Torschaltung 24 sind mit den Bits der Signifikanz 2, 4, 8, 128, 256 und sechs Eingänge der UND-Torschaltung 25 sind mit den Bits der Signifikanz 1, 16, 32, 64, 512 verbunden. Wenn letztere den Wert 1 tind die erste, den Wert O hat, ist der Ausgang der Torschaltung 24 eine "1", ebenso wie die Eingänge der Torschaltung 25 und an dem Ausgang der Torschaltung 25 ist ein 1-Signal vorhanden. In dem gegebenen Beispiel wird dies mittels einer Gesamtzahl von 625 (d.h. 512 + 64 + 32 + 16+1, was den mit der Torschaltung 25 verbundenen Bits entspricht) erhalten. Für einen Fachmann ist es leicht weitere ähnliche Schaltungsanordnungen zur Detektion jeder beliebigen Anzahl gezählter Zeilen zu entwerfen. Aus dieser; Grunde sind die Elemente 19A, 19B und 19C in Fig. 2 derart gebildet, dass sie imstande sind, die Anzahlen gleich 625, 25- bzw. O zu detektieren, DLe Schal, uinf>;sanordmuif;en 17, IOD, 37, 38, 'l7> -118 sind von demselben Typ aber « iml ο Lnf'aeher und worden im ten.s teilend beschrieben .The elements 17, 19A to IQD, 37, 38, 47, 48 from FIG. 2 are all intended to provide a signal for a specific configuration of their inputs. Fig. 3 shows a circuit diagram of this type of circuit arrangement in a known manner. The inputs of this circuit arrangement consist of the parallel outputs of a counter or a register. Five inputs of the NOR gate circuit 24 are connected to the bits of significance 2, 4, 8, 128, 256 and six inputs of the AND gate circuit 25 are connected to the bits of significance 1, 16, 32, 64, 512. If the latter has the value 1 and the first has the value 0, the output of the gate circuit 24 is a "1", as are the inputs of the gate circuit 25 and a 1 signal is present at the output of the gate circuit 25. In the example given, this is obtained by means of a total of 625 (ie 512 + 64 + 32 + 16 + 1, which corresponds to the bits associated with the gate circuit 25). It is easy for a person skilled in the art to devise further similar circuit arrangements for the detection of any number of counted lines. From this; Basically, the elements 19A, 19B and 19C in FIG. 2 are formed in such a way that they are able to detect the numbers equal to 625, 25- or O, DLe Schal, uinf>;sanordmuif; en 17, IOD, 37, 38 , '17> - 1 18 are of the same type but «iml ο Lnf'aeher and have been described in part in the ten.s.
Fig·. ·Ί zeL,",t, wie diu zwei. Koclsl ei' 3'-', Ί-- und eine NICHT-ODER-Torschal tuxitf 39 arbeiten. Das Signal td und einFig. · Ί zeL, ", t, like diu two. Koclsl ei '3'-', Ί-- and one NOT-OR gate circuit tuxitf 39 work. The signal td and ein
PHF 82 5°·» ++" 7.10.1983PHF 82 5 ° · »++" October 7, 1983
Λ*Λ *
Signal c werden der Torschaltung 39 zugeführt. Das Signal td zeigt den obengenannten abgetrennten Impuls und das Signal c_ ist das obengenannte Signal mit einer Periode von 842 ns, das dem Oszillator 11 zugeführt wird. Der Ausgang der Torschaltung 39 liefert das Signal te, dessen Anstiegflanke 70 in bezug auf die Abstiegsflanke 09 von td verzögert ist. Die Schwelle bei "O" des Signals td, das den Torschaltungen ••Ο j 33 zugeführt wird, macht es möglich für diese Torschaltungen, ein Koinzidenzsignal zuzuführen, das zu dem Dateneingang der Register k2, 32 gespeichert wird und die Anstiegsflanke des Signals te startet das Speichern zu dem durch einen Pfeil bei td angegebenen Zeitpunkt, wobei genügend Zeit gelassen wird, dass dieser Zustand sich bildet ohne Fehler vor dem Speichern.Signal c are fed to the gate circuit 39. The signal td shows the above-mentioned separated pulse and the signal c_ is the above-mentioned signal with a period of 842 ns, which is supplied to the oscillator 11. The output of the gate circuit 39 supplies the signal te, the rising edge 70 of which is delayed with respect to the falling edge 09 of td. The threshold at "0" of the signal td which is fed to the gate circuits •• Ο j 33 makes it possible for these gate circuits to apply a coincidence signal which is stored at the data input of the registers k2, 32 and starts the rising edge of the signal te saving at the time indicated by an arrow at td, allowing sufficient time for this state to be established without errors before saving.
Das Nullrücksteilen des Zählers wird durch einen Übergang zu XuIl durchgeführt. Im allgemeinen haben alle Eingänge der Torschaltung 26 den "1"-¥ert und ebenfalls der Ausgang, wobei der Zähler auf Null rückgestellt wird, wenn wenigstens einer der Eingänge zu "0" geht. Der mitThe counter is reset to zero by a Transition to XuIl carried out. In general, everyone has Inputs of the gate circuit 26 the "1" - ¥ ert and also the output, whereby the counter is reset to zero, if at least one of the inputs goes to "0". The one with
2^ der Schaltungsanordnung 19^ verbundene Eingang geht nicht zu Kuli bis die Zählung 656 ist. Die mit den Torschaltungen 28 und 27 verbundenen Eingänge gehen nicht zu Null bis die Zählungen 623 oder 525 erreicht sind und wenn ds 025 oder ds 525 einen "1"-Vert haben. Der mit der Torschaltung 2 ^ of the circuit arrangement 19 ^ connected input does not go to Kuli until the count is 656. The inputs connected to the gate circuits 28 and 27 do not go to zero until the counts 623 or 525 are reached and when ds 025 or ds 525 have a "1" value. The one with the gate
" 2Q verbundene Eingang geht nicht zu Null bis der Impuls te erscheint, wenn die Zählung 512 überschreitet und ds = "1" ist."2Q connected input does not go to zero until the pulse te appears when the count exceeds 512 and ds = "1" is.
Für eine detailliertere Beschreibung der Wirkungsweise der in Fig. 2 dargestellten Schaltungsanordnungen werden zwei Falle betrachtet und zwar der Fall, in dem die Vertikal-Synchx-onschaltung sich in dem synchronisierten oder in dem nicht synchronisierten Ztistand befindet.For a more detailed description of the mode of operation of the circuit arrangements shown in FIG two cases are considered, namely the case in which the vertical synchx on circuit is in the synchronized or is in the unsynchronized state.
- In dem Svnchronzustand beispielsweise bei 625 Zeilen: - In the synchronous state, for example at 625 lines:
Auf eine Art und Weise wie untenstehend noch er-In a way as described below
läutert wird, liefert der Zustandsdetektor 22B eine "0" an dem Ausgang, was eine Anzeige dafür ist, dass bei 523 Zeilen kein Synchronismus vorliegt. Dieser Ausgang ist mit einem Eingang der Torschaltung 5I der Schaltungs-is refined, the state detector 22B delivers a "0" at the output, which is an indication that there is no synchronism at 523 lines. This exit is with one input of the gate circuit 5I of the circuit
PHF 82 59k -=f-2- 7.IO.I983PHF 82 59k - = f-2- 7.IO.I983
ISIS
anordnung 23 verbunden. Auf dieselbe ¥eise liefert der Detektor 22A eine "1", was bedeutet, dass bei 025 Zeilen Synchronismus vorliegt. Diese "1" wird durch den Inverter in eine "0" umgewandelt. Dadurch liefert die NICHT-ODER-Torschaltung 31» deren zwei Eingänge den Vert "O" haben, eine "1" an dem Ausgang, welche "1" den Torschaltungen 49, 28 und 46 über die Verbindung ds 625 zugeführt wird. Die mit dem Inverter 50 und der Torschaltung 5I ausgebildete Schaltungsanordnung bildet also eine erste Wahlschaltung, die aktiviert wird, wenn der erste Zustandsdetektor 22A und nur dieser erste Detektor angibt, dass Synchronismus vorliegt. Diese Schaltungsanordnung liefert dann eine "1" an der Verbindung ds 625» wobei das Resultat ist dass:arrangement 23 connected. In the same way, the detector 22A supplies a "1", which means that there is synchronism at 025 lines. This "1" is converted into a "0" by the inverter. As a result, the NOR gate circuit 31 », whose two inputs have the vert" O ", delivers a" 1 "at the output, which" 1 "is fed to the gate circuits 49, 28 and 46 via the connection 625. The circuit arrangement formed with the inverter 50 and the gate circuit 5I thus forms a first selection circuit which is activated when the first state detector 22A and only this first detector indicates that synchronism is present. This circuit arrangement then supplies a "1" at connection ds 625 »where the result is that:
- die NICHT-ODER-Tor schaltung 49 eine "0" an dem Ausgang- The NOR gate circuit 49 a "0" at the output
zu der Verbindung ds liefert und die UND-Torschalttmg 29 sperrt, die folglich keine Rolle mehr spielt.to the connection ds and the AND gate switch 29 locks, which consequently no longer plays a role.
- Wenn die Zählung 625 erreicht ist, erscheint an dem Ausgang 025 der Zäliidetektor schal tung 19A eine "1", wodurch an dem Ausgang der NICHT-UND-Torschaltung 28 eine "0" erzeugt wird. Diese "0" verursacht, dass der Ausgang der UND-Tor schaltung 26 zu "0" geht (xvie obenstehend beschrieben, hatten die vier Eingänge alle den ¥ert "1"), und folglich den Nullrückstellgang des Zählers I5 auslöst. Die Torschaltung 28 hat deswegen die Aufgabe, den Impuls . aus der Zähldetektorschaltung 19A zurückzuziehen und ein Teilbildsignal auszulösen, wenn dieser Impuls erzeugt wird.- When the count 625 is reached, appears at the output 025 of the count detector circuit 19A a "1", whereby at the output of the NAND gate circuit 28 a "0" is produced. This "0" causes the output of the AND gate circuit 26 to go to "0" (xvie described above, all four inputs had the value "1"), and consequently the counter I5 reset to zero. The gate circuit 28 therefore has the task of the pulse. from the count detection circuit 19A and on Trigger field signal when this pulse is generated.
- Weil die Nullzählung erreicht ist, liefert die Schaltungsanordnung 19c eine "1", die über die Torschaltung 46 abgeleitet wird, welcher Torschaltung die NICHT-ODER-Torschaltung 44 folgt, die dann eine "0" liefert. Wenn ein abgetrennter Impuls "0" bei td zu diesem Augenblick vorhanden ist, liefert die Torschaltung 43 eine "1", die in dem Schieberegister gespeichert wird entsprechend einer l'\> 1 ,",ο , il ί ο in In1ZU1"; auf il i ν -K if1;. ·Ί luul "> iiorli iM'K'mUTl wird. Da die Üyri ohr on schul, tun;1; sich Ln duiii oyiicJirony.u.--· land befindet, L.s I, «lies bereits während vorhergehender Teilbildex' erfolgt und ist das Register mit 10 Ln sen ge L'ü 11L. Dadurch ist nichts geändert und kann der ZyklusBecause the zero count has been reached, the circuit arrangement 19c supplies a "1" which is derived via the gate circuit 46, which gate circuit is followed by the NOR gate circuit 44, which then supplies a "0". If a separated pulse "0" is present at td at this moment, the gate circuit 43 supplies a "1" which is stored in the shift register corresponding to a l '\> 1, ", ο, il ί ο in In 1 TO 1 "; on il i ν -K if 1;. · Ί luul "> iiorli iM'K'mUTl will. Since the Üyri ohr on schul, do; 1 ; Ln duiii oyiicJirony.u .-- · land is, Ls I,« read already during the previous part of the picture the register with 10 ln sen ge L'ü 11L. This means nothing is changed and the cycle can
i'jiK κ:i v>4 -Yy- 7.K).1«)H3i'jiK κ : i v> 4 -Yy- 7.K) .1 «) H3
-Ab--Away-
unbegronz ι wiederhole«.indefinitely repeat «.
Wenn die Schaltungsanordnung in dem Synchroxizustand Weir aber bei 525 Zeilen, würde die Betriebsart dieselbe sein unter der Bedingung, dass die Elemente 22A, 22B, 50, 51, 28, 46, ds 625, 44, 43 in der obenstehenden Beschreibung durch die betreffenden Elemente 22B, 22A, 52, 53» 27, 36, ds 525, 34,.33 ersetzt werden. Insbesondere bilden der Inverter 52 und die Torschaltung 53 eine zweite Wahlschaltung, die aktiviert ist, d.h. sie liefert eine "1" an dem Ausgang, mit dem die Verbindung ds 525 verbunden ist, wenn der zweite Zustandsdetektor 22B und nur dieser Detektor angibt, dass Synchronismus vorliegt. Die Torschaltung 27 hat zur Aufgabe, den Impuls von dem zweiten Zähldetektor 19B zurückzuziehen und das Teilbildsignal auszulösen (durch Nullrückstellung des Zählers) wenn diesel" Impuls auftritt. - In dem nicht synchronisierten Zustand: If the circuit arrangement is in the synchroxic state but at 525 lines, the operating mode would be the same on the condition that the elements 22A, 22B, 50, 51, 28, 46, ds 625, 44, 43 in the above description by the respective elements 22B, 22A, 52, 53 »27, 36, ds 525, 34, .33 can be replaced. In particular, the inverter 52 and the gate circuit 53 form a second selection circuit which is activated, ie it supplies a "1" at the output to which the connection ds 525 is connected when the second state detector 22B and only this detector indicates that synchronism is present. The gate circuit 27 has the task of withdrawing the pulse from the second counting detector 19B and triggering the field signal (by resetting the counter to zero) when this "pulse" occurs. - In the non-synchronized state:
Es wird vorausgesetzt, dass wenn eine Änderung in ,der Zeilenzahl pro Teilbild öder wenn eine Phasenänderung . ohne eine Änderung in der Zeilenzahl eine Phasenverschiebung durchgeführt wird: in beiden Fällen wird die Änderung zu dem nicht synchronisierten Zustand dieselbe sein. Das Register 42 speichert eine Null, da der Koinzidenzimpuls, der von der Torschaltung 43 herrührt, zu dem Zeitpunkt, wo der abgetrennte Impuls auftritt, nicht vorhanden 1st.It is assumed that if there is a change in, the number of lines per field or if there is a phase change. without a change in the number of lines, a phase shift is carried out: in both cases the change will be be the same as the unsynchronized state. Register 42 stores a zero as the coincidence pulse that originates from the gate circuit 43 at the time when the separated pulse occurs, does not exist 1st.
Um zu gewährleisten, dass die bistabile Triggerschaltung4o, k~\ den Zustand ändert, ist es notwendig für einen Eingang der Torschaltung 41 , deren Ausgang den Wert "0" hat, auf Null zu ändern. Das Vorhandensein einer einzigen Null an dem Ausgang des Registers 42 verursacht, dass der Ausgang der Torschaltung 48, die eine ODER-Torschaltung ist, auf "1" ändert, aber dies ändert nicht den Zustand der Torschaltung 4O, die an dem anderen Eingang eine Null hat.In order to ensure that the bistable trigger circuit 4o, k ~ \ changes the state, it is necessary to change an input of the gate circuit 41, the output of which has the value "0", to zero. The presence of a single zero at the output of register 42 causes the output of gate 48, which is an OR gate, to change to "1", but this does not change the state of gate 40 which has a zero at the other input Has.
Was das Element 47 anbelangt, das eine NICHT-UND-Torschaltung ist, haben sieben der Eingänge noch einen »1"-Wert und ändert der Ausgang folglich nicht. Der Ausgang der Torschaltung 4o bleibt auf "1" und die Schiebevorgänge des Registers 42 gehen weiter um alle 025 Halbzeilen überprüft zu werden. Folglich werden nach wie vor Nullen inAs for element 47, which is a NAND gate is, seven of the inputs still have a »1" value and consequently the output does not change. The output the gate circuit 4o remains at "1" and the shift operations of the register 42 continue to be checked by every 025 half-lines to become. As a result, zeros are still used in
PHF 82 r)9h -1Ht- 7. 10.1PHF 82 r ) 9h - 1 Ht- 7.10.1
-η--η-
das Register hZ eingegeben bis zu dem Zeitpunkt, wo es voll Nullen ist, d.h.. am Ende von acht nicht-synchronisierten Teilbildern. Der Ausgang der Torschaltung kj ändert dann auf Null, die bistabile Triggerschaltung, ko, k\ ändert ihren Zustand und der Ausgang der Torschaltung ko ändert auf "0".the register hZ entered until the point in time when it is full zeros, ie. at the end of eight unsynchronized fields. The output of the gate circuit kj then changes to zero, the bistable trigger circuit, ko, k \ changes its state and the output of the gate circuit ko changes to "0".
Wenn ebenfalls keine Koinzidenz bei 525 Zeilen ermittelt wurde, bleibt der Ausgang der Torschaltung 30 auf "0". Die Inverter 50 und 52 liefern dann "Einsen" und die zwei Torschaltungen 51 und 53 liefern "Nullen" zu den Verbindungen ds 625 und ds 525· Der Ausgang der Torschaltung k$ , die mit der Verbindung ds verbunden ist, sowie mit einem Eingang der Torschaltung 29, ändert in "1". Die Schaltungsanordnung 4Q gibt dann mittels dieser "1" an, dass keine der zwei ¥ahlschaltungen aktiviert ist. Ein weiterer Eingang der Torschaltung 29 ist mit dem Ausgang der Signifikanz 512 des Zählers verbunden. Dies ist aus Sicherheitsgründen der Ausgangsschaltungen 18 gemacht um zu gewährleisten, dass die Abtastung niemals kürzer sein kann als 512 Halbzeilen. Wenn die erreichte Zählung höher ist als 512, ist an dem Ausgang der Signifikanz 512 des Zählers eine "1" vorhanden und ein durch die Torschaltung 39 übertragenes Signal "1" verursacht das Erscheinen einer "0" an dem Ausgang der Torschaltung 20 und folglich ebenfalls an dem Ausgang der Torschaltung 26, was dazu führt, dass der Zähler I5 auf Null rückgestellt und folglich das Teilbildsignal erzeugt wird. Die Torschaltung 29 hat also zur Aufgabe, den abgetrennten Impiils zu liefern, der durch die Torschaltung 39 übertragen wird und das Teilbildsignal auszulösen, wenn dieser Impuls erzeugt wird. Die Schaltungsanordnung arbeitet dann nicht länger in der Zählbetriebsart sondern in der direkten Synchronisierungsbetriebsart ausgehend von dem abgetrennten Impuls.If no coincidence was determined at 525 lines either, the output of the gate circuit 30 remains at "0". The inverters 50 and 52 then supply "ones" and the two gate circuits 51 and 53 supply "zeros" to the connections ds 625 and ds 525. The output of the gate circuit k $, which is connected to the connection ds, and to an input of the Gate circuit 29 changes to "1". The circuit arrangement 4Q then uses this "1" to indicate that none of the two dialing circuits is activated. Another input of the gate circuit 29 is connected to the output of the significance 512 of the counter. This is done for safety reasons of the output circuits 18 to ensure that the scan can never be shorter than 512 half lines. If the count reached is higher than 512, a "1" is present at the output of the significance 512 of the counter and a signal "1" transmitted by the gate circuit 39 causes a "0" to appear at the output of the gate circuit 20 and consequently also at the output of the gate circuit 26, which results in the counter I5 being reset to zero and consequently the field signal being generated. The gate circuit 29 thus has the task of supplying the separated pulse which is transmitted through the gate circuit 39 and of triggering the field signal when this pulse is generated. The circuit arrangement then no longer works in the counting mode but in the direct synchronization mode based on the separated pulse.
Es ist möglich, dass ein aussergewöhnlicher Stoss von Störungsimpulsen als eine Folge einzelner Impulse erkannt wird und dann an den zwei Registern gleichzeitig "Einsen" erzeugen wird. Die Tor schal tungen -IO und 30 führen dann.wenigstens einem Eingang jeder Torschaltung 31 und 53»It is possible that an extraordinary burst of interference impulses as a series of individual impulses is recognized and then "ones" will be generated at the two registers at the same time. Guide the gate switches -IO and 30 then.at least one input of each gate circuit 31 and 53 »
33373853337385
,<>4 ry /.10.1983, <> 4 ry /.10.1983
3JM 3 JM
deren Ausgänge claim beide Null sind, "Einsen" zu, wobei der Ausgang der Tor schaltung- 49 dann eine "1" ist. Der angegebene Zustand ist der niclit-synchronisierte Zustand und der abgetrennte Impuls wird benutzt wie obenstehend beschrieben, wodurch Synchronisierung möglich bleibt unmittelbar nachdem die Störungen verschwinden.whose outputs claim both zero, being "ones", where the output of the gate circuit 49 is then a "1". Of the specified state is the niclit-synchronized state and the separated pulse is used as described above, thereby allowing synchronization to remain immediate after the disturbances go away.
Wenn nun ein abgetrennter Impuls wieder entsprechend einer der zwei Normen von 623 Zeilen je Bild oder* 5^-5 Zeilen je Bild erscheint, beim Eintreffen eines neuen abgetrennten Impulses, zeigt der Zähler, der beim Empfang des vorhergehenden Impulses auf Null rückgestellt wurde, eine Zählung von 625 oder 525. Diese Zählungen verursachen das Erscheinen einer "1" an den Eingängen der Torschaltung 45 oder 35» deren anderer Eingang, der mit der Verbindung ds verbunden ist, ebenfalls "1" ist. Dies verursacht das Erscheinen einer "1" an dem Ausgang der Torschaltung 45 oder 35 und einer "0" an dem Ausgang der Torschaltung 44 oder 34 und einer "1" an dem Ausgang der Torschaltung 43 oder 33· Als Ergebnis wird eine "1" in dem Schieberegister 42 oder 32 gespeichert. Nach acht Teilbildern wird dieses Register also wieder mit "Einsen" gefüllt sein und die Schaltungsanordnung 48 oder 38 wird eine Null zu der Torschaltung 40 oder 30 schicken was verursacht, dass die bistabile Triggerschaltung den Zustand ändert, wodurch eine "1" erzeugt wird. Das System ist dann wieder in dem Synchronzustand entweder bei 625 Zeilen oder bei 525 Zeilen.If a separated pulse appears again according to one of the two norms of 623 lines per picture or * 5 ^ -5 lines per picture, when a new separated pulse arrives, the counter, which was reset to zero when the previous pulse was received, shows a Count of 625 or 525. These counts cause the appearance of a "1" at the inputs of the gate circuit 45 or 35 »whose other input, which is connected to connection ds, is also" 1 ". This causes the appearance of a "1" at the output of the gate circuit 45 or 35 and a "0" at the output of the gate circuit 44 or 34 and a "1" at the output of the gate circuit 43 or 33. The result is a "1" stored in the shift register 42 or 32. After eight fields, this register will be filled again with "ones" and the circuit arrangement 48 or 38 will send a zero to the gate circuit 40 or 30, which causes the bistable trigger circuit to change the state, whereby a "1" is generated. The system is then again in the synchronous state either at 625 lines or at 525 lines.
Fig. 5 zeigt einige Signale, die in der Schaltungsanordnurig nach Fig. 2 auftreten um die Anordnung der obenstehend beschriebenen Schaltungsanordnung besser zu verstehen insbesondere den Unterschied zwischen dem synchronisierten und dem nicht-synchronisierten Zustand. Das Signal 2 f„ ist das Signal, das von der Schaltungsanordnung 11 herrührt und für jede Halbabtastungszeile einen Impuls liefert. Das Signal td ist das Signal, das den abgetrennten Impuls liefert. Die drei Diagramme mit dem Haken A stellen die Signale dar, die in dem Synchronzustand erscheinen. Das Signal et bezeichnet den Zählzustand des Zählers 15· Durch die Schaltungsanordnungen I9A, 28, 2ö, deren Wirkungs-Fig. 5 shows some signals used in the circuit arrangement occur according to Fig. 2 in order to better understand the arrangement of the circuit arrangement described above in particular the difference between the synchronized and the unsynchronized state. The signal 2 f "is the signal that is generated by the circuit arrangement 11 originates and provides a pulse for each half-scan line. The signal td is the signal that the separated Impulse supplies. The three diagrams with the check mark A represent the signals that appear in the synchronous state. The signal et denotes the counting status of the counter 15 Through the circuit arrangements I9A, 28, 2ö, whose operating
PHF 82 594 -4-fe- 7. IO.IQ83PHF 82 594 -4-fe- 7. IO.IQ83
weise obenstellend bereits beschrieben wurde, löst das Erscheinen der Zählung 625 unmittelbar die Nullrückstellung des Zählers aus und folglich hat die Zählung 625 nur ein sehr kurzes Leben. Dies ist selbstverständlich auch der Fall für die Zählung 5^5» wenn die Schaltungsanordnung entsprechend dieser Norm arbeitet. Das Signal S^ ist das Signal an dem Ausgang der Torschaltung hk. Wie obenstehend beschrieben, hat dieser Ausgang den Wert "0" während der Nullzählung des Zählers. Zu dem Zeitpunkt 69 erscheint der abgetrennte Impuls td und das Signal an dem Ausgang der Torschaltung h'} hat die Form, die durch SV.3 bezeichnet ist. Der Pfeil bei dem Impuls td bezeichnet den Zeitpunkt 70, wo die Speicherung in das Schieberegister 'l2 durchgerührt wird. Eine " 1 " wird nun aufgezeichnet. Die drei Diagramme mit dem Haken B stellen dieAs has already been described above, the appearance of the count 625 immediately triggers the zero reset of the counter and consequently the count 625 only has a very short life. This is of course also the case for the count 5 ^ 5 »if the circuit arrangement works according to this standard. The signal S ^ is the signal at the output of the gate circuit hk. As described above, this output has the value "0" during the zero counting of the counter. At the instant 69 the separated pulse td appears and the signal at the output of the gate circuit h '} has the form which is denoted by SV.3. The arrow at the pulse td indicates the point in time 70 when the storage in the shift register 'l2 is carried out. A "1" is now recorded. The three diagrams with the check mark B represent the
Signale dar, die in dem als nicht-synchronisierten Zustand bezeichneten Zustand erscheinen, aber nur wenn der abgetrennte Impiils wieder entsprechend einer oder der zwei Normen, hier beispielsweise 025 Zeilen, erscheint. Die■ Signale et, Skk und SA-3 sind obenstehend definiert. Beim Erscheinen der Zählung 625 ändert das Signal Skk nach Null wie obenstehend beschrieben, aber der Zähler I3 wird nicht auf Null rückgestellt, da der Eingang der Torschaltung 28, der mit der Verbindung ds Ö25 verbunden ist, "0" ist. Zu dem Zeitpunkt 69> wo der abgetrennte Impuls td erscheint, ändert das Signal S<+3 in eine "1". Der Zähler wird auf Null rückgestellt und zwar zu dem Zeitpunkt 70, wo der Impuls erscheint, und zwar durch die Torschaltungen 29 und 26, wie obenstehend beschrieben. Die Nullrücksteilung des Zählers verursacht, dass das Signal Skk wieder in eine "1" ändert aber diese Nullrückstellung ist nicht plötzlich und wird mit der Zeitverzögerung, bezeichnet durch zwei entgegengesetzte Pfeile zwischen den Zeitpunkten 70 und TI durchgeführt. Als Resultat davon zeilen «las Signal S't'l· und das SigiiaJ S-V) ο rs t nach diener ,",*> r Lxi,",J'ü;',if,t:n Ζυ.ϊΐ.νιτ-nach dorn Zeitpunkt "/Ό <.· Liion Übergang und bei dem f.Hze L t.punk t "/(.) ist das Signal S-1D noch "!" lutu es wird eine Koinzidenz ve rzeiHine 1..Represent signals which appear in the state referred to as the non-synchronized state, but only when the separated pulse appears again in accordance with one or the two standards, here for example 025 lines. The ■ signals et, Skk and SA-3 are defined above. When the count 625 appears, the signal Skk changes to zero as described above, but the counter I3 is not reset to zero, since the input of the gate circuit 28, which is connected to the connection ds Ö25, is "0". At the point in time 69> when the separated pulse td appears, the signal S <+3 changes to a "1". The counter is reset to zero at the point in time 70 when the pulse appears, by the gates 29 and 26, as described above. Resetting the counter to zero causes the signal Skk to change back to a "1", but this resetting to zero is not sudden and is carried out with the time delay indicated by two opposite arrows between times 70 and TI. As a result of this lines «read signal S't'l · and the SigiiaJ SV) ο rs t after diener,", *> r Lxi, ", J'ü;', if, t: n Ζυ.ϊΐ.νιτ- after the point in time "/ Ό <. · Liion transition and at the f.Hze L t.punk t " / (.) the signal S- 1 D is still "!" lutu there will be a coincidence index 1 ..
PHF 82 50i+ -^h 7-10.1983PHF 82 5 0i + - ^ h 7-10.1983
Dor ZlUiIeT- 13, der das Signal 2 1' liat als Tak t-Liupul tits i. tfiia ! , wird bei. dem L" υ Lyeiulen ZeI 1 enrüokl auf." erhöht iiiul «lic '/all 1 iiii,",(Mi (>.\.ir> und (} haben J-OL1 11IiCIi x.usaiiuuon ο im» Dauer entsprechend einer Halbzeile und die i'oigeiiden Zätilungen sind dieselben, ungeachtet der Tatsache, ob der angegebene Zustand der Synchron- oder der nicht-synchronisierte Zustand ist. Dor ZlUiIeT- 13, who made the signal 2 1 'liat as Tak t-Liupul tits i. tfiia! , is at. the L "υ Lyeiulen ZeI 1 enrüokl on." increases iiiul «lic '/ all 1 iiii," (Mi (>. \. ir > and (} have J - OL 1 11 IiCIi x.usaiiuuon ο im »duration corresponding to a half-line and the i'oigeiiden numbers are the same, regardless of whether the specified state is the synchronous or the unsynchronized state.
Wie obenstehend beschrieben, verursacht die Nullrückstellung des Zählers, der entweder durch eine vorbestimmte Zählung in den sogenannten Synchronzustand gebracht wird ( ds = O, ds 625 oder ds 525 = 1), oder durch den Impuls te, der von dem abgetrennten Impuls td in den sogenannten nicht-synchronisierten Zustand gebracht wird (ds =1 ds 625 = ds 525), den Impuls der zu den Vertikal-Ablenkschaltungen weitergeleitet wird. Dies wird gemacht mittels des ELementes 17, das ein Signal liefert wenn einer der Bits mit der Signifikanz 16 bis 512 nicht den Wert "1" hat. Dieses Element wird beispielsweise durch eine NICHT-ODER-Torschaltung mit sechs Eingängen gebildet. Das Signal wird dann bei allen Zählungen zwischen U und 15S d.h. während 16 Halbzeilen, d.h. einer Dauer von 512 .us geliefert. Dies bedeutet eine Formung des Signals zum Anpassen desselben an die Vertikal-Rücklaufsteuerung in den Abtastschal tungen 18 (Fig. 1).As described above, the resetting of the counter, which is brought into the so-called synchronous state either by a predetermined count (ds = 0, ds 625 or ds 525 = 1), or by the pulse te, which is transferred from the separated pulse td to the so-called non-synchronized state is brought (ds = 1 ds 625 = ds 525), the pulse which is passed on to the vertical deflection circuits. This is done by means of the element 17, which supplies a signal if one of the bits with the significance 16 to 512 does not have the value "1". This element is formed, for example, by a NOR gate circuit with six inputs. The signal is then delivered for all counts between U and 15 S, ie for 16 half lines, ie a duration of 512 .us. This means a shaping of the signal for adapting the same to the vertical retrace control in the scanning scarf lines 18 (Fig. 1).
Die Schaltungsanordnung 19D liefert eine "0", die den Zähler bei einer Zählung 65ο auf Null rückstellt,so dass beim Fehlen des abgetrennten Impulses (beispielsweise durch ilys Fehlen von Empfang) vermieden wird, dass die Abtastschaltungen durch eine übemnassige Amplitude zerstört werden.The circuit arrangement 19D supplies a "0", the resets the counter to zero when counting 65ο, see above that in the absence of the separated pulse (for example due to ilys lack of reception) the Sampling circuits destroyed by excessive amplitude will.
Für den Fall, in dem es passieren könnte, dass am Alifang der Periode eines nicht-synchronisierten Zustandes der abgetrennte Impuls zu einem Zeitpunkt eintreffen wird, wo die Zählung nicht 512 erreicht hat, wird die Torschaltung 2ö vermeiden, dass der Zähler auf Null rückgestellt wird. Es wird nun vorausgesetzt, dass die Zahl der Halbzeilen je Teilbild des abgetrennten Signals 62k ist und dass zu dem betreffenden Zeitpunkt die Zählung 5 11 ist, was derIn the event that it could happen that at the beginning of the period of a non-synchronized state the separated pulse will arrive at a point in time where the count has not reached 512, the gate circuit 20 will prevent the counter from being reset to zero . It is now assumed that the number of half lines per field of the separated signal is 62k and that at the time in question the count 5 is 11, which is the
PHF 82 ö^h -4-S-» 7. 10, ^PHF 82 ö ^ h -4-S- »7. 10, ^
schlimmste Fall ist. Der Zähler wird soxvieso bei 656 rückgestellt. Die Zählung wird dann viel niedriger sein beim Eintreffen des folgenden abgetrennten Impulses, da der Zähler bei 65ο s-fcatt bei 624 auf Null rückgestellt wurde.worst case is. The counter is reset at 656 as much. The count will then be much lower when the following separated pulse arrives, since the Counter at 65ο s-fcatt at 624 was reset to zero.
Er ist um 32 verringert. Am Ende der 16 Teilbilder wird der abgetrennte Impuls in dem Rahmen zwischen den Zählungen 512 und Ö55 erscheinen und das System wird synchronisiert sein, wie obenstehend angegeben.It is reduced by 32. At the end of the 16 partial images will be the severed pulse will appear in the frame between counts 512 and 55 and the system will synchronize as stated above.
Die Vertikal-Ausgangsstufe Ib liefere einen säge/alinförmigen Ablenkstrotn, dessen Amplitude im allgemeinen eine Funktion der Ladezeit eines Kondensators ist, der einen Teil einer Sägezahnspannungserzeugungsschaltung bildet. Diese Amplitude bleibt dieselbe ungeachtet der Anzahl Zeilen je Teilbild unter der Bedingung jedoch, dass die Teilbildfrequenz konstant gehalten wird. In dem Fall einer Synchronschaltung, die zum Gebrauch mit einer gemischten Anzahl Zeilen "325 Zeilen bei 60 Hz/625 Zeilen bei 50 Hz" verwendbar ist, ist es vorteilhaft, ein Datum zu liefern, um den Wert des Ladestromes des obengenannten Kondensators als Funktion des Wertes der Anzahl Zeilen zu bestimmen. In der einfachsten Form enthält eine derartige öcliaitungrianordnung einen Umschalter, mit dessen Hilfe es möglich ist, den Strom für zwei Werte einzustellen, den höheren diesel1 Werte entsprechend der kürzesten Periode, d.h. 60 Hz, wobei dieser Umschalter durch das Signal ds 625 oder durch das Signal ds 525 gesteuert wird.The vertical output stage Ib provides a saw / aline shaped deflection, the amplitude of which is generally a function of the charging time of a capacitor which forms part of a sawtooth voltage generating circuit. This amplitude remains the same regardless of the number of lines per field, but on condition that the field frequency is kept constant. In the case of a synchronous circuit which can be used with a mixed number of lines "325 lines at 60 Hz / 625 lines at 50 Hz", it is advantageous to provide a data item in order to determine the value of the charging current of the abovementioned capacitor as a function of the To determine the value of the number of lines. In its simplest form, such an oil circuit arrangement contains a changeover switch, with the help of which it is possible to set the current for two values, the higher diesel 1 values corresponding to the shortest period, i.e. 60 Hz, this changeover switch being controlled by the signal ds 625 or by the Signal ds 525 is controlled.
Die in bezug auf Fig. 2 beschriebene Ausführungsform ist eine einer Vielzahl von Abwandlungen, die im Rahmen der Erfindung möglich sind.The embodiment described with reference to FIG. 2 is one of a variety of modifications that are disclosed in the Within the scope of the invention are possible.
Die beschriebene Synchronschal tun,·? ermöglicht u.a. die automatische Anpassung an die zwei Normen, die in der Welt am meisten benutzt werden und zwar die 3~5-ZeiIeii-Norm und die 625-Zeilen-Norm. Abwandlungen für beispielsweise jede andere Norm ist möglich.Do the described synchronous scarf, ·? enables i.a. the automatic adaptation to the two norms that are most widely used in the world, namely the 3 ~ 5-line norm and the 625 line norm. Modifications for any other standard, for example, are possible.
Weiterhin können andere; Verfahren, die dem Fachmann bekannt sind, zum Ableiten des Tc? L1 b i ld impulse.-; aus dom von dem Amplitudensieb 7 tyel U: for t mi Signal bonu r.z. I. worden. Eh kann [κι.ηκιιίίμι, dass der erhal leno 'IV i. I b i I Λ i mi>u I - vi.clFurthermore, others; Methods known to those skilled in the art for deriving the Tc? L1 bi ld impulse.-; from dom of the amplitude sieve 7 tyel U: for t mi signal bonu rz I. Eh can [κι.ηκιιίίμι that the receive leno 'IV i. I bi I Λ i mi> u I - vi.cl
■u-■ u-
PHP 82 59k *+9— 7.IO.IQ83PHP 82 59k * + 9— 7.IO.IQ83
länger ist als in dem obens teilend beschriebenen Beispiel. Mittels einer digitalen Differentation kann die Vorderflanke dieses Impulses einen kürzeren Impuls erzeugen, der dann, wie in dem obenstehend beschriebenen Beispiel, benutzt wird. In dem Fall, in dem eine einwandfreie Phasenbeziehung zwischen dem Anfang des abgetrennten Impulses und dem Signal der Periode 842 ns nicht gewährleistet ist oder wenn dieses Signal nicht verfügbar war oder wenn es bevorzugt wird, dieses Signal nicht zu benutzen, ist es möglieh, die Folge der gewünschten Reihenfolge von Vorgängen zur Remelting der Koinzidenz, Aufzeichnung in das Schieberegister und die Nullrückstellung des Zählers durch die Torschaltung 29, mittels einer Reihe bistabiler Triggerschaltungen, die in Reihe an der Stelle der Torschaltungis longer than in the example shared above. The leading edge of this pulse generate a shorter pulse, which then, as in the example described above, is used. In the case where there is a perfect phase relationship between the beginning of the separated pulse and the signal of the period 842 ns is not guaranteed or if this signal was not available or if it is preferred not to use this signal, it is possible to the sequence of the desired sequence of processes for remelting the coincidence, recording in the shift register and the reset of the counter by the gate circuit 29, by means of a series of bistable trigger circuits, those in series at the point of the gate circuit
'5 zwischen den Verbindungen td und te vorgesehen sind, zu erhalten. Es 1st auch möglich, den Zähler 15 durch einen Mikroprozessor zu programmieren, der dann die entsprechenden Teile der Vertikal-Synchronschaltung ersetzt. Wegen der geringen Betriebsgeschwindigkeit wird eine derartige Verwirkiichung keine spezifischen Schwierigkeiten mit sich bringen.'5 are provided between the connections td and te, too obtain. It is also possible to use a To program the microprocessor, which then replaces the corresponding parts of the vertical synchronous circuit. Because of the low operating speed becomes such an implementation do not pose any specific difficulties.
Claims (1)
3· · Digitalschaltung zum Durchführen des Verfahrens2. The method according to claim 1, characterized in that the separated pulse is used to generate the vertical deflection control signal when the synchronous state is reached simultaneously for the two predetermined numbers of half-lines.
3 · · Digital circuit for performing the method
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8217980A FR2535562A1 (en) | 1982-10-27 | 1982-10-27 | METHOD AND CIRCUIT FOR GENERATING A FRAME SYNCHRONIZATION SIGNAL IN AN IMAGE RECEIVER |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3337386A1 true DE3337386A1 (en) | 1984-05-03 |
Family
ID=9278642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833337386 Withdrawn DE3337386A1 (en) | 1982-10-27 | 1983-10-14 | METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A SIGNAL TO CONTROL THE VERTICAL DISTRACTION IN AN IMAGE DISPLAY ARRANGEMENT |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS59112766A (en) |
| DE (1) | DE3337386A1 (en) |
| FR (1) | FR2535562A1 (en) |
| GB (1) | GB2129249A (en) |
| IT (1) | IT1171777B (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930005183B1 (en) * | 1986-06-19 | 1993-06-16 | 상요덴기 가부시기가이샤 | Vertical driving pulse generating circuit |
| US4868659A (en) * | 1987-04-30 | 1989-09-19 | Rca Licensing Corporation | Deflection circuit for non-standard signal source |
| JP2913641B2 (en) * | 1988-06-06 | 1999-06-28 | ソニー株式会社 | XY matrix type display device |
| JPH0236674A (en) * | 1988-07-27 | 1990-02-06 | Mitsubishi Electric Corp | Clamp pulse generating circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL163694C (en) * | 1972-11-24 | 1980-09-15 | Philips Nv | Circuitry for generating a control signal for the raster output stage in a television receiver and a television receiver thereof. |
| DE2905809A1 (en) * | 1979-02-15 | 1980-08-28 | Siemens Ag | tv vertical synchronisation circuit - is controlled by logic circuit comparing inner and outside synchronisation signals |
| US4349839A (en) * | 1980-12-29 | 1982-09-14 | Motorola, Inc. | Vertical sync counter having multi modes of operation for different TV systems standards |
-
1982
- 1982-10-27 FR FR8217980A patent/FR2535562A1/en active Granted
-
1983
- 1983-10-14 DE DE19833337386 patent/DE3337386A1/en not_active Withdrawn
- 1983-10-24 GB GB08328335A patent/GB2129249A/en not_active Withdrawn
- 1983-10-24 IT IT23407/83A patent/IT1171777B/en active
- 1983-10-27 JP JP58201878A patent/JPS59112766A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59112766A (en) | 1984-06-29 |
| GB2129249A (en) | 1984-05-10 |
| GB8328335D0 (en) | 1983-11-23 |
| IT1171777B (en) | 1987-06-10 |
| FR2535562B1 (en) | 1985-01-18 |
| IT8323407A0 (en) | 1983-10-24 |
| FR2535562A1 (en) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2823635C2 (en) | ||
| DE2725998C2 (en) | ||
| DD202221A5 (en) | METHOD AND DEVICE FOR OPERATING A MICROPROCESSOR IN SYNCHRONISM WITH A VIDEO SIGNAL | |
| DE69123473T2 (en) | Circuit arrangement for deriving a bit synchronization signal by means of frame synchronization | |
| DE2316260C3 (en) | Device for generating a synchronizing signal for a television system | |
| DE2121405A1 (en) | Synchronization device for digital data signals | |
| DE2355533A1 (en) | RECEIVER FOR SYNCHRONOUS DATA SIGNALS WITH A TRANSMISSION SPEED CHANGE DETECTOR | |
| DE69028235T2 (en) | Vertical sync signal detector | |
| DE2725863C2 (en) | Method for generating vertical output pulses and arrangement for carrying out the method | |
| DE2449535C3 (en) | Circuit arrangement for providing synchronization signals | |
| DE3905669C2 (en) | Circuit arrangement for deriving synchronizing signals from a digital video signal | |
| DE3340553C2 (en) | ||
| DE4428703C2 (en) | Separating device for vertical synchronizing signals | |
| DE3337386A1 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A SIGNAL TO CONTROL THE VERTICAL DISTRACTION IN AN IMAGE DISPLAY ARRANGEMENT | |
| EP0143504A2 (en) | Circuit arrangement for detecting the vertical suppression interval in a picture signal | |
| DE1291767C2 (en) | CIRCUIT ARRANGEMENT FOR SYNCHRONIZATION MONITORING IN DATA TRANSMISSION SYSTEMS | |
| DE69636190T2 (en) | Circuit for generating a horizontal synchronization signal and method thereto | |
| DE2808762A1 (en) | CIRCUIT ARRANGEMENT FOR VERTICAL SYNCHRONIZATION OF A TELEVISION RECEIVER | |
| DE3528086A1 (en) | GENERATOR FOR BURST KEY PULSE | |
| DE3110890A1 (en) | "CIRCUIT ARRANGEMENT FOR VERTICAL SCAN" | |
| DE3327114A1 (en) | PULSE GENERATOR FOR GENERATING SENSING PULSES | |
| DE3921731C2 (en) | ||
| DE69120364T2 (en) | Method and device for perceiving a frame bit sequence in a digital data transmission system | |
| DE4142825C2 (en) | ||
| DE2905809C2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |