DE3329023C2 - - Google Patents

Info

Publication number
DE3329023C2
DE3329023C2 DE3329023A DE3329023A DE3329023C2 DE 3329023 C2 DE3329023 C2 DE 3329023C2 DE 3329023 A DE3329023 A DE 3329023A DE 3329023 A DE3329023 A DE 3329023A DE 3329023 C2 DE3329023 C2 DE 3329023C2
Authority
DE
Germany
Prior art keywords
state
code
circuit
transition
codes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3329023A
Other languages
German (de)
Other versions
DE3329023A1 (en
Inventor
James Whitefield Greater Manchester Gb Howarth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE3329023A1 publication Critical patent/DE3329023A1/en
Application granted granted Critical
Publication of DE3329023C2 publication Critical patent/DE3329023C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes

Description

Die Erfindung bezieht sich auf eine Einrichtung zum Prüfen der Arbeitsweise eines logischen Schaltwerkes nach dem Oberbegriff des Anspruches 1 sowie auf ein Verfahren zum Prüfen der Arbeitsweise eines logischen Schaltwerkes nach dem Oberbegriff des Anspruches 6.The invention relates to a device for testing the mode of operation of a logic switch according to Preamble of claim 1 and a method for Check the operation of a logic switch according to the Preamble of claim 6.

Ein logisches Schaltwerk ist eine Schaltung mit einer Vielzahl unterschiedlicher interner Zustände, die in vorbestimmter Weise in Abhängigkeit von einem oder mehreren Zustandseingangssignalen die Stufe ändert.A logic switch is a circuit with a Variety of different internal states in predetermined Way depending on one or more State input signals the level changes.

Ein derartiges logisches Schaltwerk ist aus der Literaturstelle Giloi; Liebig "Logischer Entwurf digitaler Systeme", 2. Auflage, Springer-Verlag, Berlin u. a. 1980, Seiten 242, 243 bekannt. Hierbei werden eine rekursive Funktion und eine gewöhnliche Funktion für aufeinanderfolgende Zeitpunkte in entsprechenden Schaltnetzen zusammen mit einem Verzögerungsglied, das der zeitlich-sequentiellen Rekursion Rechnung trägt, realisiert. Schaltwerken dieser Art sind keine Vorkehrungen zum Prüfen der Arbeitsweise des logischen Schaltwerkes zu nehmen.Such a logic switch is from the literature Giloi; Liebig "Logical Design of Digital Systems", 2nd edition, Springer-Verlag, Berlin u. a. 1980, pages 242, 243 known. Here, a recursive function and a ordinary function for successive times in corresponding switching networks together with a delay element, that of the temporal-sequential recursion calculation carries, realized. Rear derailleurs of this type are not Precautions to check the operation of the logical Derailleur to take.

Es ist jedoch häufig erwünscht, die Arbeitsweise eines logischen Schaltwerkes während des tatsächlichen Betriebes zu prüfen, um sicherzustellen, daß die Schaltung einwandfrei arbeitet. Eine Möglichkeit, dies zu erreichen, besteht darin, die gesamte Schaltung zu duplizieren und die Zustände der duplizierten Schaltungen bei jeder Arbeitsstufe zu vergleichen. Jede Diskrepanz zwischen den duplizierten Schaltungen würde einen Fehler anzeigen. Der Nachteil dieser Methode besteht aber darin, daß sie, bedingt durch den erforderlichen Geräteaufwand, sehr teuer ist.However, it is often desirable to understand how a logic switch during actual operation Check to make sure the circuit is working properly is working. One way to do this is to to duplicate the entire circuit and the states of the to compare duplicated circuits at each working level. Any discrepancy between the duplicated circuits would indicate an error. The disadvantage of this method but consists in the fact that, due to the required Equipment expenditure is very expensive.

Aufgabe der Erfindung ist es, eine Möglichkeit aufzuzeigen, ein logisches Schaltwerk zu prüfen, ohne daß eine Duplizierung der Schaltung erforderlich ist.The object of the invention is to show a possibility to check a logical switchgear without duplication the circuit is required.

Gemäß der Erfindung wird diese Aufgabe durch eine Einrichtung mit den Merkmalen des Kennzeichens des Anspruches 1 sowie durch ein Verfahren mit den Merkmalen des Kennzeichens des Anspruches 6 gelöst.According to the invention, this object is achieved by a device with the features of the characterizing part of claim 1 and by a process with the characteristics of the mark of the Claim 6 solved.

Zweckmäßigerweise sind die errsten und die zweiten Codes Eins-aus-n-Codes, d. h. jeder besteht aus n-Bits und nur einer von ihnen hat einen vorbestimmten binären Wert, während die übrigen den anderen binären Wert haben.The first and second codes are expedient One-out-of-n codes, i. H. each consists of n bits and only one of them has a predetermined binary value, while the others have the other binary value.

Zumindest einige der Zustände der Schaltung haben den gleichen ersten Code, aber es haben keine zwei Zustände den gleichen ersten Code, wennAt least some of the states of the circuit have the same first code, but it doesn't have two states same first code if

  • (i) einer der Vorausgänger des anderen ist, oder(i) one of the other's predecessors, or
  • (ii) beide den gleichen Nachfolger haben.(ii) both have the same successor.

Dadurch wird die Anzahl unterschiedlicher Codewerte verringert und somit der für die Erzeugung der Codes erforderliche Geräteaufwand verkleinert.This reduces the number of different code values and thus the one required to generate the codes Device effort reduced.

Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.Further refinements of the invention are the subject of Subclaims.

Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigt:The invention will now be read in conjunction with the drawing explained using an exemplary embodiment. It shows:

Fig. 1 ein Zustandsdiagramm der Schaltung, und Fig. 1 is a state diagram of the circuit, and

Fig. 2 ein Stromkreisdiagramm der Prüfvorrichtung. Fig. 2 is a circuit diagram of the test device.

Ein wichtiges charakteristisches Merkmal eines jeden logischen Schaltwerkes ist sein Zustandsdiagramm. Zur Erzielung eines konkreten Ausführungsbeispieles sei angenommen, daß die Schaltung, deren Prüfvorrichtung beschrieben werden soll, das Zustandsdiagramm nach Fig. 1 hat.An important characteristic of every logic switch is its state diagram. To achieve a specific exemplary embodiment, it is assumed that the circuit, the test device of which is to be described, has the state diagram according to FIG. 1.

Nach Fig. 1 besitzt die Schaltung dieser speziellen Ausführungsform acht Zustände S1 bis S8. Die Schaltung arbeitet synchron und ist in der Lage, zu vorbestimmten, durch Taktsignale festzulegenden Augenblicken eine Zustandsänderung durchzuführen. Bei manchen Zuständen führt die Schaltung automatisch einen Übergang beim nächsten Taktsignal auf einen einzelnen, vorbestimmten Nachfolger (z. B. S2 nach S3) aus. Als Alternative kann ein Zustand verschiedene mögliche Nachfolger haben, wobei der spezielle ausgeführte Übergang von dem Wert der Eingänge bestimmter Bedingungen zum Zeitpunkt, zu dem das Taktsignal auftritt, abhängt. Wenn die Schaltung den Zustand S1 einnimmt, ändert sie sich nach S2, S4 oder S7, je nachdem, welches von drei Signalen A, B und C geltend gemacht ist. Im Falle von S1 ist für keinen möglich, daß er bei dem Taktsignal geltend gemacht wird. Die Schaltung bleibt dann im Zustand S1, anstatt daß ein Übergang auf einen anderen Zustand erfolgt. Wenn die Schaltung in ähnlicher Weise den Zustand S7 einnimmt, macht sie entweder einen Übergang auf den Zustand S8, wenn ein Signal D geltend gemacht wird, oder bleibt in dem gleichen Zustand, wenn dies nicht der Fall ist.According to Fig. 1, the circuit has this particular embodiment, eight states S 1 to S8. The circuit operates synchronously and is able to change the state at predetermined moments to be determined by clock signals. In some states, the circuit automatically transitions to a single, predetermined successor (e.g., S 2 to S 3 ) at the next clock signal. Alternatively, a state can have several possible successors, the particular transition performed depending on the value of the inputs of certain conditions at the time the clock signal occurs. When the circuit assumes state S 1 , it changes to S 2 , S 4 or S 7 , depending on which of three signals A, B and C is asserted. In the case of S 1, it is not possible for anyone to assert it in the clock signal. The circuit then remains in state S 1 instead of a transition to another state. Similarly, when the circuit assumes state S 7 , it either makes a transition to state S 8 when a signal D is asserted, or remains in the same state when it is not.

Eine spezielle Schaltanordnung, die ein Zustandsdiagramm ergibt, wie in Fig. 1 gezeigt, besitzt eine bistabile Einrichtung für jeden Zustand, wobei nur die spezielle bistabile Einrichtung einem Zustand entspricht, der während dieses Zustandes gesetzt wird. In diesem Fall kann Fig. 1 als ein Schaltdiagramm betrachtet werden, bei dem jedes Kästchen eine bistabile Einrichtung darstellt, und die erforderliche Austastung (nicht gezeigt) wird so vorgenommen, daß jede bistabile Einrichtung den entsprechenden Nachfolger triggert.A special switching arrangement, which gives a state diagram, as shown in FIG. 1, has a bistable device for each state, wherein only the special bistable device corresponds to a state which is set during this state. In this case, Fig. 1 can be viewed as a circuit diagram in which each box represents a bistable device and the required blanking (not shown) is done so that each bistable device triggers the corresponding successor.

Fig. 2 zeigt eine Einrichtung zum Prüfen der Arbeitsweise eines logischen Schaltwerkes mit dem Zustandsdiagramm nach Fig. 1. Die Prüfvorrichtung weist ein Codiergerät auf, das aus vier ODER- Gattern 10-13 besteht. Diese codieren den laufenden Zustand der Schaltung (Eingang an einer der Leitungen S1-S8), um einen aus vier Bits bestehenden Ausgangscode X0-X3 zu erzeugen, der diesen Zustand anzeigt. Mit dieser vorbeschriebenen Anordnung kann jeder Eingang S1 usw. als ein direkter Eingang aus dem "gesetzten" Ausgang der entsprechenden bistabilen Vorrichtung eingespeist werden. Die Codes für die acht Zustände sind in Fig. 1 gezeigt. Beispielsweise ergibt sich aus Fig. 2, daß im Zustand S1 das Gatter 13 wirksam ist und die Gatter 10-12 unwirksam sind. Somit gilt X0 = X1 = X2 = 0 und X3 = 1, so daß der Code für den Zustand S1 0001 ist. Jeder Code besteht aus einem eins-aus-vier- Code. Ferner sind die Codes für die Zustände nicht einmalig: Z. B. hat der Zustand S5 den gleichen Code 0001 wie der Zustand S1. Die Anordnung ist jedoch so gewählt, daß nicht zwei Zustände, die direkt durch Abzweigen aus dem gleichen Zustand erreicht werden können (d. h. den gleichen Vorgänger haben), den gleichen Codewert erhalten. Beispielsweise sind die Zustände S2, S4 und S7, die alle durch Abzweigen aus dem Zustand S1 erreicht werden können, unterschiedlichen Codewerten 0010, 0100 und 1000 zugeordnet. Wenn ein Zustand der Nachfolger eines anderen ist, haben sie in ähnlicher Weise unterschiedliche Codewerte. Fig. 2 shows a device for testing the operation of a logic switching device with the state diagram of Figure 1. The testing apparatus comprises an encoder, which consists of four OR gates. 10 - 13 is composed. These code the current state of the circuit (input on one of the lines S 1 -S 8 ) in order to generate a four-bit output code X 0 -X 3 which indicates this state. With this arrangement described above, each input S 1 etc. can be fed as a direct input from the "set" output of the corresponding bistable device. The codes for the eight states are shown in FIG. 1. For example, it can be seen from FIG. 2 that gate 13 is active in state S 1 and gates 10 - 12 are ineffective. Thus X 0 = X 1 = X 2 = 0 and X 3 = 1, so that the code for state S is 1 0001. Each code consists of a one-out-of-four code. Furthermore, the codes for the states are not unique: for example, state S 5 has the same code 0001 as state S 1 . However, the arrangement is chosen so that two states which can be reached directly by branching off from the same state (ie have the same predecessor) do not receive the same code value. For example, states S 2 , S 4 and S 7 , which can all be reached by branching from state S 1 , are assigned to different code values 0010, 0100 and 1000. Similarly, if one state is the successor of another, they have different code values.

Die Prüfvorrichtung weist ferner einen zweiten Codierer auf, der aus vier UND/ODER-Gatter-Kombinationen 20 bis 23 und einem Register aus vier bistabilen Vorrichtungen 30 bis 33 besteht. Dieses Register wird zu dem Zeitpunkt getaktet, zu dem ein Übergang erfolgen kann, um eine als Vier-Bit-Code-Y0-Y3 abgegebene Voraussage des Codewertes, der nach diesem Zeitpunkt erhalten wird, zu machen. Die Voraussage wird durch die Gatter- Kombinationen 20-23, die den Zustand aufnehmen, der bis zu dem Übergang auf den Leitungen S1-S8 vorhanden ist, und die Bedingungseingänge A bis D mit ihren inversen Werten erzielt.The test device also has a second encoder, which consists of four AND / OR gate combinations 20 to 23 and a register of four bistable devices 30 to 33 . This register is clocked at the point in time at which a transition can take place in order to make a prediction of the code value which is output as four-bit code Y 0 -Y 3 and which is obtained after this point in time. The prediction is by the gang combinations 20 - which is up to the transition to the lines S 23 that receive the state 1 -S 8 are present, and obtains the condition inputs A to D with their inverse values.

Wenn beispielsweise die Schaltung den Zustand S1 einnimmt, wobei der Übergang auftreten kann und das Bedingungssignal C "echt" ist, ergibt sich aus Fig. 2, daß das Gatter 20 wirksam ist und die Gatter 21-23 unwirksam sind. Somit gilt Y0 = 1 und Y1 = Y2 = Y3 = 0. Somit sagt der Codierer richtig voraus, daß der nächste Zustand der Zustand S7 (Code 1000) sein soll. Obgleich der Zustand S3 den gleichen Codewert hat, ist keine ernsthafte Mehrdeutigkeit gegeben, da der Zustand S3 nicht direkt aus dem Zustand S1 erreicht werden kann.For example, when the circuit takes the state S 1, wherein the transition can occur and the condition signal C "real" is evident from FIG 2 that the gate is effectively 20 and the gate 21 -. 23 are ineffective. Thus Y 0 = 1 and Y 1 = Y 2 = Y 3 = 0. Thus the encoder correctly predicts that the next state should be state S 7 (code 1000). Although state S 3 has the same code value, there is no serious ambiguity, since state S 3 cannot be reached directly from state S 1 .

Der Code X0-X3, der dem augenblicklichen Zustand des Schaltwerkes entspricht, wird in einer Vergleichsvorrichtung 40 mit dem vorausgesagten Code Y0-Y3 verglichen, der in den bistabilen Vorrichtungen 30-33 gespeichert ist. Wenn diese beiden Codes gleich sind, bleibt bei getakteter Vergleichsvorrichtung der Ausgang der Vergleichsvorrichtung 40 niedrig, wodurch ein korrekter Betrieb angezeigt wird. Wenn jedoch ein Unterschied zwischen den Codes besteht, geht der Ausgang der Vergleichsvorrichtung 40 nach hoch, wodurch ein Fehler angezeigt wird.The code X 0 -X 3 corresponding to the instantaneous state of the switching mechanism, is compared in a comparator 40 with the predicted code Y 0 -Y 3, in which the bistable devices 30 - is stored 33rd If these two codes are the same, when the comparison device is clocked, the output of the comparison device 40 remains low, indicating correct operation. However, if there is a difference between the codes, the output of comparator 40 goes high, indicating an error.

Die Prüfvorrichtung ist in der Lage, anzuzeigen, daß die Schaltung nicht korrekt von einem Zustand in den nächsten weitergeschaltet hat, insbesondere aufgrund einer der folgenden Fehlerarten:The tester is able to indicate that the Switching incorrectly from one state to the next forwarded, especially due to one of the following Types of errors:

  • (a) kein Zustand(a) no condition
  • (b) "Mehrfach"-Zustände (d. h. mehr als ein X-Bit gesetzt)(b) "Multiple" states (i.e. more than one X bit set)
  • (c) Unrichtige Verzweigung(c) Incorrect branching
  • (d) Festgelaufener Zustand.(d) Stuck condition.

Zusätzlich wird von der Prüfvorrichtung eine falsche Wirkung angezeigt, da der X-Code korrekt fortfährt, aber der Y-Code einen fehlerhaften nächsten Zustand voraussagt.In addition, the test device has a wrong effect displayed because the X code continues correctly, but the Y code predicts a faulty next state.

Die Verwendung eines eins-aus-vier-Codes (oder allgemeiner eines eins-aus-n-Codes) zum Codieren der Zustände ist einem herkömmlichen Binärcode vorzuziehen, bei dem jeder Code mehr als eine binäre "1" enthalten kann, da letzteres Mehrfachzustandsfehler bedingen kann.The use of a one-of-four code (or more generally one one-of-n codes) for coding the states is a conventional one Prefer binary code, where each code has more than one Binary "1" can contain, since the latter multi-state error can cause.

Die Eingänge in die Prüfschaltung nach Fig. 2 sind von dem jeweiligen Zustandsdiagramm nach Fig. 1 abhängig und müssen für eine Schaltung mit einem unterschiedlichen Zustandsdiagramm eingestellt werden, damit sie in der beschriebenen allgemeinen Weise arbeiten können.The inputs to the test circuit according to FIG. 2 are dependent on the respective state diagram according to FIG. 1 and must be set for a circuit with a different state diagram so that they can work in the general manner described.

Die Prüfvorrichtung stellt somit eine wirksame Möglichkeit der Prüfung der Arbeitsweise des Schaltwerkes im Arbeitsablauf dar, ohne daß es erforderlich ist, die gesamte Schaltung zu duplizieren. Die Anzahl von bistabilen Vorrichtungen in der vorbeschriebenen Prüfvorrichtung ist kleiner als die Anzahl, die erforderlich gewesen wäre, wenn das Schaltwerk (bei der beschriebenen Ausgestaltung) dupliziert worden wäre. Dieser Vorteil wäre für größere Schaltwerke mit mehr Zuständen sogar noch gravierender. Abgesehen von der Kostenseite (es sind weniger Bauteile erforderlich) können die Schaltung und die Prüfvorrichtung insbesondere auf dem gleichen integrierten Schaltungschip untergebracht werden, da die Prüfvorrichtung eine wesentlich kleinere Fläche auf dem Chip einnimmt.The test device thus represents an effective way of Check the operation of the rear derailleur in the workflow, without the need to duplicate the entire circuit. The number of bistable devices in the above Tester is less than the number that would have been necessary if the rear derailleur (in the described Configuration) would have been duplicated. This It would even be an advantage for larger switchgear with more states even more serious. Aside from the cost side (there are fewer Components required) can the circuit and the test device especially on the same integrated circuit chip be housed because the test fixture is an essential occupies a smaller area on the chip.

Die Schaltung nach Fig. 1 kann beispielsweise als Folgesteuergerät verwendet werden. The circuit of FIG. 1 can be used for example as a result of the control unit.

Die Erfindung benötigt nicht eine getrennte bistabile Vorrichtung für jeden Zustand, vorausgesetzt, daß der Zustand durch Zugriff zu den Codierern erfaßt werden kann, was eine zusätzliche Gatterung erforderlich macht, wenn der Zustand nicht selbst als ein eins-aus-n-Code eingespeist wird. Die Erfindung kann auch auf asynchrone Schaltwerke angewendet werden.The invention does not require a separate bistable device for any condition, provided that the condition is determined by Access to the encoders can be detected, which is an additional Requires gating if the condition is not itself is fed as a one-out-of-n code. The invention can also be applied to asynchronous derailleurs.

Claims (10)

1. Einrichtung zum Prüfen der Arbeitsweise eines logischen Schaltwerkes mit einem ersten Codierer (10-13), der auf den laufenden Zustand (S1-S8) der Schaltung zur Erzeugung eines ersten, von diesem Zustand abhängigen Codes (X0-X3) anspricht, und einem zweiten Codierer (20-23; 30-33), der auf den Zustand (S1-S8) der Schaltung vor einem Übergang auf einen anderen Zustand und auch auf das diesen Übergang bewirkende Signal oder die Signale (A-D-Takt) anspricht, um einen zweiten Code (Y0-Y3) zu erzeugen, der einen vorausgesagten Wert für den ersten Code (X0-X3) im nächsten Zustand anzeigt, dadurch gekennzeichnet, daß der erste Codierer (10-13) und der zweite Codierer (20-23; 30-33) mit einer Vergleichsvorrichtung (40) kombiniert sind, und daß die Vergleichsvorrichtung (40), die den ersten Code (X0-X3), der in einem laufenden Zustand erzeugt worden ist, mit dem zweiten Code (Y0-Y3), der für den Übergang auf diesen Zustand erzeugt wird, vergleicht und anzeigt, ob eine Diskrepanz zwischen beiden besteht. 1. Device for checking the operation of a logic switching mechanism with a first encoder ( 10 - 13 ), which is based on the current state (S 1 -S 8 ) of the circuit for generating a first code dependent on this state (X 0 -X 3 ), responsive and a second encoder (20-23; 30-33) responsive to the state (S 1 -S 8) of the circuit prior to a transition to another state, and also to this transition-causing signal or signals (AD Clock) responds to generate a second code (Y 0 -Y 3 ) which indicates a predicted value for the first code (X 0 -X 3 ) in the next state, characterized in that the first encoder ( 10 - 13 ) and the second encoder (20 - 23; 30 - 33) combined with a comparing device (40), and that the comparison device (40) the first code (X 0 -X 3), which has been generated in a running state is, with the second code (Y 0 -Y 3 ) that generate for the transition to this state t is compared and indicates whether there is a discrepancy between the two. 2. Logisches Schaltwerk nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Codes (X0-X3) und die zweiten Codes (Y0-Y3) eins-aus-n-Codes sind.2. Logical switching mechanism according to claim 1, characterized in that the first codes (X 0 -X 3 ) and the second codes (Y 0 -Y 3 ) are one-of-n codes. 3. Logisches Schaltwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens einige (z. B. S1, S5) der Zustände der Schaltung den gleichen Code haben, daß aber keine zwei Zustände den gleichen ersten Code haben, wenn
  • a) einer der Nachfolger des anderen ist (z. B. S1, S2) oder
  • b) beide den gleichen Vorgänger haben (z. B. S2, S4, S7).
3. Logical switching mechanism according to claim 1 or 2, characterized in that at least some (z. B. S 1 , S 5 ) of the states of the circuit have the same code, but that no two states have the same first code if
  • a) one of the successors of the other (e.g. S 1 , S 2 ) or
  • b) both have the same predecessor (e.g. S 2 , S 4 , S 7 ).
4. Logisches Schaltwerk nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Schaltung eine Vielzahl bistabiler Elemente aufweist, und zwar jeweils eines für jeden Zustand (S1-S8), und daß bei jedem Zustand ein unterschiedliches der bistabilen Elemente einen binären Zustand und das andere den anderen binären Zustand einnimmt.4. Logical switching mechanism according to one of claims 1-3, characterized in that the circuit has a plurality of bistable elements, one for each state (S 1 -S 8 ), and that in each state a different one of the bistable elements binary state and the other takes the other binary state. 5. Logisches Schaltwerk nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß der zweite Codierer eine logische Schaltung (20-23), die zu einem Zeitpunkt, zu dem ein Übergang auftreten kann, auf eine Anzeige (S1, S8) des Zustandes vor diesem Zeitpunkt und auf irgendein Bedingungssignal oder -signale (A-D), das bzw. die in der Lage sind, zwischen einer Vielzahl von abwechselnden möglichen Zuständen für die Schaltung nach diesem Zeitpunkt auszuwählen, um einen Codewert abzugeben, und eine Vorrichtung (30-33) zur Speicherung des letzterwähnten als der zweite Code auftreten kann, erzeugt wird, um ihn während des nachfolgenden Zustandes verfügbar zu machen, aufweist.5. Logical switching mechanism according to one of claims 1-4, characterized in that the second encoder is a logic circuit ( 20 - 23 ), which at a time at which a transition can occur, on a display (S 1 , S 8 ) of the state before this point in time and on any condition signal or signals (AD) which are able to select between a plurality of alternating possible states for the circuit after this point in time in order to output a code value, and a device ( 30 - 33 ) for storing the latter as the second code can occur, is generated to make it available during the subsequent state. 6. Verfahren zum Prüfen der Arbeitsweise eines logischen Schaltwerkes, dadurch gekennzeichnet, daß für einen Übergang von einem Zustand der Schaltung in einen anderen Zustand in Abhängigkeit von dem einen Zustand der Schaltung und dem Signal oder den Signalen, die wirksam sind, um diesen Übergang zu bewirken, eine Voraussage auf den nächsten Zustand abgeleitet wird, und daß in dem nächsten Zustand aus dem aktuellen Zustand bestimmt wird, ob die Voraussage erfüllt ist.6. Procedure for checking the operation of a logical Rear derailleur, characterized in that for a transition from one state of the circuit to another state in Dependence on the one state of the circuit and the Signal or the signals that are effective to this To effect transition, one prediction to the next State is derived, and that in the next state the current state determines whether the prediction is satisfied. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der laufende Zustand als ein erster Code codiert wird, daß die Voraussage ein zweiter Code ist, der einen vorbestimmten Wert für den ersten Code im Anschluß an den Übergang anzeigt, und daß die Werte der ersten und der zweiten Codes miteinander verglichen werden, um anzuzeigen, ob eine Diskrepanz zwischen ihnen besteht. 7. The method according to claim 6, characterized in that the current state is encoded as a first code that the Prediction is a second code that has a predetermined value for the first code following the transition, and that the values of the first and second codes together compared to indicate whether there is a discrepancy between to them.   8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der erste und der zweite Code eins-aus-n-Codes sind.8. The method according to claim 7, characterized in that the first and second codes are one-of-n codes. 9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß mindestens einige der Zustände der Schaltung den gleichen Code, aber niemals zwei Zustände den gleichen ersten Code haben, falls
  • a) einer der Nachfolger des anderen ist, oder
  • b) beide den gleichen Vorausgänger haben.
9. The method according to claim 7 or 8, characterized in that at least some of the states of the circuit have the same code, but never two states have the same first code, if
  • a) is the successor of the other, or
  • b) both have the same predecessor.
10. Verfahren nach Anspruch 7 bis 9, dadurch gekennzeichnet, daß die Schaltung eine Vielzahl von bistabilen Elementen, und zwar jeweils einen für jeden Zustand aufweist, und daß in jedem Zustand ein unterschiedliches der bistabilen Elemente einen binären Zustand und das andere den anderen binären Zustand einnimmt.10. The method according to claim 7 to 9, characterized in that the circuit a variety of bistable elements, and has one for each state, and that in each state a different one of the bistable elements one binary state and the other the other binary Condition.
DE19833329023 1982-08-14 1983-08-11 DEVICE FOR TESTING LOGICAL SWITCHGEAR Granted DE3329023A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8223437 1982-08-14

Publications (2)

Publication Number Publication Date
DE3329023A1 DE3329023A1 (en) 1984-02-16
DE3329023C2 true DE3329023C2 (en) 1991-04-25

Family

ID=10532310

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833329023 Granted DE3329023A1 (en) 1982-08-14 1983-08-11 DEVICE FOR TESTING LOGICAL SWITCHGEAR

Country Status (5)

Country Link
US (1) US4556976A (en)
AU (1) AU557028B2 (en)
DE (1) DE3329023A1 (en)
FR (1) FR2531824B1 (en)
ZA (1) ZA835810B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654850A (en) * 1985-01-02 1987-03-31 Rodrigues John M Tri-state in-circuit logic comparator with automatic input/output terminal discrimination
DE3718566C2 (en) * 1987-06-03 1993-10-28 Broadcast Television Syst Method for the synchronization of data signals stored on magnetic tape
US4845712A (en) * 1987-11-30 1989-07-04 Tandem Computers Incorporated State machine checker
US4987318A (en) * 1989-09-18 1991-01-22 International Business Machines Corporation High level clamp driver for wire-or buses
US5295141A (en) * 1990-12-19 1994-03-15 Bull Hn Information Systems Inc. Sensing and responding to invalid states in logic circuitry
US5606564A (en) * 1995-05-19 1997-02-25 Cirrus Logic Inc. Test logic circuit and method for verifying internal logic of an integrated circuit
US5825644A (en) * 1996-03-04 1998-10-20 Motorola, Inc. Method for encoding a state machine
WO2012123037A1 (en) * 2011-03-16 2012-09-20 Siemens S.A.S. Filtering device and method for maintaining a coded input/output stream
EP3531286B1 (en) * 2018-02-26 2020-08-05 ARM Limited Circuitry
CN113049948B (en) * 2019-07-01 2022-09-02 成都奥卡思微电科技有限公司 Correction method, storage medium and terminal for verifying assertion space-time property based on form of externally introduced logic circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046523A (en) * 1958-06-23 1962-07-24 Ibm Counter checking circuit
US3470364A (en) * 1966-02-10 1969-09-30 Western Electric Co Circuit for detecting a register malfunction
US3551665A (en) * 1966-09-13 1970-12-29 Ibm Floating point binary adder utilizing completely sequential hardware
US3529141A (en) * 1967-09-05 1970-09-15 Technology Service Corp Error tolerant sequential circuits
US3567916A (en) * 1969-01-22 1971-03-02 Us Army Apparatus for parity checking a binary register
FR2056229A5 (en) * 1969-07-31 1971-05-14 Ibm
US3633100A (en) * 1970-05-12 1972-01-04 Ibm Testing of nonlinear circuits by comparison with a reference simulation with means to eliminate errors caused by critical race conditions
US3851161A (en) * 1973-05-07 1974-11-26 Burroughs Corp Continuity network testing and fault isolating
US3805040A (en) * 1973-06-04 1974-04-16 Ibm Self-checked single bit change register
US3911261A (en) * 1974-09-09 1975-10-07 Ibm Parity prediction and checking network
US3925647A (en) * 1974-09-30 1975-12-09 Honeywell Inf Systems Parity predicting and checking logic for carry look-ahead binary adder
DE2527098C3 (en) * 1975-06-18 1978-05-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Circuit arrangement for checking the takeover in digital memories
US4183459A (en) * 1978-04-24 1980-01-15 Fluke Trendar Corporation Tester for microprocessor-based systems
FR2432175A1 (en) * 1978-07-27 1980-02-22 Cii Honeywell Bull METHOD FOR TESTING A LOGIC SYSTEM AND LOGIC SYSTEM FOR IMPLEMENTING THE METHOD
US4358847A (en) * 1980-09-02 1982-11-09 Lehigh University Electrical circuit test apparatus and method
US4493078A (en) * 1982-09-29 1985-01-08 Siemens Corporation Method and apparatus for testing a digital computer

Also Published As

Publication number Publication date
FR2531824A1 (en) 1984-02-17
FR2531824B1 (en) 1990-11-09
AU557028B2 (en) 1986-12-04
US4556976A (en) 1985-12-03
DE3329023A1 (en) 1984-02-16
AU1796183A (en) 1984-02-16
ZA835810B (en) 1984-04-25

Similar Documents

Publication Publication Date Title
DE2751097C2 (en) Circuit arrangement for generating an identification signal
DE2030760C2 (en) Parity check circuit for a memory circuit
DE2162486A1 (en) Digitally controlled pulse generator
DE2722124A1 (en) ARRANGEMENT FOR DETERMINING THE PRIORITY RANK IN A DP SYSTEM
DE2723707A1 (en) CLOCK CIRCUIT
DE3329023C2 (en)
DE1774314B1 (en) DEVICE FOR MACHINE CHARACTER RECOGNITION
DE2433885C3 (en) Device for synchronizing the input circuit of an electronic test instrument to signal sequences to be tested
DE2121330A1 (en) Method and circuit arrangement for testing electronic digital devices and their components
DE3225365C2 (en)
DE2235802C2 (en) Method and device for testing non-linear circuits
DE3838940A1 (en) CIRCUIT WITH TEST FUNCTION CIRCUIT
DE2917126A1 (en) METHOD FOR TESTING AN INTEGRATED CIRCUIT
DE3533467C2 (en) Method and arrangement for the interference-free detection of data contained in data signals
DE2454745A1 (en) BINARY COUNTER WITH ERROR DETECTION AND CORRECTION OF TEMPORARY ERRORS
DE2037959A1 (en) Method and circuit arrangement for presenting or recording a sequence of binary bits
DE2524129C3 (en) Time control unit for controlling logic circuits
EP0508061A2 (en) Circuit arrangement for testing integrated circuits
DE1937259A1 (en) Self-checking fault detection circuit
DE2156645A1 (en) Counting device
DE4422784C2 (en) Circuit arrangement with at least one circuit unit such as a register, a memory cell, a memory arrangement or the like
DE3730081C2 (en) SEMICONDUCTOR DEVICE
EP1095284B1 (en) Circuit for determining the time difference between two edges of a first and of a second digital signal
DE19513795C1 (en) Digital phase difference measuring circuit
DE4431791A1 (en) Signal selection device

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee