DE3311401A1 - Thin-film field-effect transistor - Google Patents
Thin-film field-effect transistorInfo
- Publication number
- DE3311401A1 DE3311401A1 DE19833311401 DE3311401A DE3311401A1 DE 3311401 A1 DE3311401 A1 DE 3311401A1 DE 19833311401 DE19833311401 DE 19833311401 DE 3311401 A DE3311401 A DE 3311401A DE 3311401 A1 DE3311401 A1 DE 3311401A1
- Authority
- DE
- Germany
- Prior art keywords
- effect transistor
- control electrode
- insulation layer
- layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 8
- 239000010409 thin film Substances 0.000 title claims abstract description 7
- 238000009413 insulation Methods 0.000 claims abstract description 21
- 229910052746 lanthanum Inorganic materials 0.000 claims abstract description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910003781 PbTiO3 Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 2
- 238000010410 dusting Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 241000357293 Leptobrama muelleri Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
Dünnschichtfeldeffekttransistor Thin film field effect transistor
Die Erfindung betrifft einen Feldeffekttransistor mit isolierter Steuerelektrode (IGFET), der als Dünnschichttransistor mit der im Oberbegriff des Hauptanspruchs angegebenen Struktur aufgebaut ist. The invention relates to a field effect transistor with isolated Control electrode (IGFET), which is a thin-film transistor with the generic term of Main claim specified structure is built.
Feldeffekttransistoren mit der im Oberbegriff des Hauptanspruchs angegebenen Struktur sind zusammen mit einem zu ihrer Herstellung geeigneten Verfahren von E. Lüder et al in SID 82 DIGEST, S. 186 f, unter dem Titel "Photolithographically Processed TFT-Addressed LC Displays" veröffentlicht worden. Field effect transistors with the preamble of the main claim specified structure are together with a suitable method for their production by E. Lüder et al in SID 82 DIGEST, p. 186 f, under the title "Photolithographically Processed TFT-Addressed LC Displays "has been published.
Transistoren auf Glasunterlage werden u.a. dort benötigt, wo eine Vielzahl von Zellen mit elektrisch veränderbarer Transparenz flächenhaft verteilt sind und die diese Zellen ansteuernden Transistoren unmittelbar neben der anzusteuernden Zelle angeordnet sind. Bei Zellen, die mit der hältnismäßig hohen Spannungen geschaltet werden, müssen die Transistoren eine hohe Spannungsfestigkeit aufweisen. Glass-backed transistors are needed, among other things, where a Large number of cells with electrically variable transparency distributed over a large area and the transistors controlling these cells are immediately next to the one to be controlled Cell are arranged. With cells that are switched with the relatively high voltages the transistors must have a high dielectric strength.
Die Spannungsfestigkeit hängt von der Dicke der Pinholedichte und der Durchbruchfeldstärke der Isolationsschicht zwischen Steuerelektrode und Kanal ab. üblicherweise wird als Isolationsschicht Ta205 verwendet. Da einerseits die Spannungsfestigkeit mit der Dicke der Isolationsschicht steigt und andererseits der Einfluß des Gates auf den Kanal wegen der abnehmenden Kapazität mit zunehmender Dicke der Isolationsschicht sinkt, sind hier bei gegebenem Material deutliche Grenzen gesetzt. The dielectric strength depends on the thickness of the pinhole density and the breakdown field strength of the insulation layer between the control electrode and the channel away. Usually Ta205 is used as the insulation layer. On the one hand, the Dielectric strength increases with the thickness of the insulation layer and on the other hand the influence of the gate on the channel because of the decreasing capacity with increasing The thickness of the insulation layer decreases, there are clear limits for the given material set.
Der Erfindung liegt die Aufgabe zugrunde, Transistoren mit höherer Spannungsfestigkeit zu schaffen.The invention is based on the object of transistors with higher To create dielectric strength.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Isolationsschicht aus einem Material mit ferroelektrischen Eigenschaften besteht. Wegen der höheren Dielektrizitätskonstanten ist es dann möglich, unter Beibehaltung der Gatekap-azität eine dickere Isolationsschicht zu verwenden. Ein Transistor mit einer Isolationsschicht aus ferroelektrischem Material hat zusätzlich den Vorteil, daß er bistabile Eigenschaften besitzt und daß damit anstelle von zwei, eine Speicherzelle bildenden Transistoren nur ein Transistor verwendet werden muß. Zum einen wird damit der Aufbau vereinfacht und zum anderen erhoht sich wiederum die Spannungsfestigkeit, da weniger Kreuzungspunkte erforderlich sind.The object is achieved according to the invention in that the insulation layer consists of a material with ferroelectric properties. Because of the higher Dielectric constant it is then possible while maintaining the gate capacitance to use a thicker layer of insulation. A transistor with an insulating layer made of ferroelectric material has the additional advantage that it has bistable properties possesses and that thus instead of two, a memory cell forming transistors only one transistor has to be used. On the one hand, this simplifies the structure and on the other hand, the dielectric strength increases because there are fewer crossing points required are.
Besonders geeignete Materialien sind den Unteransprüchen zu entnehmen.Particularly suitable materials can be found in the subclaims.
Im Artikel von Y. Matsui et al in Proc. of the 2nd Meeting on Ferroelectric Materials and their Applications 1979, Sektion F-8, Seiten 239-244, wird ein Transistor mit ferroelektrischer Isolationsschicht vorgestellt. Die dort zur Anwendung gekommene Silizi um-Te-chnologie ist jedoch für Dünnschichttransistoren ungeeignet.In the article by Y. Matsui et al in Proc. of the 2nd Meeting on Ferroelectric Materials and their Applications 1979, Section F-8, pages 239-244 becomes a transistor with ferroelectric insulation layer presented. The one there for However, silicon technology that has been used is for thin-film transistors not suitable.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Zuhilfenahme der beiliegenden Zeichnung weiter erläutert. Die Zeichnung zeigt einen erfindungsgemäß aufgebauten Transistor im Schnitt und in der Aufsicht. Anschlußleitungen und deren Isolationen sind nicht dargestellt Der im folgenden beschriebene Herstellungsgang ist, mit Ausnahme der Herstellung der erfindungsgemäßen Isolationsschicht von E.Lüder im obengenannten Artikel kurz beschrieben.In the following the invention is based on an exemplary embodiment further explained with the aid of the accompanying drawing. The drawing shows a transistor constructed according to the invention in section and in plan view. Connecting cables and their insulations are not shown. The manufacturing process described below is, with the exception of the production of the insulation layer according to the invention by E. Lueder briefly described in the above article.
Auf einer gereinigten Glasunterlage 1 ist zunächst durch Aufstäuben (sputtern) eine 200 nm dicke Schicht aus Tantal aufgebracht, welche nach zweistündigem Durchoxidieren im Ofen bei 4500C eine ~Atzstoppschicht 2 aus Ta205 ergibt. Aus einer weiteren aufgestäubten 400 nm dicken Schicht aus Tantal ist in einem Photolackprozeß (Photolithographietechnik) eine Steuerelektrode 3 mit einem Ansatz 3a für die Kontaktierung strukturiert.On a cleaned glass base 1 is first applied by dusting (sputter) a 200 nm thick layer of tantalum is applied, which after two hours Oxidation in the oven at 4500C results in an etch stop layer 2 made of Ta205. From a Another sputtered 400 nm thick layer of tantalum is in a photoresist process (Photolithography technique) a control electrode 3 with an attachment 3a for contacting structured.
Darüber ist eine 1 pm dicke Schicht aus lanthanhaltigem Bleititanat/Zirkonat (PLZT) als Isolationsschicht 4 aufgestäubt, wobei der Ansatz 3a für die Kontaktierung durch eine Maske abgedeckt und damit frei bleibt. Aus einer 80 nm dick aufgedampften Schicht aus CdSe ergibt sich nach Strukturieren durch einen Photolackprozeß eine oberhalb der Isolationsschicht 4 quer über die Steuerelektrode 3 verlaufende Halbleiterschicht 5. Die Halbleiterschicht 5 ist nach dem Strukturieren eine halbe Stunde bei 3000 c getempert. Sie ist beidseits der Steuerelektrode von flächigen Kontakten 6a, b aus Aluminium abgedeckt. Die Kontakte 6a, b überdecken auch Teile der Isolationsschicht 4. Kontakte 6a, b, welche die Halbleiterschicht 5 im Bereich oberhalb der Steuerelektrode 3 mit Sicherheit nicht überdecken und damit einen Kanal bilden, lassen sich auf einfache Weise wie folgt herstellen: Nach Aufbringen einer Photolackschicht wird durch eine Maske von unten her belichtet. Die undurchsichtige Steuerelektrode 3 wirkt dabei als zusätzliche Maske.Above this is a 1 pm thick layer of lead titanate / zirconate containing lanthanum (PLZT) sputtered as an insulation layer 4, the approach 3a for contacting covered by a mask and thus remains free. Evaporated from a 80 nm thick A layer of CdSe results after structuring by a photoresist process above the insulation layer 4 across the control electrode 3 running semiconductor layer 5. The semiconductor layer 5 is after structuring Annealed for half an hour at 3000 c. It is on both sides of the control electrode flat contacts 6a, b made of aluminum. Cover the contacts 6a, b also parts of the insulation layer 4. Contacts 6a, b, which form the semiconductor layer 5 in the area above the control electrode 3 certainly not overlap and so that a channel can be produced in a simple manner as follows: After Application of a photoresist layer is exposed through a mask from below. The opaque control electrode 3 acts as an additional mask.
Nach dem Entwickeln des Photolacks wird Aluminium aufgedampft. Der nach dem Entwickeln übrig gebliebene Teil der Photolackschicht wird zusammen mit dem darauf aufgedampften Aluminium abgelöst (Lift-off-Verfahren). Die Kontakte 6a, b bleiben übrig.After the photoresist has developed, aluminum is vapor deposited. Of the The part of the photoresist layer left over after development is combined with removed from the aluminum vapor deposited on it (lift-off process). The contacts 6a, b remain.
Bei einer Versuchsanordnung weist die Steuerelektrode 3 eine Breite von 30 pm auf, die Halbleiterschicht 5 hat eine Abmessung von 80 pm x 6<00 pmj Das Material zum Aufstäuben der Isolationsschicht 4 aus PLZT wird wie folgt zu einem Target aufbereitet: Es werden 735,2 g PbO, 41,54 g La203, 246,03 g ZrO2 und 75,07 g Tio2 eingewogen. Vier Tage lang wird mit Achatkugeln in Isopropanol homogenisiert und anschließend acht Stunden bei 1800C getrocknet. Nach dreistündigem Umsetzen an Luft bei 8500 c wird sieben Tage mit Achatkugeln in Isopropanol gemahlen und anschließend acht Stunden bei 0 0 180 c getrocknet. Bei 8000C werden in oxidierender Atmosphäre Targets durch Heißpressen gewonnen. Die Targets werden auf Edelstahlrückplatten aufgelötet. Vor der Verwendung werden die Targets 60 Stunden lang durch Abstäuben gealtert.In an experimental arrangement, the control electrode 3 has a width from 30 pm, the semiconductor layer 5 has a dimension of 80 pm × 6 <00 pmj The material for sputtering the insulation layer 4 made of PLZT becomes one as follows Target prepared: 735.2 g of PbO, 41.54 g of La203, 246.03 g of ZrO2 and 75.07 are used g Tio2 weighed in. Agate balls are used to homogenize in isopropanol for four days and then dried for eight hours at 1800C. After three hours of repositioning in air at 8500 c is ground with agate balls in isopropanol for seven days and then eight hours at 0 0 180c dried. Be at 8000C Targets obtained by hot pressing in an oxidizing atmosphere. The targets are soldered to stainless steel back plates. Before use, the targets are 60 hours long aged by dusting.
Zum Aufstäuben der Isolationsschicht 4 aus PLZT wird ein HF-Verfahren angewendet. Das Substrat wird positiv vor-0 gespannt und auf etwa 600 c aufgeheizt. Der Abstand zwischen Target und Substrat beträgt 40 mm, der Druck beträgt etwa 0,0025 mb.An HF method is used to sputter the insulation layer 4 made of PLZT applied. The substrate is stretched positively in front of-0 and heated to about 600 c. The distance between target and substrate is 40 mm, the pressure is about 0.0025 mb.
Beim beschriebenen Verfahren besteht die Isolationsschicht 4 aus 62,4 (Gewichts-)% PbO, 4,3% La203, 25,5% ZrO2 und 7,8% TiO2.In the method described, the insulation layer 4 consists of 62.4 (Weight)% PbO, 4.3% La203, 25.5% ZrO2 and 7.8% TiO2.
Anstelle der oben angegebenen Zusammensetzung der Isolationsschicht kann auch jede andere Zusammensetzung verwendet werden, sofern nur das sich ergebende Material elektrisch isoliert, ferroelektrische Eigenschaften aufweist und als dünne Schicht überhaupt he.rstellbar ist.Instead of the above-mentioned composition of the insulation layer any other composition can be used, provided that only that resulting Material electrically insulated, having ferroelectric properties and being thin Layer can be created at all.
Das Material der Isolationsschicht braucht auch nicht ein solches zu sein, das ständig ferroelektrisch ist. Es kann auch ein "slim loop"-Verhalten aufweisen, d.h. es ist ohne angelegtes elektrisches Feld paraelektrisch und wird erst bei Anlegen eines Feldes ferroelektrisch. Bei Aufbau eines Transistors mit einem solchen "slim loop"-Material wird dieser nicht bistabil sein, die hohe Spannungsfestigkeit bleibt dennoch erhalten.The material of the insulation layer does not need one either to be that is constantly ferroelectric. It can also have a "slim loop" behavior i.e. it is paraelectric without an applied electric field and becomes ferroelectric only when a field is applied. When building a transistor with Such a "slim loop" material will not be bistable because of the high dielectric strength is still preserved.
In einer Veröffentlichung von G.H.Härtling und C.E.Land in J.Americ.Cer.Soc., 54 (1971) 1 werden weitere Materialien aus lanthanhaltigem Bleititanat/Zirkonat (PLZT) angegeben, die hier geeignet sind.In a publication by G.H. Hartling and C.E. Land in J.Americ.Cer.Soc., 54 (1971) 1, further materials made from lanthanum-containing lead titanate / zirconate (PLZT) which are suitable here.
Ferroelektrische dünne Schichten werden häufig auch aus PbTiO3 gefertigt. Eine Möglichkeit hierzu zeigt der Artikel "Preparation of PbTiO3 Ferroelectric Thin Film by Laser Annealing" von Y.Matsui et al in Jap.J.Appl.Ferroelectric thin layers are also often made from PbTiO3. The article "Preparation of PbTiO3 Ferroelectric Thin Film by Laser Annealing "by Y. Matsui et al in Jap.J.Appl.
phys., Vol 20 (1981) Supplement 20-4, pp. 23-26.phys., Vol 20 (1981) Supplement 20-4, pp. 23-26.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833311401 DE3311401A1 (en) | 1983-03-29 | 1983-03-29 | Thin-film field-effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833311401 DE3311401A1 (en) | 1983-03-29 | 1983-03-29 | Thin-film field-effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3311401A1 true DE3311401A1 (en) | 1984-10-04 |
Family
ID=6194988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833311401 Withdrawn DE3311401A1 (en) | 1983-03-29 | 1983-03-29 | Thin-film field-effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3311401A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0417341A1 (en) * | 1989-09-13 | 1991-03-20 | Deutsche ITT Industries GmbH | Capacitor structure for field-effect transistor semiconductor memories |
| EP0568065A2 (en) * | 1992-05-01 | 1993-11-03 | Texas Instruments Incorporated | High-dielectric constant oxides on semiconductors using a Ge buffer layer |
-
1983
- 1983-03-29 DE DE19833311401 patent/DE3311401A1/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0417341A1 (en) * | 1989-09-13 | 1991-03-20 | Deutsche ITT Industries GmbH | Capacitor structure for field-effect transistor semiconductor memories |
| EP0568065A2 (en) * | 1992-05-01 | 1993-11-03 | Texas Instruments Incorporated | High-dielectric constant oxides on semiconductors using a Ge buffer layer |
| EP0568065A3 (en) * | 1992-05-01 | 1994-09-14 | Texas Instruments Inc | High-dielectric constant oxides on semiconductors using a ge buffer layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69727809T2 (en) | MULTILAYER FILM CONDENSER ASSEMBLIES AND METHOD OF MANUFACTURE | |
| DE3118674C2 (en) | Thin film transistor | |
| DE3640174C2 (en) | ||
| DE69730377T2 (en) | Permanent semiconductor memory cell and its manufacturing method | |
| DE2814973C2 (en) | Process for the production of a memory field effect transistor | |
| DE3636221C2 (en) | Method of manufacturing thin film field effect transistors | |
| DE3587485T2 (en) | LIQUID CRYSTAL DISPLAY ELEMENT AND THEIR PRODUCTION. | |
| DE3602124C2 (en) | ||
| DE3028718C2 (en) | Thin film transistor in connection with a display device | |
| DE3832658C2 (en) | ||
| DE3881978T2 (en) | THICK LAYER TRANSISTOR MATRIX. | |
| DE3245313C2 (en) | Method of manufacturing a thin film transistor | |
| DE3306535C2 (en) | Insulated gate thin film transistor | |
| DE19736204A1 (en) | Liquid crystal display with thin film transistor and manufacturing process therefor | |
| EP0043001A1 (en) | Humidity sensor and method of manufacturing it | |
| EP0129045B1 (en) | Method of making an integrated insulated-gate field-effect transistor having self-aligned contacts in respect of the gate electrode | |
| DE2607837C2 (en) | Multi-layer interdigital transducer for surface acoustic waves | |
| DE1464395C3 (en) | Field effect transistor | |
| DE2922473A1 (en) | ELECTROCHROME DISPLAY DEVICE | |
| DE3226097C2 (en) | ||
| EP1776725B1 (en) | Piezoelectric transformer | |
| DE3311401A1 (en) | Thin-film field-effect transistor | |
| DE2216658A1 (en) | Semiconductor switching element with dielectric | |
| EP0931342B1 (en) | A barrier-free semiconductor storage assembly and process for its production | |
| DE3340583A1 (en) | METHOD FOR PRODUCING AN INSULATION LAYER AND SEMICONDUCTOR COMPONENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8141 | Disposal/no request for examination |