DE3242417A1 - Differential comparator with hysteresis characteristic - Google Patents

Differential comparator with hysteresis characteristic

Info

Publication number
DE3242417A1
DE3242417A1 DE19823242417 DE3242417A DE3242417A1 DE 3242417 A1 DE3242417 A1 DE 3242417A1 DE 19823242417 DE19823242417 DE 19823242417 DE 3242417 A DE3242417 A DE 3242417A DE 3242417 A1 DE3242417 A1 DE 3242417A1
Authority
DE
Germany
Prior art keywords
current mirror
transistors
differential comparator
output signal
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823242417
Other languages
German (de)
Other versions
DE3242417C2 (en
Inventor
Masao Yokohama Kaizuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3242417A1 publication Critical patent/DE3242417A1/en
Application granted granted Critical
Publication of DE3242417C2 publication Critical patent/DE3242417C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

A differential comparator contains two MOS transistors (Tr1 and Tr2) which are in each case connected with one side to a first feed whilst their state of conduction is controlled by differential input signals (IN1, IN2). Furthermore, a current balancing circuit (MC), which supplies currents to the other end of the MOS transistor pair, is connected to a second feed (+V). One of the nodes (A) between the current balancing circuit and the pair of MOS transistors generates an output signal (OUT). Transistors (Tr5, Tr6), by means of which the current balancing ratio is varied as a function of the output signal, are located in parallel with the current balancing circuit. <IMAGE>

Description

Differentialkomparator mit Hysteresecharakteristik Die Erfindung betrifft einen Differentialkomparator mit Hysteresecharakteris.tik.Differential Comparator With Hysteresis Characteristics The invention relates to a differential comparator with hysteresis characteristics.

Ein gewöhnlicher Differentialverstärker hat einen Aufbau gemäß Figur 1. Ein Paar symmetrisch angeordneter Transistoren Tri und Tr2 sind mit einem Ende miteinander verbunden und über eine Stromquelle I an Masse geführt. Den Gates der Transistoren Trl und Tr2 werden Differentlaleingangssignale IN1 und INZ zugeführt. Konstante Ströme ii und i2 von einer Speisung V werden den Transistoren Tr1 und Tr2 über Transistoren Tr3 und Tr4 zugeführt, die eine Stromspiegelschaltung darstellen. Ein Ausgangssignal OUT kann einem Knotenpunkt A zwischen den Transistoren Tr2 und Tr4 abgenommen werden. In dieser Schaltung haben die Transistoren Trl und Tr2 sowie die Transistoren Tr3 und Tr4 jeweils dieselbe Charakteristik.An ordinary differential amplifier has a structure as shown in FIG 1. A pair of symmetrically arranged transistors Tri and Tr2 have one end connected to each other and led to ground via a current source I. The gates of the Transistors Trl and Tr2 are supplied with differential input signals IN1 and INZ. Constant currents ii and i2 from a supply V are applied to transistors Tr1 and Tr2 is supplied through transistors Tr3 and Tr4 which constitute a current mirror circuit. An output signal OUT can be a node A between the transistors Tr2 and Tr4 can be removed. In this circuit, the transistors Trl and Tr2 have as well the transistors Tr3 and Tr4 each have the same characteristic.

Figur 2 zeigt einen Differentialkomparator OP, in dem der beschriebene Differentialverstärker enthalten ist und der eine Hysteresecharakteristik besitzt. Ein Differentialeingangssignal IN1 wird einem Umkehreingang (n) des Differentialkomparators OP zugeleitet, während dem Direkteingang t+) des Differentialkomparators OP über einen Widerstand Rg das Differentialeingangssignal 1N2 zugeführt wird. Das Ausgangssignal OUT des Differentialkomparators OP wird direkt dem Direkteingang (+) über einen Widerstand Rf rückgekoppelt.Figure 2 shows a differential comparator OP, in which the described Differential amplifier is included and which has a hysteresis characteristic. A differential input signal IN1 becomes an inverting input (n) of the differential comparator OP fed, during the direct input t +) of the differential comparator OP over a resistor Rg is supplied with the differential input signal 1N2. The output signal OUT of the differential comparator OP is connected directly to the direct input (+) via a Resistance Rf fed back.

Da das durch die Widerstände Rg und Rf aufgeteilte Ausgangssignal OUT auf den Direkteingang (+) rückgeführt wird, dem auch das Differentialeingangssignal IN2 zugeführt wird, ist das Eingangssignal IN2 kein reines Differentialeingangssignal. Da außerdem der Hysteresebereich von der Ausqanqsamplitude des Differentialkomparators abhängt, schwankt er bei Änderungen der Speisungsspannung.Since the output signal divided by resistors Rg and Rf OUT is fed back to the direct input (+), which is also the differential input signal IN2 is supplied, the input signal IN2 is not a pure differential input signal. In addition, since the hysteresis range depends on the output amplitude of the differential comparator depends, it fluctuates with changes in the supply voltage.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Differentialkomparator hoher Präzision mit einer Hysteresecharakteristik zu schaffen,wderen Hysteresebereich bei Speisungsspannungsschwankungen nur in sehr geringem Umfang schwankt.The invention is therefore based on the object of a differential comparator To create high precision with a hysteresis characteristic would be the hysteresis range fluctuates only to a very small extent in the event of supply voltage fluctuations.

Zur Lösung dieser Aufgabe wird ein Differentialkomparator geschaffen mit einem Paar von MOS-Transistoren, die jeweils mit einem Ende mit einer ersten. Energiequelle über eine Stromquelle verbunden sind und deren Leitungszustände durch Differentialeingangssignale gesteuert werden, während eine Stromspiegelschaltung mit einer zweiten Energiequelle verbunden ist, welche Ströme den anderen Enden des MOS-Transistorpaares zuleitet, wobei einer der zwei Knotenpunkte zwischen der Stromspiegelschaltung und dem Paar von MOS-Transistoren ein Ausgangssignal hervorbringt, und eine Schaltung parallel zur Stromspiegelschaltung angeordnet ist, die ein Stromspiegelverhältnis in Abhängigkeit vom Ausgangssignal variiert.A differential comparator is created to solve this problem with a pair of MOS transistors, each end having a first. Energy source are connected via a power source and their conduction states through Differential input signals are controlled while using a current mirror circuit connected to a second source of energy which flows to the other ends of the MOS transistor pair conducts, with one of the two nodes between the current mirror circuit and outputting the pair of MOS transistors, and a circuit is arranged parallel to the current mirror circuit, which has a current mirror ratio varies depending on the output signal.

Die Zeichnung zeigt zur Verdeutlichung der Erfindung in: Fig. 1 die Schaltung eines gewöhnlichen Differentialverstärkers; Fig. 2 die Schaltung eines gewöhnlichen Differentialkomparators mit Hysteresecharakteristik; Fig. 3 die Schaltung eines Differentialkomparators nach einem ersten Ausführungsbeispiel der Erfindung; Fig. 4 ein Diagramm der Ausgangsspannung über der Eingangsspannung des Differentialkomparators nach Fig. 3, das die-Hysteresecharakteristik zeigt; und Fig. 5 die Schaltung eines zweiten Ausführungsbeisiels des erfindungsgemäßen Differentialkomparators In dem in Fig. 1 gezeigten Differentialverstärker sind die Ströme, die den Transistoren Trl und Tr2 zugeführt werden, im wesentlichen einander gleich, damit die Symmetrie- des Differentialverstärkers erhalten bleibt. Die Verschiebespannung am Eingang AV (= 1N1 - IN2) des Differentialverstärkers ist 0 V. Wenn also die Eingangssignale IN1 und IN2 dasselbe Potential haben, ist das Potential am Knotenpunkt A gleich dem am Knotenpunkt B zwischen den Transistoren Tr1 und Tr3.To illustrate the invention, the drawing shows in: FIG. 1 the Circuit of an ordinary differential amplifier; Fig. 2 shows the circuit of a ordinary differential comparator with hysteresis characteristic; Fig. 3 shows the circuit of a differential comparator according to a first embodiment the invention; 4 shows a diagram of the output voltage versus the input voltage the differential comparator of Fig. 3 showing the hysteresis characteristic; and FIG. 5 shows the circuit of a second embodiment of the invention Differential Comparator In the differential amplifier shown in Fig. 1, the Currents supplied to the transistors Trl and Tr2 are substantially each other the same, so that the symmetry of the differential amplifier is retained. The displacement tension at the input AV (= 1N1 - IN2) of the differential amplifier is 0 V. So if the input signals IN1 and IN2 have the same potential, the potential at node A is the same that at node B between transistors Tr1 and Tr3.

Wenn jedoch das Steilheitenverhältnis gm/gm der Transistoren Tr3 und Tr4, welche die Stromspiegelschaltung bilden, so verändert wird, daß i2 = 2 x il ist, dann ist die Symmetrie des Verstärkers gestört. Auch wenn die Differentialeingangssignale 1N1 und IN2 dasselbe Potential haben, sind dann die Potentiale der Knotenpunkte A und B nicht mehr gleich.UmdiesePotentiale an den Knotenpunkten jedoch gleich zu machen, muß das Differentialeingangssignal IN2 ein höheres Potential als das Differentialeingangssignal 1N1 haben. Die Verlagerungsspannung am Eingang AV hängt dabei von den Eigengrößen der Transistoren Tri und Tr2 ab. Hat ein Transistor seinen Betriebspunkt im Exponentialbereich, dann ist der durch ihn hindurchfließende Strom gegeben durch worin VG das Gatepotential, VS das Sourcepotential, VD das Drainpotential, n und UT durch den Herstellungsvorgang bestimmte charakteristische Parameter des Transistors und IDo ein durch die Schwellspannung bedingter charakteristischer Parameter des Transistors sind.However, if the steepness ratio gm / gm of the transistors Tr3 and Tr4, which form the current mirror circuit, is changed so that i2 = 2 × il, then the symmetry of the amplifier is disturbed. Even if the differential input signals 1N1 and IN2 have the same potential, the potentials of the nodes A and B are then no longer the same. However, in order to make these potentials equal at the nodes, the differential input signal IN2 must have a higher potential than the differential input signal 1N1. The displacement voltage at the input AV depends on the intrinsic sizes of the transistors Tri and Tr2. If a transistor has its operating point in the exponential range, then the current flowing through it is given by where VG is the gate potential, VS is the source potential, VD is the drain potential, n and UT are characteristic parameters of the transistor determined by the manufacturing process, and IDo is a characteristic parameter of the transistor which is determined by the threshold voltage.

Sind die Potentiale an den Knotenpunkten A und B einander gleich, dann weichen die Gatepotentiale VG1 und VG2 der Transistoren Trl und Tr2 voneinander ab wie auch die Ströme 1D1 und ID2 Andere charakteristische Größen sind jedoch gieich, so daß man erhält: Aus den Gleichungen (2) und (3) ervi.bt sich Da das Sourcepotential VS gleich Null und das Drainpotential -VG -VD VD höher als 0,4 V ist, ist e UT - eUT praktisch gleich 1. Somit ist und mit VGl - VG2 = AV, #V = n.UTln(IDl) ... (6) Die Verlagerungsspannung EV ist'also bestimmt durch das Verhältni-s der durch die Transistoren Trl und Tr2 flieBenden Ströme.If the potentials at the nodes A and B are equal to one another, then the gate potentials VG1 and VG2 of the transistors Trl and Tr2 differ from one another, as do the currents 1D1 and ID2. However, other characteristic values are the same, so that one obtains: From the equations (2) and (3) it is derived Since the source potential VS is equal to zero and the drain potential -VG -VD VD is higher than 0.4 V, e UT - eUT is practically equal to 1. Thus and with VGl - VG2 = AV, #V = n.UTln (IDl) ... (6) The displacement voltage EV is thus determined by the ratio of the currents flowing through the transistors Trl and Tr2.

Gemäß der Erfindung werden die Hystereseeigenschaften des Differentialkomparators durch Ausnutzung der in dieser Weise gewonnenen Verlagerungsspannung erhalten.According to the invention, the hysteresis properties of the differential comparator obtained by utilizing the displacement voltage obtained in this way.

Das erste Ausführungsbeispiel der Erfindung wird anhand der Fig. 3 besprochen. Die Sourceelektroden eines Paares von n-Kanal-MOS-Transistoren Trl und Tr2 sind gemeinsam über eine Stromquelle 1 mit Masse verbunden. Source und Substrat der Transistoren Trl und Tr2 sind kurzgeschlo.sen.The first exemplary embodiment of the invention is illustrated with reference to FIG. 3 discussed. The source electrodes of a pair of n-channel MOS transistors Trl and Tr2 are commonly connected to ground via a power source 1. Source and substrate the transistors Trl and Tr2 are short-circuited.

Ein konstanter Strom il von einer Speisung sV wird der Drainelektrode des Transistors Trl über einen p-Kanal-MOS-Transistor Tr3 zugeführt, dessen Drain und Substrat kurzgeschlossen sind. Von der Speisung +V wird über einen p-Kanal-MOS-Transistor Tr4, dessen Drain und Substrat kurzgeschlossen sind, der Drainelektrode des Transistors Tr2 ein konstanter Strom i2 zugeführt. Der VerbindungFpankt B zwischen den Drainclektroden der Transistoren Trl und Tr3 ist an die Gases der Transistoren Tr3 und Tr4 angeschlossen. Die Transistoren Tr3 und Tr4 stellen eine Stromspiegelschaltung MC dar. Der Verbindungspunkt A zwischen den Drainelektroden der Transistoren Tr2 und Tr3 ist mit der Ausgangsklemme verbunden, an der das Ausgangssignale OUT bereitgestellt wird. p-Xanal-MOS-Transistoren Tr5 und Tr6, deren Drain-Source-Pfade in Reihe liegen, sind zwischen die Speisung +V des hohen Potentials und den Knotenpunkt B geschaltet. Das Gate des Transistors Tr5 ist mit dem Knotenpunkt A, das Gate des Transistors Tr6 mit dem Knotenpunkt B verbunden. Die Substrate der Transistoren Tr5 und Tr6 sind an die Sourceelektrode des Transistors Tr5 angeschlossen. Somit ist der EIN-AUS-Zustand des Transistors Tr5 durch das Ausgangssignal OUT und des Transistors Tr6 gemeinsam mit dem EIN-AUS-Zustand der Transistoren Tr3 und Tr4 gesteuert.A constant current il from a supply sV becomes the drain electrode of the transistor Trl supplied via a p-channel MOS transistor Tr3, the drain of which and substrate are short-circuited. The + V supply is supplied via a p-channel MOS transistor Tr4, whose drain and substrate are short-circuited, the drain electrode of the transistor A constant current i2 is supplied to Tr2. The connection area B between the drainage electrodes of the transistors Trl and Tr3 is connected to the gas of the transistors Tr3 and Tr4. The transistors Tr3 and Tr4 constitute a current mirror circuit MC. The connection point A between the drain electrodes of the transistors Tr2 and Tr3 is connected to the output terminal connected to which the output signal OUT is provided. p-Xanal MOS transistors Tr5 and Tr6, the drain-source paths of which are in series, are between the feeds + V of the high potential and the node B switched. The gate of the transistor Tr5 is connected to node A, the gate of transistor Tr6 is connected to the node B connected. The substrates of the transistors Tr5 and Tr6 are connected to the source electrode of the transistor Tr5 connected. Thus, the transistor is in the ON-OFF state Tr5 through the output signal OUT and the transistor Tr6 together with the ON-OFF state of the transistors Tr3 and Tr4 are controlled.

Bei einem Differentialkomparator mit dem beschriebenen Aufbau kann das Stromspiegelverhältnis der Stromspiegelschaltung MC durch das Ausgangssignal OUT variiert werden, da der Transistor Tr5 durch das Ausgangssignal OUT gesteuert wird. Da die Verlagerungsspannung der Transistoren Trl und Tr2 variiert werden kann, kann der Differentialkomparator die Hysteresecharakteristik haben. Die Funktionsweise des in Fig. 3 gezeigten Differentialkomparators wird anhand der Fig. 4 erläutert. Zunächst sei angenommen, daß die Steilheitsverhältnisse gm/gm/gm cer Transistoren Tr3, Tr4 und Tr6 sich wie 1 : 2 : 3 verhalten. In der Gleichung (6) hängt zwar nUT vom Vorgang ab, doch wird hier der Wert zu 50 mV angenommen. Befindet sich das Ausgangssignal OUT auf L-Pegel, ist Transistor Tr5 geöffnet, so daß das Stromspiegelverhältnis 4 : 2 wird. Die Verlagerungsspannung tV1 erhält man dann aus Gleichung (6) zu tV1 = 50 tn (4./2) = 34,5 (mV).In a differential comparator with the structure described can the current mirror ratio of the current mirror circuit MC by the output signal OUT can be varied because the transistor Tr5 is controlled by the output signal OUT will. Since the displacement voltage of the transistors Trl and Tr2 can be varied, the differential comparator can have the hysteresis characteristic. How it works of the differential comparator shown in FIG. 3 is explained with reference to FIG. First of all it is assumed that the slope ratios gm / gm / gm cer transistors Tr3, Tr4 and Tr6 behave like 1: 2: 3. In equation (6), nUT depends from the process, but here the value is assumed to be 50 mV. Is the output signal OUT at L level, transistor Tr5 is open, so that the current mirror ratio 4: 2 will be. The displacement voltage tV1 is then obtained from equation (6) for tV1 = 50 tn (4./2) = 34.5 (mV).

Da AV1 = IN1 - IN2 ist, wird das Ausgangssignal OUT nicht invertiert, auch bei IN1 = IN2. ist IN1 - IN2 größer AV1, so geht das Ausgangssignal OUT nach , und Transistor Tr5 ist gesperrt. Da das Stromspiegelverhältnis 1 : 2 ist, wenn Transistor Tr5 sperrt, ist die Verlagerungsspannung Q V2 =.. 50 in(1/2) = -34,5 (mV). Auch bei diesem Status bleibt, wenn IN1 = IN2 wird, das Ausgangssignal OUT auf H.Since AV1 = IN1 - IN2, the output signal OUT is not inverted, also with IN1 = IN2. if IN1 - IN2 is greater than AV1, the output signal OUT follows , and transistor Tr5 is blocked. Since the current mirror ratio is 1: 2, if Transistor Tr5 blocks, the zero sequence voltage is Q V2 = .. 50 in (1/2) = -34.5 (mV). Even with this status, the output signal OUT remains when IN1 = IN2 on H.

Das Ausgangssignal OUT wird nur invertiert, nachdem IN1 - IN2 kleiner tV2 geworden ist. Somit hat der Differentialkomparator einen Hysteresebereich von tV1 - AV2 = 69 (mV).The output signal OUT is only inverted after IN1 - IN2 become smaller tV2 has become. Thus the differential comparator has a hysteresis range of tV1 - AV2 = 69 (mV).

Es lassen sich Differentialkomparatoren mit verschiedenen Mysteresebereichen erstellen, wenn die Steilheitsverhältnisse gm/gm/gm der Transistoren Tr3, Tr4 und Tr6 verändert werden. Dieselbe Wirkung läßt sich erreichen, wenn die Verbindungen der Transistoren Tr5 und Tr6 umgekehrt werden.Differential comparators with different mystery ranges can be used create when the slope ratios gm / gm / gm of the transistors Tr3, Tr4 and Tr6 can be changed. The same effect can be achieved if the connections of the transistors Tr5 and Tr6 are reversed.

Ein Differentialkomparator nach einer zweiten AusfUhrungsform der Erfindung wird nun in Verbindung mit Fig. 5 beschrieben. Bei diesem Differentialkomparator wird das Stromspiegelverhältnis durch einen Transistor Tr5 variiert, der durch das Ausgangssignal OUT geschaltet wird. Im Gegensatz zum ersten Ausführungsbeispiel ist der Strom i2 bei diesem zweiten Beispiel variabel. Das Ausgangssignal OUT wird über einen Inverter IV dem-Gate des Transistors Tr'> zugeleitet, um diesen zu schalten. Die Verbindungen der Transistoren Tr5 und Tr6 sind gegenüber denen nach Fig. 3 vertauscht. Da der übrige Teil der Schaltung unverändert geblieben ist, sind auch die Bezugszeichen beibehalten worden, und eine genauere Beschreibung kann unterbleiben.A differential comparator according to a second embodiment of The invention will now be described in connection with FIG. In this differential comparator the current mirror ratio is varied by a transistor Tr5 which is controlled by the Output signal OUT is switched. In contrast to the first embodiment the current i2 is variable in this second example. The output signal OUT becomes fed through an inverter IV to the gate of the transistor Tr '> to this switch. The connections of the transistors Tr5 and Tr6 are opposite to those after Fig. 3 interchanged. Since the rest of the circuit has remained unchanged, are the reference numerals have also been retained and a more detailed description can be omitted.

Bei dem Differentialkomparator dieses -Ausführungsbeispiels wird der Transistor Tr5 auch durch die Ausgangsspannung OUT am Knotenpunkt A gesteuert, und das Stromspiegelverhältnis der Stromspiegelschaltung MC kann durch das Ausgangssignal OUT geändert werden. Der Differentialkomparator besitzt Hysteresecharakteristik, da die Verlagerungsspannung der Transistoren veränderbar ist Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt. So können bei dem Ausführungsbeispiel nach Fig. 3 die Anschlüsse der Transistoren Tr5 und Tr6 vertauscht werden. Die Transistoren Trl und Tr2 können p-Leitfähigkeit haben, die Transistoren Tr3 bis Tr6 können n-Leitfähigkeit haben, und -die Polarität der Speisung kann geändert werden.In the differential comparator of this embodiment, the Transistor Tr5 is also controlled by the output voltage OUT at node A, and the current mirror ratio of the current mirror circuit MC can be determined by the output signal OUT can be changed. The differential comparator has hysteresis characteristics, since the displacement voltage of the transistors is changeable. The invention is not limited to the exemplary embodiments described. So can in the embodiment According to FIG. 3, the connections of the transistors Tr5 and Tr6 are interchanged. The transistors Trl and Tr2 can have p-conductivity, the transistors Tr3 to Tr6 can have n-conductivity and -the polarity of the supply can be changed.

Claims (3)

Differentialkomparator mit Hysteresecharakteristik P a t e n t a n s p r ü c h e Differentialkomparator mit Hyst'eresecharakteristik, der ein Paar MOS-Transistoren enthält, die jeweils mit einer Seite mit einer ersten Speisung über eine Stromquelle verbunden sind und deren Leitungszustände durch Differentialeingangssignale steuerbar sind, und eine Stromspiegelschaltung enthält, die mit einer zweiten Speisung Verbunden ist, welche der jweils anderen Seite des Paares der MOS-Transistoren Ströme zuführt, wobei einer der Verbindungspunkte zwischen der Stromspiegelschaltung und dem Paar der MOS-Trarsstoren ein Ausgangssignal hervorbringt, g e k e n n z e i c h n e t durch eine Einrichtung (Tr5, Tr6) zum Variieren des Stromspiegelverhältnisses, welche parallel zur Stromspiegelschaltung (MC) geschaltet ist, um abhängig vom Ausgangssignal (OUT) das Stromspiegelverhältnis zu verändern. Differential comparator with hysteresis characteristics P a t e n t a n p r ü c h e Differential comparator with hysteresis characteristics, which is a pair Contains MOS transistors, each with a side having a first supply connected via a current source and their conduction states by differential input signals are controllable, and contains a current mirror circuit with a second supply It is connected to which of the other side of the pair of MOS transistors currents supplies, wherein one of the connection points between the current mirror circuit and produces an output signal from the pair of MOS Trarsstoren, g e k e n n z e i c h n e t by means (Tr5, Tr6) for varying the current mirror ratio, which is connected in parallel to the current mirror circuit (MC) in order to depend on the output signal (OUT) to change the current mirror ratio. 2. Differentialkomparator nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Verändern des Stromspiegelverhältnisses einen ersten und einen. 2. Differential comparator according to claim 1, characterized in that that the facility for changing the Current mirror ratio a first and a. zweiten MOS-Transistor (Tr5, Tr6) aufweist, -die zwischen die zweite Speisung +V und einen der Knotenpunkte (A, B) zwischen der Stromspiegelschaltung und dem MOS-Transistorpaar in Reihe geschaltet sind, und daß der Leitungszustand des ersten MOS-Transistors (Tr5) durch das Ausgangssignal (OUT) und der Leitungszustand des zweiten MOS-Transistors (Tr6) gemeinsam mit dem Leitungszustand der MOS-Transistoren der Stromspiegelschaltung (MC) steuerbar sind. second MOS transistor (Tr5, Tr6) -the between the second Supply + V and one of the nodes (A, B) between the current mirror circuit and the pair of MOS transistors are connected in series, and that the conduction state of the first MOS transistor (Tr5) by the output signal (OUT) and the conduction state of the second MOS transistor (Tr6) together with the conduction state of the MOS transistors the current mirror circuit (MC) are controllable. 3. Differentialkomparator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Arbeitspunkte der MOS-Transistoren (Tri, Tr2) des Transistorpaares im Exponentialbereich liegen.-3. Differential comparator according to claim 1 or 2, characterized in that that the operating points of the MOS transistors (Tri, Tr2) of the transistor pair are in the exponential range lie.-
DE19823242417 1981-11-16 1982-11-16 Differential comparator with hysteresis characteristics Expired DE3242417C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18326181A JPS5884521A (en) 1981-11-16 1981-11-16 Differential comparator circuit

Publications (2)

Publication Number Publication Date
DE3242417A1 true DE3242417A1 (en) 1983-05-26
DE3242417C2 DE3242417C2 (en) 1985-10-31

Family

ID=16132566

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823242417 Expired DE3242417C2 (en) 1981-11-16 1982-11-16 Differential comparator with hysteresis characteristics

Country Status (2)

Country Link
JP (1) JPS5884521A (en)
DE (1) DE3242417C2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0483125A2 (en) * 1988-06-30 1992-04-29 ALCATEL BELL Naamloze Vennootschap Current-source
EP1133055A2 (en) * 2000-03-06 2001-09-12 Infineon Technologies North America Corp. Receiver with switched current feedback for controlled hysteresis
US20150372668A1 (en) * 2014-06-23 2015-12-24 Raydium Semiconductor Corporation Comparator control circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392742U (en) * 1986-12-05 1988-06-15
DE3908765C1 (en) * 1989-03-17 1990-07-26 Telefunken Electronic Gmbh, 7100 Heilbronn, De Circuit for forming current differences and the use of this circuit
DE10145562A1 (en) * 2001-09-14 2003-04-24 Infineon Technologies Ag comparator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3952257A (en) * 1974-10-29 1976-04-20 Rca Corporation Current proportioning circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775022A (en) * 1980-10-29 1982-05-11 Nec Corp Comparator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3952257A (en) * 1974-10-29 1976-04-20 Rca Corporation Current proportioning circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0483125A2 (en) * 1988-06-30 1992-04-29 ALCATEL BELL Naamloze Vennootschap Current-source
EP0483125A3 (en) * 1988-06-30 1992-12-23 Alcatel N.V. Current-source
EP1133055A2 (en) * 2000-03-06 2001-09-12 Infineon Technologies North America Corp. Receiver with switched current feedback for controlled hysteresis
EP1133055A3 (en) * 2000-03-06 2004-07-21 Infineon Technologies North America Corp. Receiver with switched current feedback for controlled hysteresis
US20150372668A1 (en) * 2014-06-23 2015-12-24 Raydium Semiconductor Corporation Comparator control circuit
CN105227161A (en) * 2014-06-23 2016-01-06 瑞鼎科技股份有限公司 Comparator control circuit

Also Published As

Publication number Publication date
JPS5884521A (en) 1983-05-20
DE3242417C2 (en) 1985-10-31

Similar Documents

Publication Publication Date Title
DE3108515C2 (en)
DE69028941T2 (en) Electronic circuit for analog multiplication, differential amplification or charge accumulation
DE69320922T2 (en) Differential amplifier circuit
DE2802189C3 (en) Push-pull amplifier circuit
DE2855303C2 (en)
DE2641860A1 (en) INTEGRATED POWER SUPPLY CIRCUIT
DE3889085T2 (en) Common mode measurement and control in chains of symmetrical amplifiers.
DE2548178C3 (en) Signal amplifier
DE3119923C2 (en) Circuit arrangement for a range comparator
DE2920793A1 (en) PACKAGING B TRANSISTOR AMPLIFIER
DE2425937A1 (en) DIFFERENTIAL AMPLIFIER CIRCUIT
DE3309897C2 (en)
DE68921136T2 (en) Transistor amplifier for high slew rates and capacitive loads.
DE2425918A1 (en) COMPLEMENTARY TRANSISTOR AMPLIFIER WITH AUTOMATIC PRELOADING
DE3017669A1 (en) CONTROL AMPLIFIER
DE69605571T2 (en) AMPLIFIER CIRCUIT
DE2240971A1 (en) GATE CONTROL
DE69211389T2 (en) Amplification circuit
DE2556683B2 (en) Negative resistance network
DE102004027298A1 (en) On-chip high pass filter with high time constant
DE3106524C2 (en)
DE2631916C3 (en) Differential amplifier made of MOS field effect transistors built on a semiconductor chip
DE3242417A1 (en) Differential comparator with hysteresis characteristic
DE69411044T2 (en) Differential amplifier with high common mode rejection
DE68914535T2 (en) Non-linear differential amplifier.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Free format text: EITLE, W., DIPL.-ING. HOFFMANN, K., DIPL.-ING. DR.RER.NAT. LEHN, W., DIPL.-ING. FUECHSLE, K., DIPL.-ING. HANSEN, B., DIPL.-CHEM. DR.RER.NAT. BRAUNS, H., DIPL.-CHEM. DR.RER.NAT. GOERG, K., DIPL.-ING. KOHLMANN, K., DIPL.-ING., PAT.-ANW. NETTE, A., RECHTSANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee