DE3238544C2 - - Google Patents
Info
- Publication number
- DE3238544C2 DE3238544C2 DE19823238544 DE3238544A DE3238544C2 DE 3238544 C2 DE3238544 C2 DE 3238544C2 DE 19823238544 DE19823238544 DE 19823238544 DE 3238544 A DE3238544 A DE 3238544A DE 3238544 C2 DE3238544 C2 DE 3238544C2
- Authority
- DE
- Germany
- Prior art keywords
- supply voltage
- monitoring circuit
- voltage
- transistor
- output state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf eine Überwachungs schaltung gemäß dem Oberbegriff des Anspruches 1.The invention relates to monitoring Circuit according to the preamble of claim 1.
Derartige Überwachungsschaltungen werden zum Sichern der richtigen Arbeitsweise von logischen Schaltkreisen während und nach dem Einschalten einer Versorgungs spannung verwendet. Bekannte Überwachungsschaltungen be nutzen Stromspiegelschaltungen oder Flipflopschaltungen, die während dem Anlegen der Versorgungsspannung einen definierten Zustand einnehmen. Stromspiegelschaltungen haben einen großen Stromverbrauch, da mindestens in einem Zweig der Stromspiegelschaltung dauernd ein Strom fließt. Asymmetrische Flipflopschaltungen in CMOS-Tech nologie haben nach ihrer Triggerung eine geringe Leistungsaufnahme mit dem Nachteil, daß ihre Schalt schwelle nur durch Ändern der geometrischen Abmessungen der Transistoren verändert werden können, und die Schaltschwelle ist für eine normale Anwendung zu nied rig, solange diese in der Größenordnung der Summe der Schwellspannungen von P und N Transistoren liegt. Auch kann die asymmetrische Flipflopschaltung nach dem Setzen nicht zurückgesetzt werden, weshalb sie nicht als Detek tor für ein Absinken der Versorgungsspannung unterhalb einer definierten Toleranzgrenze geeignet ist.Such monitoring circuits are used to secure the correct operation of logic circuits during and after switching on a supply voltage used. Known monitoring circuits be use current mirror circuits or flip-flop circuits, the one while applying the supply voltage assume defined state. Current mirror circuits have a large power consumption since at least in a branch of the current mirror circuit continuously a current flows. Asymmetric flip-flop circuits in CMOS tech nology have a low after their triggering Power consumption with the disadvantage that its switching threshold only by changing the geometric dimensions of the transistors can be changed, and the Switching threshold is too low for normal use rig as long as this is of the order of the sum of the Threshold voltages of P and N transistors. Also can the asymmetrical flip-flop circuit after setting not be reset, which is why they are not as detec gate for a drop in the supply voltage below a defined tolerance limit is suitable.
Auch aus der DE-OS 22 54 592 ist eine Schaltung gemäß dem Oberbegriff des Anspruchs 1 bekannt, die zur per manenten Überwachung einer Versorgungsspannung auf einen etwaigen Spannungsabfall hin geeignet ist und daher auch permanent zu ihrem Betrieb Leistung aufnimmt.A circuit according to DE-OS 22 54 592 is also the preamble of claim 1 known to per permanent monitoring of a supply voltage for one possible voltage drop is suitable and therefore also permanently consumes power for their operation.
Der Erfindung liegt die Aufgabe zugrunde, eine Überwachungs schaltung der eingangs genannten Art anzugeben, die einen geringen Leistungsverbrauch aufweist.The invention has for its object a Surveillance circuit of the type mentioned to specify the one low power consumption having.
Die Lösung dieser Aufgabe erfolgt mit den im Anspruch 1 an gegebenen Mitteln. Weiterbildungen und Ausgestaltungen können den Unteransprüchen entnommen werden.This object is achieved with the in claim 1 given means. Further training and refinements can be found in the subclaims.
Die Überwachungsschaltung weist eine genau bestimmte und einstellbare Umschaltschwelle auf, arbeitet bei geringer Leistungsaufnahme und kann die Zustände Versorgungsspannung "Ein" und "Fehlerhafte Versorgungsspannung" signalisieren.The monitoring circuit has a precisely determined and adjustable switching threshold, works at lower Power consumption and can the states supply voltage Signal "On" and "Faulty supply voltage".
Die Erfindung wird nun anhand von Zeichnungen eines Aus führungsbeispieles näher erläutert. Es zeigtThe invention is now based on drawings of an management example explained in more detail. It shows
Fig. 1 einen schematischen Stromlaufplan der Überwachungs schaltung, und Fig. 1 is a schematic circuit diagram of the monitoring circuit, and
Fig. 2 den Verlauf der Ausgangsspannung der Überwachungs schaltung bei verschiedenen Werten der Versor gungsspannung. Fig. 2 shows the course of the output voltage of the monitoring circuit at different values of the supply voltage.
Die Überwachungsschaltung wird vorteilhafterweise als inte grierte Schaltung in CMOS-Technik hergestellt und enthält eine Eingangsschaltstufe aus den Transistoren T 1 bis T 6 und ausgangsseitige Schaltmittel, die eine Trennstufe aus den Transistoren T 7 bis T 10 enthalten. Die Eingangsschalt stufe arbeitet als Komparator. Eine Referenzspannung für die Überwachungsschaltung wird hier von einer Zenerdiode Z und einem Widerstand R erzeugt und dient zur Einstellung der Schaltschwelle des Komparators. Die gestrichelte Linie in Fig. 1 deutet die Schnittstelle zwischen der integrierten Schaltung und der externen diskreten Beschaltung an. An einem Eingang IP 1 kann ein Abtastsignal angelegt werden, womit die Über wachung der Versorgungsspannung gesteuert wird.The monitoring circuit is advantageously produced as an integrated circuit using CMOS technology and contains an input switching stage made of transistors T 1 to T 6 and output-side switching means which contain an isolating stage made of transistors T 7 to T 10 . The input switching stage works as a comparator. A reference voltage for the monitoring circuit is generated here by a Zener diode Z and a resistor R and is used to set the switching threshold of the comparator. The dashed line in Fig. 1 indicates the interface between the integrated circuit and the external discrete circuit. A scanning signal can be applied to an input IP 1 , which controls the monitoring of the supply voltage.
Mit ihrem Anschluß V DD ist die Überwachungsschaltung mit der positiven Elektrode der Versorgungsspannung - weiterhin V DD genannt - und mit ihrem Anschluß V SS mit der negativen Elektrode verbunden. Der Ausgangsanschluß ist mit POR be zeichnet, womit auch das dort zur Verfügung stehende Signal bezeichnet sein soll.With its V DD connection, the monitoring circuit is connected to the positive electrode of the supply voltage - also called V DD - and with its V SS connection to the negative electrode. The output connection is marked with POR , which is also intended to denote the signal available there.
Die Überwachungsschaltung arbeitet wie folgt:The monitoring circuit works as follows:
- 1. Wenn an die Überwachungsschaltung die Versorgungsspannung V DD gelegt wird, folgt das Signal POR dem Verlauf der Versorgungspannung V DD , wodurch angezeigt wird, daß die Versorgungsspannung V DD noch nicht ihren definierten unteren Toleranz-Wert erreicht hat.1. When the supply voltage V DD is applied to the monitoring circuit , the signal POR follows the course of the supply voltage V DD , which indicates that the supply voltage V DD has not yet reached its defined lower tolerance value.
- 2. Wenn die Versorgungsspannung V DD den definierten unteren Toleranz-Wert erreicht hat, wechselt das Signal POR von H-Pegel auf L-Pegel.2. When the supply voltage V DD has reached the defined lower tolerance value, the signal POR changes from H level to L level.
- 3. Das Signal POR bleibt im Zustand, in dem ein L-Pegel am Ausgang vorhanden ist, solange die Versorgungsspannung V DD größer als der untere definierte Toleranz-Wert ist. Fällt die Versorgungsspannung V DD unter diesen Wert und ist das Abtastsignal am Takteingang IP 1 aktiv, wechselt das Signal POR am Ausgang auf den H-Pegel und bleibt dort, bis die Versorgungsspannung V DD erneut den Referenzspan nungswert unterschreitet, der dann vom Signal POR wieder durch einen L-Pegel angezeigt wird.3. The signal POR remains in the state in which there is an L level at the output as long as the supply voltage V DD is greater than the lower defined tolerance value. If the supply voltage V DD falls below this value and the scanning signal at the clock input IP 1 is active, the signal POR changes to the H level at the output and remains there until the supply voltage V DD again falls below the reference voltage value, which is then again from the signal POR is indicated by an L level.
Unter 1. und 2. ist der Zustand Versorgungsspannung "Ein" und unter 3. der Zustand "Fehlerhafte Versorgungsspannung" beschrieben. Für das richtige Arbeiten der Überwachungs schaltung beim Einschalten der Versorgungs spannung ist es wichtig, daß der Pegel am Knoten C des Setz-/Rücksetz-Flipflops - realisiert mit den Transistoren T 1, T 4 und T 5, T 6 der Eingangsschaltstufe - mit der Ver sorgungsspannung V DD auf den H-Pegel ansteigt. Unter der Annahme, daß die Versorgungsspannung solange abgeschaltet war, daß alle Knoten nahe oder auf dem Potential V SS sind, müssen beim Anlegen der Versorgungsspannung die Ströme durch die Transistoren T 1 und T 5 so dimensioniert werden, daß der Knoten C schneller als der Knoten B aufgeladen wird, um die gewünschte Funktion zu erreichen. Der Strom, der den Knoten B positiv auflädt, ist durch den Leckstrom des Transistors T 1 bestimmt, da der Transistor wegen der Gate-Source-Spannung, die kleiner als die Transistorschwellspannung ist, sperrt, solange die Versorgungsspannung V DD den Pegel der externen Referenzspannung noch nicht überschritten hat. Daher steigt die Spannung am Knoten B nur sehr langsam an; der Transistor T 5 kann leiten, lädt damit den Knoten C positiv auf, der seinerseits den Transistor T 4 steuert. Aufgrund dieser Rück kopplungswirkung wird die Flipflopanordnung aus den Transis toren T 1 bis T 4 dadurch sicher in den stabilen Zustand ge führt, weil der Knoten B über den Transistor T 4 entladen wird. Diese Wirkungsweise gewährleistet, daß der H-Pegel am POR-Ausgang kontinuierlich erhalten bleibt.The 1st and 2nd state describe the supply voltage "On" and the 3rd state describes the "Faulty supply voltage" state. For the correct functioning of the monitoring circuit when switching on the supply voltage, it is important that the level at node C of the set / reset flip-flop - realized with the transistors T 1 , T 4 and T 5 , T 6 of the input switching stage - with The supply voltage V DD rises to the H level. Assuming that the supply voltage has been switched off for so long that all nodes are near or at the potential V SS , the currents through the transistors T 1 and T 5 must be dimensioned so that the node C faster than the node when the supply voltage is applied B is charged to achieve the desired function. The current that charges node B positively is determined by the leakage current of transistor T 1 , since the transistor blocks the level of the external reference voltage because of the gate-source voltage, which is less than the transistor threshold voltage, as long as the supply voltage V DD has not yet exceeded. Therefore, the voltage at node B rises very slowly; transistor T 5 can conduct, thus positively charges node C , which in turn controls transistor T 4 . Due to this feedback effect, the flip-flop arrangement from the transistors T 1 to T 4 leads to the stable state reliably because the node B is discharged via the transistor T 4 . This mode of operation ensures that the H level at the POR output is continuously maintained.
Zwei zusätzliche Maßnahmen wurden getroffen, um das gewünschte Verhalten beim Einschalten der Versorgungsspannung V DD zu gewährleisten: Two additional measures were taken to ensure the desired behavior when switching on the supply voltage V DD :
- i) Ein gesättigter Transistor T 2 ist zwischen die Tran sistoren T 1 und T 4 eingefügt worden. Dieser Transistor T 2 weist einen langen Kanal auf. Die daraus resultierende große Gatefläche repräsentiert eine große kapazitive Last am Knoten B, wodurch der unerwünschte anfängliche Spannungsanstieg am Knoten B weiter eingeschränkt wird.i) A saturated transistor T 2 has been inserted between the transistors T 1 and T 4 . This transistor T 2 has a long channel. The resulting large gate area represents a large capacitive load at node B , which further limits the undesirable initial voltage rise at node B.
- ii) Die vorstehend beschriebene Arbeitsweise stellt den ungünstigsten Fall dar, wobei angenommen wird, daß kein Abtastsignal am Gate des Transistors T 3 anliegt.ii) The procedure described above represents the worst case, assuming that no scanning signal is present at the gate of transistor T 3 .
- Ein aktives Abtastsignal am IP 1-Eingang würde den Über gang des Flipflops in den stabilen Zustand zusätzlich unterstützen.An active scanning signal at the IP 1 input would additionally support the transition of the flip-flop to the stable state.
Die Umschaltspannung für die Überwachungsschaltung, deren Höhe dem defi nierten unteren Toleranzwert entspricht, wird hier durch die externe Zener diode Z bestimmt. Die Referenzspannung V Z am Knoten A ist eine Funktion der Zenerspannung und des Stromes durch den Widerstand R, der seinerseits von der Versorgungsspannung V DD abhängt. Die Referenzspannung V Z kann durch geeignete Wahl des Zenerwertes und entsprechende Anpassung des Widerstandswertes festgelegt werden.The switching voltage for the monitoring circuit, the level of which corresponds to the defined lower tolerance value, is determined here by the external Zener diode Z. The reference voltage V Z at node A is a function of the Zener voltage and the current through the resistor R , which in turn depends on the supply voltage V DD . The reference voltage V Z can be determined by suitable selection of the zener value and corresponding adaptation of the resistance value.
Solange die Referenzspannung V Z gleich der Versorgungs spannung V DD ist, sperrt der Transistor T 1. Im leitfähigen Be reich unterhalb zur Schwellspannung, woAs long as the reference voltage V Z is equal to the supply voltage V DD , the transistor T 1 blocks. In the conductive area below the threshold voltage, where
V DD - V Z ≃ Φ F V DD - V Z ≃ Φ F
gilt, setzt die Leitfähigkeit des Transistors T 1 ein, was eine Aufladung des Knotens B bewirkt. applies, the conductivity of transistor T 1 sets in, which causes node B to be charged.
Das Fermipotential Φ F ist eine Funktion der Prozeßpara meter und der Temperatur. Die Spannung, auf die der Knoten B beim Ansteigen der Versorgungsspannung V DD aufgeladen werden kann, ist abhängig vom Spannungsteilereffekt der Transistoren T 1, T 2 und T 4, ferner von der Änderung der Kanalleitfähigkeit, insbesondere des Transistors T 1. Diese Auslegung garantiert, daß die Inverterschwellspannung des Inverters aus den Transistoren T 5, T 6 nur dann am Knoten B überschritten wird, wenn die Versorgungsspannung V DD größer als die Referenzspannung V Z ist.The Fermipotential Φ F is a function of the process parameters and the temperature. The voltage to which node B can be charged when supply voltage V DD rises is dependent on the voltage divider effect of transistors T 1 , T 2 and T 4 , and also on the change in channel conductivity, in particular transistor T 1 . This design guarantees that the inverter threshold voltage of the inverter consisting of transistors T 5 , T 6 is only exceeded at node B if the supply voltage V DD is greater than the reference voltage V Z.
Das Überschreiten der Inverterschwellspannung am Knoten B bewirkt die Entladung des Knotens C, desaktiviert damit den Rückkopplungszweig durch Sperren des Transistors T 4 und bedingt ein L-Pegel am Ausgang POR.Exceeding the inverter threshold voltage at node B causes node C to discharge, thereby deactivating the feedback branch by blocking transistor T 4 and causing an L level at the POR output.
Um einen Abfall der Versorgungsspannung V DD unterhalb des definierten unteren Toleranz-Wertes zu erkennen, wird an das Gate des Transistors T 3 periodisch das Abtastsignal an gelegt. Dadurch wird der Transistor T 3 periodisch leitend und - falls der Transistor T 1 gesperrt ist, weil die Ver sorgungsspannung V DD gleich der Referenzspannung V Z ist - der Knoten B entladen; das Flipflop kippt und bedingt dadurch einen H-Pegel am Ausgang POR. Der H-Pegel bleibt, bis die Versorgungsspannung V DD wieder den Wert der Referenzspannung V Z übersteigt. Ist die Versorgungsspannung V DD ober halb der Referenzspannung V Z , bleibt der Transistor T 1 leitend, jedoch ist der Transistor T 4 nicht in der Lage, den Knoten B über den Transistor T 2 soweit zu entladen, daß die Inverterschwellspannung der nachgeschalteten Inverter stufe mit den Transistoren T 5, T 6 unterschritten wird.In order to detect a drop in the supply voltage V DD below the defined lower tolerance value, the scanning signal is periodically applied to the gate of the transistor T 3 . As a result, the transistor T 3 is periodically conductive and - if the transistor T 1 is blocked because the supply voltage V DD is equal to the reference voltage V Z - the node B is discharged; the flip-flop tilts, causing an H level at the POR output. The H level remains until the supply voltage V DD again exceeds the value of the reference voltage V Z. If the supply voltage V DD semi above the reference voltage V Z, the transistor T1 remains conductive, however, the transistor T 4 is not able to discharge the node B via the transistor T 2 so far that the Inverterschwellspannung the downstream inverter stage with falls below the transistors T 5 , T 6 .
Ein direkter Strompfad vom Anschluß V DD zum Anschluß V SS über die Transistoren T 1, T 2 und T 3 existiert nur während des Abtastens. Durch zwei Maßnahmen kann eine Verringerung des Stromes durch diesen Pfad und der damit verbundenen Verlust leistung erreicht werden:A direct current path from terminal V DD to terminal V SS via transistors T 1 , T 2 and T 3 only exists during the scanning. A reduction in the current through this path and the associated power loss can be achieved by two measures:
- i) Das Tastverhältnis des Abtastsignales sollte so klein wie möglich sein, jedoch unter Berücksichtigung, daß die maximal erlaubte Zeitlücke zwischen zwei Überprüfungen der Versorgungsspannung nicht überschritten wird. Dadurch kann die Verlustleistung während eines Abtastzyklus auf einen sehr niedrigen Wert eingestellt werden.i) The duty cycle of the scanning signal should be so small be as possible, but taking into account that the maximum allowed time gap between two reviews the supply voltage is not exceeded. Thereby power loss during a sampling cycle set a very low value.
- ii) Der Widerstand der Anordnung aus den Transistoren T 1, T 2 und T 3 könnte durch Verlängerung des Kanals vom Transistor T 2 erhöht werden, um den Stromfluß zu verringern. Hierbei muß beachtet werden, daß die RC-Zeitkonstante des Knotens B nicht so weit vergrößert wird, daß der Transistor T 3 den Knoten B nicht mehr unter die Inverterschwellspannung der Transistoren T 5 und T 6 entladen kann, bevor die An tastzeit vorbei ist.ii) The resistance of the arrangement of transistors T 1 , T 2 and T 3 could be increased by extending the channel of transistor T 2 in order to reduce the current flow. It must be noted here that the RC time constant of node B is not increased to such an extent that transistor T 3 can no longer discharge node B below the inverter threshold voltage of transistors T 5 and T 6 before the sampling time is over.
Die Schaltstufe der Überschaltungsschaltung mit den Transistoren
T 1 bis T 6 erzeugt:
positives und zuverlässiges asymmetrisches Flip
flopverhalten beim Anlegen der Versorgungsspan
nung V DD ,
und
eine Rücksetzschwelle des Flipflops, die durch
externe Bauelemente bestimmt und eingestellt
werden kann.
The switching stage of the switching circuit with transistors T 1 to T 6 generates:
positive and reliable asymmetrical flip-flop behavior when applying the supply voltage V DD , and
a reset threshold of the flip-flop, which can be determined and set by external components.
Die Anordnung erlaubt außerdem einen Abtastsperrbetrieb zur Er kennung von Unterspannung der Versorgungsspannung, wo durch eine bedeutende Reduzierung der Verlustleistung er reicht wird.The arrangement also allows a scan disable operation to Er detection of undervoltage of the supply voltage, where through a significant reduction in power loss is enough.
Die Inverterstufen, gebildet aus den Transistoren T 7, T 8 und T 9, T 10, trennen den Komparator vom Ausgang und ver stärken das Signal POR und sichern einen schnellen Signal wechsel und einen guten Logikpegel für weitere Schaltungen der integrierten Schaltung. Diese Art der Inverterstufen ist nur beispielsweise angeführt, da andere Ausgangsstufen ebenso eingesetzt werden können.The inverter stages, formed from the transistors T 7 , T 8 and T 9 , T 10 , separate the comparator from the output and strengthen the signal POR and ensure a fast signal change and a good logic level for further circuits of the integrated circuit. This type of inverter stage is only given as an example, since other output stages can also be used.
In Fig. 2 ist im Bereich I der Verlauf des Signales POR am Ausgang der Überwachungsschaltung während des Anlegens der Versorgungsspannung V DD , im Bereich II während des Zustandes "Fehlerfreie Versorgungsspannung" und im Bereich III während des Zustandes "Fehlerhafte Versorgungsspannung" dargestellt.In Fig. 2 in the area I is the profile of the signal POR at the output of the monitoring circuit during application of the supply voltage V DD, shown during the state "Error-free supply voltage" and in the region III during the state "Incorrect supply voltage" in region II.
Claims (6)
Versorgungsspannung unter einem bestimmten Wert, und mit einem zweiten Ausgangszustand, wenn die
Versorgungsspannung über dem bestimmten Wert ist, wobei die Überwachungschaltung sofort in den zweiten Ausgangszustand übergeht, falls die Versorgungsspannung über den bestimmten Wert ansteigt,
dadurch gekennzeichnet, daß die Überwachungsschaltung einen Takteingang (IP 1) aufweist und nur dann in den ersten Ausgangszustand übergeht, wenn die Versorgungsspannung (V DD ) den bestimmten Wert unterschritten hat und ein Taktimpuls am Takteingang (IP 1) anliegt.1. Monitoring circuit for a supply voltage with a first output state when the
Supply voltage below a certain value, and with a second output state when the
Supply voltage is above the certain value, the monitoring circuit immediately going into the second output state if the supply voltage rises above the certain value,
characterized in that the monitoring circuit has a clock input (IP 1 ) and only changes to the first output state when the supply voltage (V DD ) has fallen below the certain value and a clock pulse is present at the clock input (IP 1 ).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08131582A GB2108342B (en) | 1981-10-20 | 1981-10-20 | Power-on reset circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3238544A1 DE3238544A1 (en) | 1983-05-19 |
| DE3238544C2 true DE3238544C2 (en) | 1988-06-16 |
Family
ID=10525267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823238544 Granted DE3238544A1 (en) | 1981-10-20 | 1982-10-18 | MONITORING CIRCUIT |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE3238544A1 (en) |
| GB (1) | GB2108342B (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970408A (en) * | 1989-10-30 | 1990-11-13 | Motorola, Inc. | CMOS power-on reset circuit |
| US5111067A (en) * | 1991-04-29 | 1992-05-05 | Intel Corporation | Power up reset circuit |
| EP0575687B1 (en) * | 1992-06-26 | 1997-01-29 | STMicroelectronics S.r.l. | Power-on reset circuit having a low static consumption |
| DE4430049C1 (en) | 1994-08-24 | 1996-03-21 | Siemens Ag | Circuit arrangement for undervoltage detection |
| US5801561A (en) * | 1995-05-01 | 1998-09-01 | Intel Corporation | Power-on initializing circuit |
| CN110798187B (en) * | 2019-10-30 | 2023-04-21 | 湖南融创微电子有限公司 | Power-on reset circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA961112A (en) * | 1971-12-09 | 1975-01-14 | Thomas M. Whitney | Low battery voltage indicator for a portable digital electronic instrument |
| DE2558805A1 (en) * | 1975-12-27 | 1977-07-07 | Teves Gmbh Alfred | Electronic battery voltage monitor for motor vehicles - uses Zener diode matched to required battery volts and has transistor switch with light diode indicator |
-
1981
- 1981-10-20 GB GB08131582A patent/GB2108342B/en not_active Expired
-
1982
- 1982-10-18 DE DE19823238544 patent/DE3238544A1/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2108342A (en) | 1983-05-11 |
| GB2108342B (en) | 1986-01-15 |
| DE3238544A1 (en) | 1983-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2843924C2 (en) | ||
| DE68928161T2 (en) | Driver circuit for use in a voltage controlled semiconductor device | |
| DE2541131C2 (en) | Circuit arrangement for keeping the switching delay of FET inverter stages constant in an integrated circuit | |
| DE69123538T2 (en) | Power-on reset circuit | |
| EP0496018B1 (en) | Integrated circuit for generating a reset signal | |
| DE3904901C2 (en) | ||
| DE69420326T2 (en) | Power-on reset circuit | |
| DE19525237A1 (en) | A level shifter circuit | |
| EP0591561B1 (en) | Integrated circuit for generating a reset signal | |
| DE2625007A1 (en) | ADDRESS BUFFER CIRCUIT IN A SEMICONDUCTOR MEMORY | |
| DE69320505T2 (en) | Automatic reset circuit with improved testability | |
| DE3630679C2 (en) | ||
| DE69720566T2 (en) | Power-on reset circuit and integrated circuit with such a reset circuit | |
| DE2542403A1 (en) | COMPARATOR CIRCUIT | |
| DE2730917B2 (en) | Integrated circuit arrangement with a test circuit | |
| DE69426477T2 (en) | Pulse signal filter circuit and integrated circuit for producing such a circuit | |
| DE3238544C2 (en) | ||
| EP0499673A1 (en) | Control circuit for a substrate bias generator | |
| DE2950871A1 (en) | FUSE CIRCUIT | |
| DE69430525T2 (en) | Low power dissipation initialization circuit, especially for memory registers | |
| DE2415098A1 (en) | CLIPPING DETECTOR | |
| EP0640259B1 (en) | Schmitt-trigger | |
| DE69001669T2 (en) | THRESHOLD DETECTOR PROTECTED FROM NOISE. | |
| DE3050163C2 (en) | CMOS oscillator | |
| DE3722421A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: ALCATEL N.V., AMSTERDAM, NL |
|
| 8328 | Change in the person/name/address of the agent |
Free format text: THIELE, D., DIPL.-ING., 7000 STUTTGART |
|
| 8328 | Change in the person/name/address of the agent |
Free format text: POHL, H., DIPL.-ING., PAT.-ASS., 70435 STUTTGART |
|
| 8339 | Ceased/non-payment of the annual fee |