Claims (2)
1 2 F i g. 3 den zeitlichen Verlauf der Signalspannungen Patentansprüche: an einzelnen, in F i g. 2 bezeichneten Stellen. Gemäß der in Fig. 1 dargestellten Schaltungsanord-1 2 F i g. 3 the temporal course of the signal voltages claims: to individual, in F i g. 2 designated places. According to the circuit arrangement shown in Fig. 1
1. Schaltungsanordnung zur Erstellung von Impul- nung werden an den einen Eingang eines UN D-Gliedes
sen definierter zeitlicher Länge für eine Ansteuer- 5 1 Trigger-Impulse gelegt Diese digitalen Signale sollen
einrichtung eines Halbleiterstellers mittels eines einstellbar verlängert werden. Zu diesem Zweck ist der
Kondensators, der zum einen an ein mh Trigger-Im- Ausgang des UND-Gliedes 1 mit dem einen Belag eines
pulsen beaufschlagtes binäres Verknüpfungsglied Kondensators 3 verbunden, dessen ander ar Belag an
und zum anderen an den Basisanschluß eines mit den Basisanschluß eines Transistors 4 angeschlossen ist
seinem Kollektor-Emitterkreis an einer Versor- io Der Transistor 4 liegt mit seinem Kollektor-Emittergungsspannung
liegenden Transistors angeschlossen kreis über einen Widerstand 6 an einer Versorgungsist, und mittels einer Stromquelle, die einen Strom in spannung + Ub. Zur sicheren Durchsteuerung des Trandie
Verbindung zwischen dem Kondensator und sistors 4 ist zwischen die Versorgungsspannung -l·· Ub
dem Basisanschluß des Transistors einspeist, da- und den Basisanschluß des Transistors 4 ein Widerstand
durch gekennzeichnet, daß die Stromquelle 15 7 gelegt Die Versorgungsspannung +Ub liegt auch
(5) zur Pulsbreitenmodulation steuerbar ausgeführt über einen Widerstand 2 an dem mit dem UND-Glied 1
ist verbundenen Belag des Kondensators 3. Zwecks einfa-1. Circuit arrangement for creating impulses are applied to one input of a UN D element of a defined time length for a control 5 1 trigger impulse. For this purpose, the capacitor, which is connected on the one hand to a mh trigger-in output of the AND element 1 with one layer of a pulsed binary logic element capacitor 3, the other layer of which is connected to and on the other hand to the base terminal of one with the Base terminal of a transistor 4 is connected to its collector-emitter circuit at a supply io The transistor 4 is connected with its collector-emitter voltage lying transistor connected circuit via a resistor 6 to a supply, and by means of a current source which supplies a current in voltage + Ub. For reliable control of the transistor 4, the connection between the capacitor and the transistor 4 is fed in between the supply voltage -l · Ub to the base terminal of the transistor, and the base terminal of the transistor 4 is a resistor, characterized in that the current source 15 7 is connected. The supply voltage + Ub is also (5) designed to be controllable for pulse width modulation via a resistor 2 on the layer of the capacitor 3 connected to the AND element 1.
2. Schaltungsanordnung nach Anspruch 1, da- eher Einstellung der gewünschten Verlängerung der
durchgdeennzeichnet, daß die Stromquelle (5) span- Trigger-Signale (Verzugszeit tr) ist eine Stromquelle 5
nungsgesteuert durch einen weiteren Transistor (S) 20 vorgesehen, die einen eingeprägten Strom in die Vermit
einem in seinem Emitterkreis liegenden Wider- bindung zwischen dem Kondensator 3 und dem Basisanstand
(9) gebildet ist Schluß des Transistors 4 einspeist Die gewünschten2. Circuit arrangement according to claim 1, rather setting the desired extension of the durchgdezeich that the current source (5) span trigger signals (delay time t r ) is a current source 5 voltage controlled by a further transistor (S) 20 is provided, the one impressed current into which the circuit is formed by a resistance in its emitter circuit between the capacitor 3 and the base distance (9)
Ausgangssignale können z.B. am Kollektor-AnschlußOutput signals can e.g. at the collector connection
des Transistors 4 am Punkt E abgenommen werden. Dieof the transistor 4 at point E can be removed. the
25 Ausgangssignale werden außerdem invertiert dem zweiten Eingang des UND-Gliedes 1 eingegeben.25 output signals are also inverted and input to the second input of AND gate 1.
Die Erfindung bezieht sich auf eine Schaltungsanord- Fig. 2 zeigt die zu Fig. 1 erläuterte Schaltung mitThe invention relates to a circuit arrangement- Fig. 2 shows the circuit explained in connection with FIG
nung gemäß dem Oberbegriff des Anspruchs 1. dem Unterschied, daß das binäre Verknüpfungsgliedtion according to the preamble of claim 1. the difference that the binary link
Eine derartige Schaltungsanordnung ist durch die durch einzelne TTL-Schaltkreise ersetzt ist So werdenSuch a circuit arrangement is to be replaced by individual TTL circuits
US-PS 39 9S482 bekannt Die Schaltung liegt an einer 30 die Trigger-Impulse dem einen Eingang eines NAND-US-PS 39 9S482 known The circuit is on a 30 trigger pulses to one input of a NAND
verhältnismäßig hohen Versorgungsspannung von 24 V. Gliedes 10 zugeführt, dessen Ausgangssignale einemrelatively high supply voltage of 24 V. Element 10 supplied, the output signals of a
Der durch die Stromquelle eingespeiste Strom ist stets Negator Il eingegeben werden. Die AusgangssignaleThe current fed in by the current source is always to be entered in inverter II. The output signals
konstant Das ist zwingend notwendig, da die Aufgabe am Transistor 4 werden in einem weiteren Negator 12constant This is absolutely necessary, since the task on transistor 4 will be in a further inverter 12
gestellt ist, die Impulse mit hekhstgenau gleichbleiben- invertiertis set, the pulses with hekhst precisely remain the same - inverted
der zeitlicher Dauer zu erzeugen. 35 In F ig. 2 ist angedeutet daß die Stromquelle 5 austhe duration of time. 35 In Fig. 2 it is indicated that the power source 5 is off
Bei der Erzeugung von Impulsen variabler Breite da- einem Transistor 8 mit einem in seinem EmitterkreisWhen generating pulses of variable width there is a transistor 8 with one in its emitter circuit
gegen ist es aus der etz. Band 100 (1979), Heft 5, Seiten liegenden Widerstand 9 gebildet werden kann. Als Ver-against it is from the network. Volume 100 (1979), Issue 5, pages lying resistor 9 can be formed. As a
236/237 bekannt festeingestellte Monoflops zur Impuls- sorgungsspannung für beide Tt^nsistoren 4,8 ist ledig-236/237 known fixed monoflops for the pulse supply voltage for both Tt ^ nsistors 4,8 is single-
zeitbegrenzung zu verwenden und die Breite der Impul- Hch eine (niedrige) Spannung von + 5 V vorgesehen,time limit to use and the width of the pulse Hch provided a (low) voltage of + 5 V,
se anschließend mit einem auch an einer verhältnismä- 40 Die Erholzeit des angegebenen stellbaren Monoflops40 The recovery time of the specified adjustable monoflop
Sig hohen Versorgungsspannung liegenden Pulsbreiten- ist durch das Produkt des Widerstandswerts des Wider-Sig high supply voltage lying pulse width- is given by the product of the resistance value of the resistor-
modulator, der nach dem Sägezahnverfahren arbeitet, stands 2 mit der Kapazität des Kondensators 3 be-modulator, which works according to the sawtooth method, stood 2 with the capacitance of capacitor 3
zu bestimmen. stimmt während sich die Verzögerungszeit /, als dieto determine. is correct while the delay time /, than the
Der Erfindung liegt die Aufgabe zugrunde, eine gewünschte einstellbare Verlängerung der Trigger-Im-The invention is based on the object of providing a desired adjustable extension of the trigger im-
Schaltungsanordnung der eingangs genannten Art an- 45 pulse aus der Division der Kapazität des KondensatorsCircuit arrangement of the type mentioned at the outset stimulates 45 pulses from the division of the capacitance of the capacitor
zugeben, die bei geringem technischem Aufwand mit 3 durch den eingeprägten Strom /, ergibt,admit, which with little technical effort with 3 results from the impressed current /,
einer niedrigen Versorgungsspannung auskommt und Die F i g. 3 zeigt den zeitlichen Verlauf der Signale ana low supply voltage and The F i g. 3 shows the timing of the signals
bei der die zeitliche Länge der Impulse auf einfache Art den Punkten A bis fin der in F i g. 2 dargestellten Schal-in which the temporal length of the impulses is easily matched to points A to fin in FIG. 2 shown
und Weise einstellbar ist tungsanordnung. Der Trigger-Impuls an der Stelle A and way is adjustable system arrangement. The trigger pulse at point A
Diese Aufgabe wird gemäß der Erfindung durch das so löst mit seiner vorderen Flanke den Beginn des ge-This task is solved according to the invention by the so solves with its front flank the beginning of the ge
im Anspruch 1 gekennzeichnete Merkmal gelöst wünschten verlängerten Impulses aus, während die Ver-in claim 1 characterized feature solved desired extended pulse, while the
Der mit der Schaltung realisierte stellbare Monoflop zögerungszeit U für diesen an der Stelle £ auftretenden,The adjustable monoflop delay time U realized with the circuit for this occurring at point £,
weist bei nur einer (niedrigen) notwendigen Versor- verlängerten Impuls über den eingeprägten Strom /,indicates with only one (low) necessary supply - extended pulse over the impressed current /,
gungsspannung von z. B. 5 V eine sehr kleine Erholzeit bestimmt wird. Wie ersichtlich, kann der gewünschtevoltage of z. B. 5 V a very small recovery time is determined. As can be seen, the desired
auf, wobei die Länge der an die Basis des Transistors 55 Impuls außer an der Stelle fauch an den Stellen B undon, the length of the pulse at the base of transistor 55 except at the point fauch at points B and
gelegten Impulse direkt abhängig vom eingeprägten DaIs Rechteckimpuls abgenommen werden.applied impulses can be picked up directly depending on the impressed DaIs square impulse.
Strom der Stromquelle ist. Current of the power source is.
Eine vorteilhafte Weiterbildung der Schaltungsan- Hierzu 2 Blatt ZeichnungenAn advantageous further development of the circuit diagram for this purpose 2 sheets of drawings
Ordnung nach der Erfindung ist im Unteranspruch ge- Order according to the invention is in the dependent claim
kennzeichnet. 60indicates. 60
Die Erfindung soll im folgenden anhand von in der
Zeichnung dargestellten Ausführungsbeispielen erläutert werden. Es zeigtThe invention is intended in the following with reference to in
Exemplary embodiments shown in the drawing are explained. It shows
F i g. 1 ein Prinzipschaltbild der Schaltungsanordnung
nach der Erfindung mit einem binären Verknüpfungs- 65
glied,F i g. 1 shows a basic circuit diagram of the circuit arrangement
according to the invention with a binary link 65
element,
Fig.2 ein entsprechendes Ausführungsbeispiel mit
TTL-Schaltkreisen und2 shows a corresponding embodiment with
TTL circuits and