DE3153324C2 - Digital monitoring device for successively occurring pulses, which are derived from the movement of an object, from pulse transmitters - Google Patents
Digital monitoring device for successively occurring pulses, which are derived from the movement of an object, from pulse transmittersInfo
- Publication number
- DE3153324C2 DE3153324C2 DE19813153324 DE3153324A DE3153324C2 DE 3153324 C2 DE3153324 C2 DE 3153324C2 DE 19813153324 DE19813153324 DE 19813153324 DE 3153324 A DE3153324 A DE 3153324A DE 3153324 C2 DE3153324 C2 DE 3153324C2
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- pulses
- pulse generator
- flip
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P13/00—Indicating or recording presence, absence, or direction, of movement
- G01P13/02—Indicating direction only, e.g. by weather vane
- G01P13/04—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement
- G01P13/045—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement with speed indication
Abstract
Description
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der den Impulsausfall und die Bewegungsrichtung des Objektes ermittelnde Logik-Schaltkreis (12) aus von den Impulsen (IX, 12, 13) angesteuerten Schieberegistern (23, 23', 23") und einer mit deren Ausgängen verbundenen logischen Verknüpfungsschaltung (24) besteht 2. Circuit arrangement according to claim 1, characterized in that the pulse failure and the direction of movement of the object determining logic circuit (12) from the pulses (IX, 12, 13) controlled shift registers (23, 23 ', 23 ") and one logic combination circuit (24) connected to the outputs thereof
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jedes Schieberegister (23,23', 23") aus drei hintereinander geschalteten bei Auftreten jedes Impulses (H, 12, 13) getakteten (Ti ... TS) Flip-Flops (Ia' bis ic'; 2a' bis 2c', 3a' bis 3c') besteht, deren Ausgänge derart mit den Eingängen von UND-Gliedern (&i bis &, 5) der Verknüpfungsschaltung (24) verbunden sind, daß an den Ausgängen von den UND-Gliedern nachgeordneten ODER-Gliedern (25 bis 29) ein den ausgefallenen Impuls kennzeichnendes Signal (GX, G2, G3) sowie ein die Bewegungsrichtung des Objektes (4) kennzeichnendes Signal (L, R) auftreten.3. Circuit arrangement according to claim 2, characterized in that each shift register (23, 23 ', 23 ") consists of three successively connected at the occurrence of each pulse (H, 12, 13) clocked (Ti ... TS) flip-flops (Ia 'to ic'; 2a ' to 2c', 3a ' to 3c') , the outputs of which are connected to the inputs of AND gates (& i to &, 5 ) of the logic circuit (24) that at the outputs of the OR elements (25 to 29) downstream of AND elements, a signal (GX, G2, G3) characterizing the failed pulse and a signal (L, R) characterizing the direction of movement of the object (4) occur.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der die Impulskennung erzeugende Logik-Schaltkreis (11) aus einem von den Impulsen (11,12,13) angesteuerten ODER-Glied (49) und zwei von dessen Ausgangssignalen (Ti ... TS) getakteten Flip-Flops (47,48) besteht und daß das eine FÜp-FIop (47) von den nacheinander auftretenden ersten und dritten Impulsen (Ii, 13) und das andere Flip-Flop (48) von den zweiten und dritten Impulsen (12,13) angesteuert wird.4. Circuit arrangement according to claim 1, characterized in that the logic circuit (11) generating the pulse identifier consists of one of the pulses (1 1, 12, 13) controlled OR element (49) and two of its output signals (Ti .. . TS) clocked flip-flops (47,48) and that one FÜp-FIop (47) from the successively occurring first and third pulses (Ii, 13) and the other flip-flop (48) from the second and third Pulses (12,13) is controlled.
5. Schaltungsanordnung nach Anspruch 1 und 4, dadurch gekennzeichnet, daß der Dualzahlenwert der Impulskennung und die Anzeige (49) der Abgabe eines Impulses (11, /2, /3) vom gerade aktiven Impulsgeber (1, 2, 3) in einen Mikroprozessor (30) eingegeben werden, der mit den jeweils zuvor erhaltenen beiden Dualzahlenwerten der Impulskennung eine Adresse bildet, die einem Speicher zugeordnet ist, in dem die Bewegungsrichtung und der Funktionszustand des jeweiligen Gebers enthalten sind.5. Circuit arrangement according to claim 1 and 4, characterized in that the binary number value of the pulse identifier and the display (49) of the delivery of a pulse (1 1, / 2, / 3) from the currently active pulse generator (1, 2, 3) in one Microprocessor (30) can be entered, which forms an address with the previously received two binary number values of the pulse identifier, which is assigned to a memory in which the direction of movement and the functional state of the respective encoder are contained.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Bewegungsrichtung und Geberfehler über mit dem Mikroprozessor verbundene Ausgangsspeicher (46) als Einzelbit anzeigbar sind.6. Circuit arrangement according to claim 5, characterized in that the direction of movement and Encoder errors can be displayed as single bits via the output memory (46) connected to the microprocessor.
Die Erfindung bezieht sich auf eine digitale Überwachungsanordnung nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a digital monitoring arrangement according to the preamble of the patent claim 1.
Eine ständige, zuverlässige Überwachung der Drehzahl rotierender Wellen von Maschinen und die Anzeige von Abweichungen von vorgegebenen Sollwerten in Umdrehungen pro min ist von erheblicher Bedeutung für die Regelung solcher Maschinen.Constant, reliable monitoring of the speed of rotating shafts of machines and the display of deviations from specified target values in revolutions per minute is of considerable importance for the regulation of such machines.
Um drehzahlproportionale Signale für diesen Zweck auszunutzen, sind Geber auf magnetischer oder optischer Basis bekannt, die den Vorbeilauf besonderer an der Maschinenwelle angebrachter Bezugsmarken registrieren. So besteht ein häufig angewandtes System darin, daß eine auf der Maschinenwelle befestigte Zahnscheibe gleichmäßig auf den Umfang verteilte Zähne aufweist, denen gegenüberliegend beispielsweise induktive Geber angeordnet sind, die den Vorbeilauf eines Zahnes in einen Spannungsimpuls umsetzen.To use speed-proportional signals for this purpose, encoders are magnetic or optical Basis known, which register the passage of special reference marks attached to the machine shaft. A system that is frequently used is that a toothed disk attached to the machine shaft Has teeth evenly distributed over the circumference, opposite to which, for example, inductive Encoders are arranged that convert the passing of a tooth into a voltage pulse.
Aus der DE-OS 2004 887 ist bereits eine Schaltungsanordnung zur Erzeugung von Richtungs-Impulsen auf einer von zwei Ausgangsleitungen bekannt, der auf drei verschiedenen Leitungen zeitlich gestaffelte Eingangsimpulse A, B, C eines Weggebers zugeführt werden; die auf der einen Ausgangsleitung auftretenden Impulse entsprechen einer vorwärts gefahrenen Wegstrecke, während die auf der anderen Ausgangsleitung auftretenden Impulse einer rückwärts gefahrenen Wegstrecke entsprechen. Die Schaltungsanordnung ist derart ausgebildet, daß auch bei Ausfall von Eingangsimpulsen auf den Ausgangsleitungen die erforderlichen Impulse auftreten. Bei Ausfall eines Eingangsimpulses wird ein Signal erzeugt; es ist nicht erkennbar, welches der Eingangssignale, A und δ oder C, ausgefallen ist.A circuit arrangement for generating directional pulses on one of two output lines is already known from DE-OS 2004 887, to which input pulses A, B, C of a displacement encoder that are staggered in time are fed to three different lines; the pulses appearing on one output line correspond to a distance traveled forwards, while the pulses appearing on the other output line correspond to a distance traveled backwards. The circuit arrangement is designed in such a way that the required pulses occur even if input pulses fail on the output lines. If an input pulse fails, a signal is generated; it cannot be seen which of the input signals, A and δ or C, has failed.
Der Erfindung liegt die Aufgabe zugrunde, eine Überwachungsanordnung der eingangs genannten Art zu schaffen, welche zu jedem Zeitpunkt einen eindeutigen Überblick vermittelt, ob ein ordnungsgemäßer Ablauf der Impulse vorliegt und die bei etwa auftretenden Ausfällen von Impulsen einen gezielten Eingriff in den impuiserzeugerkreis ermöglicht, um so die Störung schnell zu beheben.The invention is based on the object of providing a monitoring arrangement of the type mentioned at the beginning create, which gives a clear overview at all times, whether a proper process the impulses are present and in the event of a failure of impulses a targeted intervention in the Impuisgenererkreis enabled to quickly remedy the malfunction.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die durch die Erfindung erzielten Vorteile bestehen insbesondere darin, daß der Ausfall der Impulse eines
Impulsgebers sofort angezeigt wird, wobei erkennbar ist, um welchen Impulsgeber es sich handelt, so daß sofort
Maßnahmen zur Störbeseitigung eingeleitet werden können, ohne daß bei einer beispielhaften Anwendung der
Überwachungsanordnung bei einer Drehzahlmessung an Maschinenwellen die laufende Meßwerterfassung
unterbrochen werden muß. Die Sicherheit der Erfassung wird dadurch erheblich verbessert. Ferner ist durch dieAccording to the invention, this object is achieved by the characterizing features of claim 1.
Advantageous further developments of the invention are characterized in the subclaims.
The advantages achieved by the invention are in particular that the failure of the pulses from a pulse generator is displayed immediately, it being possible to identify which pulse generator is involved, so that troubleshooting measures can be initiated immediately without the monitoring arrangement being used as an example When measuring the speed on machine shafts, the ongoing recording of the measured values must be interrupted. This considerably improves the security of the acquisition. Furthermore, through the
Kennung der gerade einen Impuls erzeugende Impulsgeber angezeigtIdentifier of the pulse generator currently generating a pulse is displayed
';■;. Die Erfindung wird nachstehend anhand eines in der Zeichnung schematisch dargestellten Ausführungsbei- ';■;. The invention is described below with reference to an exemplary embodiment shown schematically in the drawing.
■ Spieles näher erläutert; es zeigen■ game explained in more detail; show it
: F i g. 1 eine prinzipielle Ausbildung eir-er Schaltungsanordnung mit mehreren Impulsgebern, die beispielswei-: F i g. 1 a basic design of a circuit arrangement with several pulse generators, which for example
'"' se zur Drehzahlmessung einer Maschinenwelle verwendet werden,'"' se are used to measure the speed of a machine shaft,
■i F i g. 2 ein Diagramm der von den Impulsgebern erzeugten elektrischen Impulse. ■ i F i g. Figure 2 is a diagram of the electrical pulses generated by the pulse generators.
'■' F i g. 3 eine genauere Ausbildung des in Schaltungsanordnung nach F i g. 1 verwendeten Logik-Schaltkreises '■' F i g. 3 shows a more precise design of the circuit arrangement according to FIG. 1 logic circuit used
• für die Kennung der von den Impulsgebern erzeugten Impulse,• for the identification of the pulses generated by the pulse generators,
F i g. 4 ein Diagramm mit dem Signalablauf des Logik-Schaltkreises nach F i g. 3,F i g. 4 shows a diagram with the signal sequence of the logic circuit according to FIG. 3,
: F i g. 5 f.ine genauere Ausbildung des weiteren, in der Schaltungsanordnung nach F i g. 1 verwendeten Logik-: F i g. 5 f. A more precise training of the further, in the circuit arrangement according to F i g. 1 used logic
;.' ;■■ Schaltkreises zur Anzeige eines etwa ausfallenden Impulses der Impulsgeber,;. ' ; ■■ circuit to display a possibly missing pulse of the pulse generator,
(' F i g. 6 eine Schaltungsanordnung mit einem von den Impulsen der Impulsgeber und von Signalen der Über-('Fig. 6 shows a circuit arrangement with one of the pulses from the pulse generator and signals from the
•' wachungsanordnung angesteuerten Mikroprozessor.• 'monitoring arrangement controlled microprocessor.
<- In der Fig. 1 sind die Impulsgeber 1, 2,3 lediglich beispielhaft zur Drehzahlmessung einer Maschinenwelle<- In FIG. 1, the pulse generators 1, 2, 3 are only exemplary for measuring the speed of a machine shaft
verwendet; die hierfür vorgesehene elektronische Meßeinrichtiing 13 ist nicht Gegenstand der Erfindung.used; the electronic measuring device 13 provided for this purpose is not the subject of the invention.
Ϊ, Wie aus der F i g. 1 ersichtlich, werden zwecks Messung der Drehzahl einer Maschinenwelle die Zähne einerΪ, As shown in fig. 1 can be seen, for the purpose of measuring the speed of a machine shaft, the teeth of a
mit der Maschinenwelle verbundenen Zahnscheibe 4 von drei Impulsgebern 1,2,3 abgetastet. Die Impulsgeber : sind im Abstand von der Zahnscheibe längs des Umfangs in gleichmäßigem Abstand voneinander angeordnet,Toothed pulley 4 connected to the machine shaft is scanned by three pulse generators 1,2,3. The pulse generator : are arranged at a distance from the pulley along the circumference at an even distance from each other,
0 der auf die Zahnteilung abgestimmt ist Bei den Impulsgebern kann es sich auf magnetischer oder optischer Basis 0 which is matched to the tooth pitch. The pulse generators can be on a magnetic or optical basis
p:; arbeitende Geräte handeln, die beim Vorbeilauf eines Zahnes jeweils einen Impuls abgeben. Die Impulsgeber p:; act working devices that emit an impulse each time a tooth passes by. The pulse generator
|l sind mit der Drehzahlmeßeinrichtung 13 verbunden und jeweils an Steuereingänge dreier Zähleinrichtungen 6,| l are connected to the speed measuring device 13 and are each connected to control inputs of three counting devices 6,
% 7, 8 angeschlossen, deren Zähleingänge gemeinsam mit einem Oszillator 5 verbunden sind, der Taktimpulse % 7, 8 connected, the counting inputs of which are connected together with an oscillator 5, the clock pulses
If konstanter hoher Frequenz von z. B. 10 MHz abgibt Die Ausgänge der Zähleinrichtungen sind mit einerIf constant high frequency of e.g. B. 10 MHz emits The outputs of the counters are with a
Si? Einrichtung 10 zur Drehzahlanzeige verbunden.Si? Device 10 connected to the speed display.
fit Die Impulse der Impulsgeber 1, 2, 3 sind einer Überwachungsanordnung 9 zur Anzeige von Störungen im fit The pulses of the pulse generator 1, 2, 3 are a monitoring arrangement 9 for displaying malfunctions in the
Iο Impulserzeugerkreis 1,2,3,4 und zur Anzeige der Drehrichtung der Zahnscheibe 4 zugeführtIο pulse generator circuit 1, 2, 3, 4 and supplied to the display of the direction of rotation of the pulley 4
I* Wie aus F i g. 2 ersichtlich, erzeugen die drei Impulsgeber 1,2,3 beim Abtasten der Zähne der Zahnscheibe 4I * As from Fig. 2, the three pulse generators 1, 2, 3 generate when the teeth of the toothed disk 4 are scanned
K Impulse /1,12,13, die eine 2/3 Phasenverschiebung gegen die Impulse des benachbarten Impulsgebers haben.K pulses / 1, 12,13, which have a 2/3 phase shift compared to the pulses of the neighboring pulse generator.
||; Die Schaltungsanordnung 9 beinhaltet einen weiter unten näher beschriebenen Logik-Schaltkreis 11 für eine||; The circuit arrangement 9 includes a logic circuit 11, described in more detail below, for a
r> elektronische Kennzeichnung der Impulsgeber 1,2.. 3 und einen weiteren, ebenfalls weiter unten näher beschrie-r> electronic identification of the pulse generators 1, 2 .. 3 and another, also described in more detail below.
;'| benen Logik-Schaltkreis 12 für die Ermittlung und Anzeige von in den Impulsgeberbereichen auftretenden; '| benen logic circuit 12 for the determination and display of occurring in the pulse generator areas
■;. ν Störu ngen sowie der Drehrichtung der Zahnscheibe 4.■ ;. ν disturbances as well as the direction of rotation of the pulley 4.
Der Logik-Schaltkreis 11 für die Kennung der Impulse /1, /2, /3 nach F i g. 3 besteht aus zwei ODER-Gliedern 50,51 mit nachgeordneten D-Flip-Flops 47,48 und einem weiteren, mit den Takteingängen der Flip-Flops : verbundenen ODER-Glied 49.The logic circuit 11 for the identification of the pulses / 1, / 2, / 3 according to FIG. 3 consists of two OR gates 50,51 with downstream D-type flip-flops 47,48 and another, to the clock inputs of flip-flops: associated OR gate 49th
Das ODER-Glied 50 wird von den Impulsen Ii, /3 der Impulsgeber 1 und 3, das ODER-Glied 51 von den Impulsen /2, /3 der Impulsgeber 2 und 3 und das ODER-Glied 49 von den Impulsen Ii, 12, /3 der Impulsgeber 1, 2 und 3 angesteuert; der D-Eingang des Flip-Flops 47 wird entsprechend von den Impulsen /1, /3 der Impulsgeber 1, 3, der D-Eingang des Flip-Flops 48 von den Impulsen 12, /3 der Impulsgeber 2, 3 und die Takteingänge der Flip-Flops 47,48 über das ODER-Glied 49 von den Impulsen /1, /2, /3 der Impulsgeber 1,2 und 3 angesteuert.The OR gate 50 is from the pulses Ii, / 3 of the pulse generators 1 and 3, the OR gate 51 from the pulses / 2, / 3 of the pulse generator 2 and 3 and the OR gate 49 from the pulses Ii, 12, / 3 the pulse generator 1, 2 and 3 activated; the D input of the flip-flop 47 is correspondingly from the pulses / 1, / 3 of the pulse generator 1, 3, the D input of the flip-flop 48 from the pulses 12, / 3 of the pulse generator 2, 3 and the clock inputs of the Flip-flops 47, 48 controlled by the pulses / 1, / 2, / 3 of the pulse generators 1, 2 and 3 via the OR gate 49.
An den Ausgängen d, e der Flip-Flops 47,48 tritt für jeden Impuls /1 oder /2 oder /3 eine gesonderte duale >t Kennung auf; das Flip-Flop 47 ist dabei der Wertigkeit 2° und das Flip-Flop 48 der Wertigkeit 2' zugeordnet. A separate dual> t identifier occurs at the outputs d, e of the flip-flops 47, 48 for each pulse / 1 or / 2 or / 3; the flip-flop 47 is assigned the value 2 ° and the flip-flop 48 is assigned the value 2 '.
f I1 Die Wirkungsweise des Logik-Schaltkreises 11 wird anhand des Diagramms nach F i g. 4 näher erläutert; mitf I 1 The mode of operation of the logic circuit 11 is illustrated using the diagram according to FIG. 4 explained in more detail; with
! 1 a, 2b, 3c sind die Impulsfolgen der Impulsgeber 1,2,3 und mit 474 48e, 49/die an den Ausgängen der Flip-Flops! 1 a, 2b, 3c are the pulse trains of the pulse generators 1,2,3 and with 474 48e, 49 / those at the outputs of the flip-flops
! 47,48 sowie des ODER-Glieds 49 auftretenden Impulsfolgen bezeichnet.! 47,48 and the OR gate 49 occurring pulse sequences.
'· Zum Zeitpunkt t\ möge ein Impuls /1 des Impulsgebers 1 auftreten, welcher über das ODER-Glied 50 an das ' At the time t \, a pulse / 1 may occur from the pulse generator 1, which is sent via the OR gate 50 to the
Flip-Flop 47 und über das ODER-Glied 49 als Taktsignal Ti an den Takteingang des Flip-Flops 47 gelangt, welches dadurch gesetzt wird, so daß an dessen Ausgang dem Signal logisch 1 auftritt; der Ausgangszustand des Flip-Flops 48 mit einem Signal logisch 0 an seinem Ausgang e bleibt trotz Wirkung des Taktsignals Ti am Takteingang unverändert, da am D-Eingang des Flip-Flops 48 zu diesem Zeitpunkt der Zustand logisch 0 herrscht, wie aus dem Diagramm ersichtlich.Flip-flop 47 and via the OR gate 49 as a clock signal Ti reaches the clock input of the flip-flop 47, which is thereby set so that the signal logic 1 occurs at its output; The output state of the flip-flop 48 with a logic 0 signal at its output e remains unchanged despite the effect of the clock signal Ti at the clock input, since the state logic 0 prevails at the D input of the flip-flop 48 at this point in time, as can be seen from the diagram .
An den Ausgängen d, e der Flip-Flops 47,48 steht damit die duale Kennung 01 entsprechend der Dezimalziffer 1 für den Impuls /1 des Impulsgebers 1.At the outputs d, e of the flip-flops 47, 48 there is the dual identifier 01 corresponding to the decimal number 1 for the pulse / 1 of the pulse generator 1.
Der Zustand logisch 01 der Flip-Flops 47, 48 bleibt bis zum Auftreten des Impulses /2 des Impulsgebers 2 bestehen; der Impuls /2 und ein Taktsignal T2 treten zum Zeitpunkt t2 auf, wodurch der Inhalt logisch 1 des Flip-Flops 47 gelöscht wird, während das Flip-Flop 48 von logisch 0 auf logisch 1 gesetzt wird.The logic 01 state of the flip-flops 47, 48 remains until the pulse / 2 of the pulse generator 2 occurs; the pulse / 2 and a clock signal T2 occur at time t 2 , whereby the content of logic 1 of flip-flop 47 is deleted, while flip-flop 48 is set from logic 0 to logic 1.
1 An den Ausgängen 4 eder Flip-Flops 4/, 48 steht nunmehr die duale Kennung 10 entsprechend der Dezimalziffcr2 für den Impuls /2 des Impulsgebers 2.1 At the outputs 4 of each flip-flops 4 /, 48 is now the dual identifier 10 corresponding to the decimal number cr2 for the pulse / 2 of the pulse generator 2.
l_ Zum Zeitpunkt f3 tritt ein Impuls /3 des Impulsgebers 3 auf. welcher über die ODER-Glieder 50. 51 an die «nl_ At time f3, a pulse / 3 from pulse generator 3 occurs. which via the OR gates 50, 51 to the «n
, D-Eingänge beider Flip-Flops 47,48 gelangt, die durch das Taktsignal T3 getaktet werden, so daß sie den am, D inputs of both flip-flops 47,48, which are clocked by the clock signal T3 , so that they are the
D-Eingang anstehenden Impuls /3 übernehmen und dementsprechend beide Flip-Flops 47, 48 auf logisch 1 gesetzt werden.D-input take over the pending pulse / 3 and accordingly both flip-flops 47, 48 to logic 1 be set.
An den Ausgängen 4 eder Flip-Flops 47,48 steht damit die duale Kennung 11 entsprechend der Dezimalziffer 3 für den Impuls/3 des Impulsgebers 3.The dual identifier 11 corresponding to the decimal number is thus at the outputs of 4 of each flip-flops 47, 48 3 for the pulse / 3 of the pulse generator 3.
Der Inhalt der Flip-Flops 47,48 bleibt bis zum Auftreten eines weiteren Impulses / Γ des Impulsgebers 1 zum Zeilpunkt U bestehen, zu dem am Flip-Flop 48 das Taktsignal Γ 4 wirkt, so daß dieses Flip-Flop den Zustand logisch 0 einnimmt, da an dessen D-Eingang kein Impuls ansteht, während das Flip-Flop 47 den bereits zumThe content of the flip-flops 47, 48 remains until the occurrence of a further pulse / Γ of the pulse generator 1 at the line point U , at which the clock signal Γ 4 acts on the flip-flop 48, so that this flip-flop assumes the logic 0 state , since there is no pulse at its D input, while the flip-flop 47 is already to the
Zeitpunkt f3 wegen Auftretens des Impulses /3 eingenommenen Zustand logisch 1 beibehält.Time f 3 due to the occurrence of the pulse / 3 maintained state logic 1.
An den Ausgängen d, e der Flip-Flops 47, 48 steht damit wieder die duale Kennung 01 entsprechend der Dezimalziffer 1 für den Impuls /1'des Impulsgebers 1 an.The dual identifier 01 corresponding to the decimal number 1 for the pulse / 1 'of the pulse generator 1 is thus available again at the outputs d, e of the flip-flops 47, 48.
Die danach auftretenden Impulse 12', 13' usw. der Impulsgeber I1 2, 3 bewirken wieder die vorstehend beschriebenen Schaltzustände der Flip-Flops 47, 48 mit der sich daraus ergebenden verschiedenen Impulskennung. The then occurring pulses 12 ', 13' etc. of the pulse generator I 1 2, 3 again cause the switching states of the flip-flops 47, 48 described above with the different pulse identification resulting therefrom.
Den Flip-Flops 47,48 kann eindiedualen Kennungen 01, 10,11 aufnehmender Speicher 45 zwecks Weiterverarbeitung derselben nachgeordnet sein, wie weiter unten in Verbindung mit der Schaltungsanordnung nach Fig. 6 näher ausgeführt wird.The flip-flops 47, 48 can have a memory 45 receiving the dual identifiers 01, 10, 11 for the purpose of further processing be arranged downstream of the same, as further below in connection with the circuit arrangement according to Fig. 6 is detailed.
Die am Ausgang /des ODER-Gliedes 49 auftretenden Signale zeigen den Vorbeilauf eines Zahnes der Zahnscheibe 4 am jeweiligen Impulsgeber 1,2,3 an.The signals appearing at the output / of the OR gate 49 show the passage of a tooth of the Toothed washer 4 on the respective pulse generator 1,2,3.
Der Logik-Schaltkreis 12 zur Meldung eines Geberausfalles und der Anzeige der Bewegungsrichtung des Markenrasters 4 besteht nach F i g. 5 aus drei von den Impulsen /1, /2, /3 der Impulsgeber 1,2,3 angesteuerten Schieberegistern 23,23', 23", einer diesen nachgeordneten Verknüpfungsschaltung 24 mit UND-Gliedern &i bis &I5 und nachgeordneten ODER-Gliedern 25 bis 29 sowie einem von den Impulsen /1, /2, /3 der Impulsgeber t, 2, 3 angesteuerten ODER-Giied 20, dessen Ausgang mit den Takteingängen der Schieberegister 23, 23', 23" verbunden istThe logic circuit 12 for reporting an encoder failure and displaying the direction of movement of the Brand grid 4 consists according to FIG. 5 out of three of the pulses / 1, / 2, / 3 of the pulse generators 1,2,3 controlled Shift registers 23, 23 ', 23 ", a logic circuit 24 downstream of these with AND gates & i bis & I5 and downstream OR gates 25 to 29 as well as one of the pulses / 1, / 2, / 3 of the pulse generator t, 2, 3 controlled OR gate 20, the output of which is connected to the clock inputs of the shift registers 23, 23 ', 23 " connected is
Das Schieberegister 23 besteht aus drei D-Flip-Flops la'bis ic', das Schieberegister 23' aus drei D-Flip-Flops 2a' bis 2c' und das Schieberegister 23" aus drei D-FIip-Flops 3a'bis 3c'; alle Flip-Flops werden durch das am Ausgang des ODER-Gliedes 20 auftretende Signal getaktetThe shift register 23 consists of three D-flip-flops la'bis ic ', the shift register 23' consists of three D-flip-flops 2a 'to 2c' and the shift register 23 "consists of three D-flip-flops 3a'bis 3c '; All flip-flops are clocked by the signal appearing at the output of the OR gate 20
Zur Anzeige eines Linkslaufes des Markenrasters 4 sind die UND-Glieder &i, &2, &3 mit dem von derenTo display a counterclockwise rotation of the marker grid 4, the AND gates & i, & 2, & 3 are matched with that of their
Signalen angesteuerten ODER-Glied 25 und zur Anzeige eines Rechtslaufes des Markenrasters 4 sind die UND-Glieder Sc4, &s. &6 mit dem von deren Signalen angesteuerten ODER-Glied 26 vorgesehen; bei Linkslauf tritt am Ausgang L des ODER-Gliedes 25 ein Signal »1« auf, während bei Rechtslauf am Ausgang R des ODER-Gliedes 26 ein Signal »1« auftritt.Signals controlled OR gate 25 and to display a clockwise rotation of the marker grid 4, the AND gates Sc 4 , & s. & 6 provided with the OR gate 26 controlled by their signals; with counterclockwise rotation a signal "1" occurs at the output L of the OR element 25, while with clockwise rotation a signal "1" occurs at the output R of the OR element 26.
Die Ausgangssignale der Flip-Flops la'bis Ic', 2a'bis 2c', 3a'bis 3c'der Schieberegister 23,23', 23" sind über die UND-Glieder &i bis &6 gemäß folgender logischer Gleichungen verknüpft:The output signals of the flip-flops la'bis Ic ', 2a'bis 2c', 3a'bis 3c 'of the shift registers 23,23', 23 "are linked via the AND gates & i to & 6 according to the following logical equations:
UND-Glieder &, bis &3AND elements &, to & 3
(la'&2ö'&3c'; V (ib'&2c'&3a') V (ic'8c 2a'& 3b') = Z.(Linkslauf),(la '&2ö'& 3c '; V (ib'& 2c '&3a') V (ic'8c 2a '&3b') = Z. (counterclockwise),
UND-Glieder &4 bis &6
(la'& 2c'& 3b') ν (lf>'& 2a'& 3c'; V (lc'& 2b'& 3a') = Ä(RechtsIauf)AND gates & 4 to & 6
(la '&2c'& 3b ') ν (lf>'& 2a '&3c'; V (lc '&2b'& 3a ') = Ä (right Iauf)
Zur Anzeige des Ausfalls der Impulse Ii, IY usw. des Impulsgebers 1 sind die UND-Glieder &7 bis &io mit dem von deren Signalen angesteuerten ODER-Glied 27, zur Ausfallsanzeige der Impulse /2, 12' usw. des Impulsgebers 2 die UND-Glieder &io bis &n mit dem von deren Signalen angesteuerten ODER-Glied 28 und zur Ausfallanzeige der Impulse /3, /3' usw. des Impulsgebers 3 die UND-Glieder &7, &n, &14, &15 mit dem von deren Signalen angesteuerten ODER-Glied 29 vorgesehen.To display the failure of the pulses Ii, IY etc. of the pulse generator 1, the AND gates & 7 to & io with the OR element 27 controlled by their signals, for the failure display of the pulses / 2, 12 ' etc. of the pulse generator 2, the AND Elements & io to & n with the OR element 28 controlled by their signals and the AND elements & 7, & n, & 14, & 15 with the OR element controlled by their signals to indicate the failure of the pulses / 3, / 3 'etc. of the pulse generator 3 29 provided.
Bei Ausfall der Impulse IiJY usw. des Impulsgebers 1 tritt am Ausgang G1 des ODER-Gliedes 27 ein Signal »1« auf; beim Ausfall der Impulse /2,12' usw. des Impulsgebers 2 tritt am Ausgang G 2 des ODER-Gliedes 28 ein Signal »1« und bei Ausfall der Impulse /3, /3' usw. des Impulsgebers 3 tritt am Ausgang G 3 des ODER-Gliedes 29 ein Signal »1« auf.If the pulses IiJY etc. of the pulse generator 1 fail, a "1" signal occurs at the output G 1 of the OR element 27; If the pulses / 2, 12 ' etc. of the pulse generator 2 fail, a "1" signal occurs at the output G 2 of the OR element 28, and if the pulses / 3, / 3' etc. of the pulse generator 3 fail, the output G 3 occurs of the OR gate 29 has a signal "1".
Die Ausgangssignale der Flip-Flops la'bis Ic', 2a'bis 2c',3a'bis 3c'der Schieberegister 23,23', 23" sind über
die UND-Glieder &? bis &, 5 gemäß folgender logischer Gleichungen verknüpft:
45 The output signals of the flip-flops la'bis Ic ', 2a'bis 2c', 3a'bis 3c 'of the shift registers 23,23', 23 "are linked via the AND gates &? To &, 5 according to the following logical equations:
45
UND-Glieder &7 bis &,oAND gates & 7 to &, o
(2a'& 2b'& 2c') ν (2a'& 2c'& 3b') ν (2b'& 3a'& 3b') v(3a'& 3b'& 3c') = G1,
UND-Glieder &,o bis &i 3(2a '&2b'& 2c ') ν (2a'& 2c '&3b') ν (2b ' &3a'& 3b ') v (3a'& 3b '&3c') = G 1,
AND gates &, o to & i 3
(la'& ib'& ic') ν (la'& lc'& 3b') V (ib'& 3a'& 3c'; V(3a'& 3b'& 3c') = G 2,
UND-Glieder &7.&IU&14.&15(la '&ib'& ic ') ν (la'& lc '&3b') V (ib '& 3a'& 3c '; V (3a'& 3b '&3c') = G 2,
AND elements & 7. & IU & 14. & 15
(ta'Selb'& ic') ν (la'&lc'&2o';v (lö'&2a'&2c'; V(2a'&2ö'&2c'; = G 3. (ta'Selb '&ic') ν (la '&lc'& 2o '; v (lo'& 2a '&2c'; V (2a '&2ö'& 2c '; = G 3.
Bei Rechtslauf des Markenrasters 4 kommen bei einem Ausfall der Impulse IiJY usw. des Impulsgebers 1 die UND-Glieder &g, &9, bei einem Ausfall der Impulse 12,12' usw. des Inipulsgebers 2 die UND-Glieder &12, &i 3, bei einem Ausfall der Impulse 13, 13' usw. des Impulsgebers 3 die UND-Glieder &14, &15 zur Wirkung; bei Linkslauf des Markenrasters 4 sind dies für die Impulse Ii, IY usw. des Impulsgebers 1 die UND-Glieder &7, &10- für die Impulse 12,12' usw. des Impulsgebers 2 die UND-Glieder &10, &n, für die Impulse 13,13' usw. des Impulsgebers 3 die UN D-Glieder &7,&u-When the marker grid 4 runs clockwise, if the pulses IiJY etc. from the pulse generator 1 fail, the AND elements & g, & 9, and if the pulses 12,12 ' etc. from the pulse generator 2 fail, the AND elements & 12, & i 3, for a Failure of the pulses 13, 13 ' etc. of the pulse generator 3 the AND gates & 14, & 15 to take effect; with counterclockwise rotation of the marker grid 4 these are the AND gates & 7, & 10- for the pulses Ii, IY etc. of the pulse generator 1, for the pulses 12,12 ' etc. of the pulse generator 2 the AND gates & 10, & n, for the pulses 13 , 13 ' etc. of the pulse generator 3 the UN D elements & 7, & u-
Bei fehlerfreiem Impulserzeugerkreis (Impulsgeber 1, 2, 3 und Zahnscheibe 4) ergeben sich die in Fig.4 dargestellten Impulsfolgen la, 2b, 3c der Impulsgeber 1, 2, 3 und am Ausgang des ODER-Gliedes 20 eine Impulsfolge, die mit der Impulsfolge 49/der F i g. 4 übereinstimmt; diese besteht aus zeitgleich mit den Impulsen /der Impulsgeber auftretenden Taktsignalen T. Fallen nun die Impulse eines Impulsgebers aus, beispielsweise die des Impulsgebers 2, so fällt auch die Impulsfolge 2b mit den Impulsen 12,12' usw. aus, und in der Taktsignalfoige 49/"entsprechend die mit den Impulsen 12,12' usw. auftretenden Taktsignale Tl, T5 usw. Damit treten an den Ausgängen der Flip-Flops 2a', 2b', 2c' des nicht mehr durch die Impulse 12, 12' usw. angesteuerten Schieberegisters 23' keine Signale auf und wegen des entsprechenden Ausfalls der Taktsignale 7"2, Γ5 usw. treten an den Ausgängen der Flip-Flops la' Ιό', 2c'des weiter durch die Impulse /1, IY usw. angesteuerten Schieberegisters 23 und der Flip-Flops 3a', 3b', 3c'des weiter durch die Impulse 13, 13' usw. angesteuertenIf the pulse generator circuit is faultless (pulse generator 1, 2, 3 and toothed disk 4), the pulse trains la, 2b, 3c of pulse generators 1, 2, 3 shown in FIG 49 / the F i g. 4 matches; This consists of clock signals T occurring at the same time as the pulses / the pulse generator. If the pulses of a pulse generator fail, for example those of pulse generator 2, then the pulse sequence 2b with the pulses 12, 12 ' etc. also fails, and in the clock signal form 49 / "according to the with the pulses 12,12 ', etc. occurring clock signals Tl, T5, etc. Thus, the flip-flop contact 2a at the outputs', 2b', 2c 'of not more by the pulses 12, 12', etc. driven Shift register 23 'no signals and because of the corresponding failure of the clock signals 7 "2, Γ5 etc. occur at the outputs of the flip-flops la' Ιό ', 2c'des further controlled by the pulses / 1, IY etc. shift register 23 and of the flip-flops 3a ', 3b', 3c'des further controlled by the pulses 13, 13 'etc.
Schieberegisters 23" Signale auf, die gegenüber den bei mit den drei Impulsfolgen la, 2b, 3c durchgeführten Betrieb auftretenden Ausgangssignalen einen zeitlich unterschiedlichen Verlauf haben. Für die Anzeige des Ausfalls der Impulse eines Impulsgebers werden also jeweils bestimmte Ausgangssignale der noch mit Impulsen angesteuerten Flip-Flops herangezogen; im Fall des Ausfalls der Impulse 12,12' usw. des Impulsgebers 2 sind dies bestimmte Ausgangssignale der Flip-Flops la'bis lc'und 3a'bis 3c', im Fall des Ausfalls der Impulse H, Ii' usw. des Impulsgebers 1 bestimmte Ausgangssignale 2a' bis 2c' und 3a' bis 3c' und im Fall des Ausfalls der Impulse /3, 13' usw. des Impulsgebers 3 bestimmte Ausgangssignale la'bis lc'und 2a'bis 2c', wie aus den vorstehend genannten logischen Gleichungen ersichtlich.Shift register 23 "signals which, compared to the output signals occurring with the three pulse trains la, 2b, 3c, have a different time course. For the display of the failure of the impulses of a pulse generator, certain output signals of the flip- Flops are used; in the event of the failure of the pulses 12, 12 ' etc. of the pulse generator 2, these are certain output signals of the flip-flops la'to lc' and 3a'to 3c ', in the case of the failure of the pulses H, Ii' etc. of the pulse generator 1 certain output signals 2a 'to 2c' and 3a 'to 3c' and in the case of the failure of the pulses / 3, 13 ' etc. of the pulse generator 3 certain output signals la'bis lc' and 2a'to 2c ', as from the the above-mentioned logical equations.
Bei der Schaltungsanordnung nach der F i g. 6 sind zur Drehzahlmessung die Zähleinrichtungen 6, 7, 8 unmittelbar mit Zwischenspeichern 37 bis 42 verbunden, die jeweils in Gruppen von 8 Bit aufgeteilt sind. Jeweils zwei Zwischenspeichern 37/38, 39/40, 41/42 werden die vier niedrigwertigen oder höherwertigen Bits des Zählerinhalts zugeführt. Jeder Zwischenspeicher ist mit seinem Adreßeingang an einen Adreßbus 33 eines Mikroprozessors 30 angeschlossen. Zwischen dem Adreßbus 33 und dem Mikroprozessor 30 ist eine Dekodierschaltung 53 angeordnet, die die Adresse in Einzelsignale umwandelt, so daß jeder Ein- bzw. Ausgangsspeicher einzeln adressiert werden kann. Die Einleseeingänge der Zwischenspeicher werden von den zugehörigen Im- is pulsgebern 1,2,3 beaufschlagt. Die Datenausgänge der Zwischenspeicher 37 bis 42 sind an einen Datenbus 31 des Mikroprozessors 30 angeschlossen. Eine Leseleitung 34 des Mikroprozessors 30 ist an die Zwischenspeicher 37 bis 42 geführt und eine Schreibleitung 35 an Ausgangsspeicher 43, 44 für die vom Mikroprozessor 30 bereitgestellten Drehzahlwerte in Umdrehung/min, die ferner mit dem Datenbus 31 und dem Adreßbus 33 verbunden sind. Diese Schaltungsanordnung ist nicht Gegenstand der Erfindung.In the circuit arrangement according to FIG. 6 are the counters 6, 7, 8 for speed measurement directly connected to buffers 37 to 42, which are each divided into groups of 8 bits. Respectively two buffers 37/38, 39/40, 41/42 are the four lower or higher bits of the Counter content supplied. Each buffer store is one with its address input to an address bus 33 Microprocessor 30 connected. Between the address bus 33 and the microprocessor 30 is a decoder circuit 53 arranged, which converts the address into individual signals, so that each input or output memory can be addressed individually. The read-in inputs of the buffers are taken from the associated Imis pulse generators 1,2,3 acted upon. The data outputs of the buffers 37 to 42 are connected to a data bus 31 of the microprocessor 30 connected. A read line 34 of the microprocessor 30 is connected to the latches 37 to 42 and a write line 35 to output memory 43, 44 for the microprocessor 30 provided speed values in revolutions / min, which also with the data bus 31 and the address bus 33 are connected. This circuit arrangement is not the subject of the invention.
Die D-Flip-Flops 47 und 48 mit dem Speicher 45 sowie des ODER-Glied 49 des Logik-Schaltkreises 11 nach F i g. 3 sind mit dem Mikroprozessor 30 verbunden. Der Speicher 45 ist in gleicher Weise wie die Zwischenspeicher 37 bis 42 an den Mikroprozessor 30 angeschlossen; das ODER-Glied 49 speist über eine Leitung 36 den Interrupt-Eingang des Mikroprozessors 30. Ein weiterer mit dem Mikroprozessor 30 über den Datenbus 31, den Adreßbus 33 und die Schreibleitung 33 verbundener Speicher 46 dient zur Zwischenspeicherung der System- und Geberfehlermeldung bzw. der Drehrichtung als 6 Hoch-Tief-Signale.The D flip-flops 47 and 48 with the memory 45 and the OR gate 49 of the logic circuit 11 according to F i g. 3 are connected to the microprocessor 30. The memory 45 is in the same way as the intermediate memory 37 to 42 connected to the microprocessor 30; the OR gate 49 feeds via a line 36 to the Interrupt input of the microprocessor 30. Another with the microprocessor 30 via the data bus 31, the Address bus 33 and the write line 33 connected memory 46 is used for intermediate storage of the system and encoder error message or the direction of rotation as 6 high-low signals.
Über die Leitung 36 wird der Mikroprozessor 30 von den am Ausgang des ODER-Gliedes 49 auftretenden Taktsignalen synchronisiert.The microprocessor 30 is removed from the output of the OR gate 49 via the line 36 Synchronized clock signals.
Bei Verwendung des Mikroprozessors 30 ist die Impulsüberwachung bzw. die Drehrichtungsermittlung sehr einfach: Durch zweimaliges bitweises Verschieben eines Registers und Anfügen der Impulskennziffer (2 Bit 01, 10,11) in diesem Register läßt sich die Reihenfolge der letzten drei Impulsgeber in einem Byte darstellen, z. B.When using the microprocessor 30, the pulse monitoring or the determination of the direction of rotation is very simple: By shifting a register bit by bit twice and adding the pulse code number (2 bit 01, 10,11) in this register the sequence of the last three pulse generators can be represented in one byte, e.g. B.
0 01 10 110,0 01 10 110,
wobei die beiden niedrigstwertigen Bits den Impulsgeber 2, die beiden nächsthöheren Bits den Impulsgeber 1 und die folgenden beiden Bits den Impulsgeber 3 kennzeichnen. Die beiden höchstwertigen Bits sind nicht benutzt. Verwendet man dieses Byte als Adresse für einen Speicher, so könnte in diesem die folgende Dualzahl stehenwhere the two least significant bits are pulse generator 2, the two next higher bits are pulse generator 1 and the following two bits identify the pulse generator 3. The two most significant bits are not used. If this byte is used as the address for a memory, the following binary number could be used in it stand
0000000 1,0000000 1,
der folgende Bedeutung zugeordnet wird:assigned the following meaning:
Die 1 in der niedrigstwertigen Stelle bezeichnet den Linkslauf, die nächsthöhere Stelle benennt den Rechtslauf, daran schließt sich je eine Stelle für die Anzeige an, ob der zugeordnete impulsgeber i, 2,3 ausgefallen ist. Die dritthöchste Stelle dient zur Meldung einer Systemstörung. Für die folgende DualzahlThe 1 in the least significant digit denotes counter-clockwise rotation, the next higher digit denotes clockwise rotation, followed by a digit to indicate whether the assigned pulse generator i, 2, 3 has failed. The third highest digit is used to report a system fault. For the following binary number
0 0 10 0 110,0 0 10 0 110,
bei der die Stellenwerte der oben angegebenen Zuordnung entsprechen, ergibt sich der nachstehende Inhalt des Speichers:in which the priority values correspond to the assignment given above, the following content of the results Memory:
0 01 10 0 0 0,0 01 10 0 0 0,
wobei nun in der Stelle, der der Impulsgeber 3 und das System zugeordnet sind, binäre Einsen enthalten sind.
Diese signalisieren die Störung des Impulsgebers 3 und eine Systemstörung.
Für die Reihenfolge gibt es nur 33 Möglichkeiten 1,1,1... 3,3,3. Somit sind nur 33 = 27 Speicherplätze nötig.binary ones are now contained in the place to which the pulse generator 3 and the system are assigned. These signal the malfunction of the pulse generator 3 and a system malfunction.
There are only 3 3 possibilities for the sequence 1,1,1 ... 3,3,3. This means that only 3 3 = 27 storage locations are required.
Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813153324 DE3153324C2 (en) | 1981-11-13 | 1981-11-13 | Digital monitoring device for successively occurring pulses, which are derived from the movement of an object, from pulse transmitters |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813153324 DE3153324C2 (en) | 1981-11-13 | 1981-11-13 | Digital monitoring device for successively occurring pulses, which are derived from the movement of an object, from pulse transmitters |
| DE19813145162 DE3145162A1 (en) | 1981-11-13 | 1981-11-13 | METHOD FOR MEASURING AND MONITORING THE SPEED OF HIGH SPEED MACHINES |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3153324C2 true DE3153324C2 (en) | 1986-10-23 |
Family
ID=25797310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813153324 Expired DE3153324C2 (en) | 1981-11-13 | 1981-11-13 | Digital monitoring device for successively occurring pulses, which are derived from the movement of an object, from pulse transmitters |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3153324C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4113201A1 (en) * | 1991-04-23 | 1992-10-29 | Oplaender Wilo Werk Gmbh | METHOD FOR CONTACTLESS CONTROL OF THE ROTATIONAL DIRECTION OF ELECTRICAL MACHINES |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2004887A1 (en) * | 1970-02-04 | 1971-08-19 | Teldix Gmbh | Circuit for generating pulses on one of two output lines in dependence on the time sequence of the pulses on three input lines |
-
1981
- 1981-11-13 DE DE19813153324 patent/DE3153324C2/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2004887A1 (en) * | 1970-02-04 | 1971-08-19 | Teldix Gmbh | Circuit for generating pulses on one of two output lines in dependence on the time sequence of the pulses on three input lines |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4113201A1 (en) * | 1991-04-23 | 1992-10-29 | Oplaender Wilo Werk Gmbh | METHOD FOR CONTACTLESS CONTROL OF THE ROTATIONAL DIRECTION OF ELECTRICAL MACHINES |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2851853C2 (en) | Method and device for detecting the angular position of a rotating part | |
| DE2030760C2 (en) | Parity check circuit for a memory circuit | |
| DE3145162A1 (en) | METHOD FOR MEASURING AND MONITORING THE SPEED OF HIGH SPEED MACHINES | |
| DE102009029431A1 (en) | Multi-turn encoders | |
| DE3815534A1 (en) | SYSTEM FOR DETECTING THE POSITION OF MOVING MACHINE PARTS | |
| EP1593971B1 (en) | Device and method for the verification of the functionality of an angular encoder | |
| DE2456540C2 (en) | Incremental encoder | |
| EP0615211A1 (en) | Device for storing security data | |
| DE2225462B2 (en) | Circuit for calculating the averaged total output signal of a digital signal source | |
| DE3815533C1 (en) | ||
| DE3153324C2 (en) | Digital monitoring device for successively occurring pulses, which are derived from the movement of an object, from pulse transmitters | |
| DE3542908A1 (en) | METHOD AND DEVICE FOR OBTAINING AN ACCURATE POSITION SIGNAL | |
| DE3815530C2 (en) | ||
| DE2828285A1 (en) | METHOD AND DEVICE FOR PRODUCING AND PROCESSING ELECTRICAL IMPULSES | |
| DE3612609A1 (en) | DEVICE FOR SERIAL TRANSFER OF DIGITAL MEASURED VALUES AT LEAST ONE MEASURED VALUE CONVERTER | |
| DD269269A5 (en) | DEVICE FOR DISPLAYING THE VALUE OF A CHANGING SIZE | |
| DE2358581A1 (en) | ARRANGEMENT FOR DETECTING THE SET SPEED OF A DRIVEN SHAFT | |
| DE2244741B2 (en) | Arrangement for the digital measurement of a physical quantity by a pulse counter with a whole invariable counting base | |
| DE3005149A1 (en) | METHOD FOR MONITORING IMPULSE SEQUENCES | |
| DE2621179A1 (en) | Detection of direction of rotation of e.g. fan - using 3 scanners to detect raster signal and apply it to flip-flops which control 3 stores | |
| DE19604968C2 (en) | Method for testing incremental measuring systems and testing device for carrying out the method | |
| DE1266259B (en) | Remote monitoring system for cutting machines or similar mining machines | |
| DE3208446A1 (en) | METHOD FOR EVALUATING THE OUTPUT PULSE SEQUENCES OF AN INCREMENTAL POSITION SENSOR AND CIRCUIT ARRANGEMENT FOR IMPLEMENTING THE METHOD | |
| DE3605359C2 (en) | Computer system with several computers | |
| DE1812476C3 (en) | Circuit arrangement for determining the malfunction of a device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 3145162 |
|
| 8110 | Request for examination paragraph 44 | ||
| 8181 | Inventor (new situation) |
Free format text: KUEHNLEIN, KLAUS, ING.(GRAD.), DUEBENDORF, CH |
|
| AC | Divided out of |
Ref country code: DE Ref document number: 3145162 Format of ref document f/p: P |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: AEG KANIS GMBH, 8500 NUERNBERG, DE |
|
| AC | Divided out of |
Ref country code: DE Ref document number: 3145162 Format of ref document f/p: P |
|
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: ABB TURBINEN NUERNBERG GMBH, 8500 NUERNBERG, DE |
|
| 8339 | Ceased/non-payment of the annual fee |