DE3138362A1 - Process for applying metal contacts - Google Patents
Process for applying metal contactsInfo
- Publication number
- DE3138362A1 DE3138362A1 DE19813138362 DE3138362A DE3138362A1 DE 3138362 A1 DE3138362 A1 DE 3138362A1 DE 19813138362 DE19813138362 DE 19813138362 DE 3138362 A DE3138362 A DE 3138362A DE 3138362 A1 DE3138362 A1 DE 3138362A1
- Authority
- DE
- Germany
- Prior art keywords
- mesa
- mountains
- semiconductor wafer
- semiconductor
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 7
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 12
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 claims description 9
- 239000003973 paint Substances 0.000 claims description 5
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 claims description 4
- 210000003298 dental enamel Anatomy 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- BGTFCAQCKWKTRL-YDEUACAXSA-N chembl1095986 Chemical compound C1[C@@H](N)[C@@H](O)[C@H](C)O[C@H]1O[C@@H]([C@H]1C(N[C@H](C2=CC(O)=CC(O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O)=C2C=2C(O)=CC=C(C=2)[C@@H](NC(=O)[C@@H]2NC(=O)[C@@H]3C=4C=C(C(=C(O)C=4)C)OC=4C(O)=CC=C(C=4)[C@@H](N)C(=O)N[C@@H](C(=O)N3)[C@H](O)C=3C=CC(O4)=CC=3)C(=O)N1)C(O)=O)=O)C(C=C1)=CC=C1OC1=C(O[C@@H]3[C@H]([C@H](O)[C@@H](O)[C@H](CO[C@@H]5[C@H]([C@@H](O)[C@H](O)[C@@H](C)O5)O)O3)O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O[C@@H]3[C@H]([C@H](O)[C@@H](CO)O3)O)C4=CC2=C1 BGTFCAQCKWKTRL-YDEUACAXSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Verfahren zum Aufbringen von Metallkontakten Process for applying metal contacts
Die Erfindung betrifft ein Verfahren zum Aufbringen von Metallkontakten auf den Halbleiter-Mesabergen einer mit einer Vielzahl von Mesabergen versehenen Halbleiterscheibe.The invention relates to a method for applying metal contacts on the semiconductor mesa mountains one provided with a plurality of mesa mountains Semiconductor wafer.
Es ist besonders schwierig, nichtplanare Halbleiteroberflächen mit Anschlußkontakten zu versehen. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem auf die Mesaberge von Halbleiter anordnungen mit Hilfe von bewährten technologischen Arbeitsprozessen Anschlußkontakte aufgebracht werden. Diese Aufgabe wird dadurch gelöst, daß die gesamte mit Mesabergen versehene Oberflächenseite der Halbleiterscheibe mit einer relativ dicken Fotolackschicht bedeckt wird, daß die Bereiche der Fotolackschicht, die sich auf den Mesabergen befinden mittels eines Belichtungs und Entwicklungsprozesses entfernt werden, daß sodann auf die gesamte Oberflächenseite wenigstens eine Metallschicht aufgebracht wird, und daß schließlich die noch auf der Oberfläche befindlichen Reste der Fotolackschicht zusammen mit dem darauf befindlichen Metallbelag entfernt werden.It is particularly difficult to use non-planar semiconductor surfaces To provide connection contacts. The invention is based on the object of a method indicate with the on the mesa mountains of semiconductor arrangements with the help of proven technological work processes connecting contacts are applied. This task is achieved in that the entire surface side provided with mesa mountains Semiconductor wafer is covered with a relatively thick layer of photoresist that the Areas of the photoresist layer that are located on the mesa mountains by means of a That exposure and development process are then removed to the entire Surface side at least one metal layer is applied, and that finally the residues of the photoresist layer still on the surface together with removed from the metal coating on it.
Dieses Verfahren ist insbesondere für die Anwendung bei Dioden geeignet, deren eine Zone aus einem durch lokale Epitaxie aufgebrachten Mesaberg aus Halbleitermaterial besteht. Die Fotolackschicht mit dem darauf befindlichen Metallbelag wird vorzugsweise in einem Mehrstufenprozess entfernt. Hierzu wird die Halbleiteranordnung beispielsweise zunächst mit einem Kaltentlackungsmittel für Einbrennlacke, danach mit Dichlormethan, danach mit Trichloräthylen und schließlich mit Methanol behandelt.This method is particularly suitable for use with diodes, one zone of which consists of a mesa mountain made of semiconductor material applied by local epitaxy consists. The photoresist layer with the metal coating thereon is preferred removed in a multi-step process. For this purpose, the semiconductor arrangement is for example initially with a cold paint stripper for stoving enamels, thereafter treated with dichloromethane, then with trichlorethylene and finally with methanol.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll noch anhand eines Ausführungsbeispieles näher erläutert werden.The invention and its further advantageous embodiment are still intended are explained in more detail using an exemplary embodiment.
In der Figur 1 ist im Schnitt eine Halbleiterscheibe 1 dargestellt, die auf einer Oberflächenseite eine Vielzahl von Mesabergen 2 aufweist, die durch lokale Abscheidung von epitaktischem Halbleitermaterial hergestellt wurden.A semiconductor wafer 1 is shown in section in FIG. which has a plurality of mesa mountains 2 on one surface side, which through local deposition of epitaxial semiconductor material were made.
Diese Mesaberge 2 bilden beispielsweise mit dem Grundmaterial 1 einen pn-Übergang. Derartige Bauelemente sind insbesondere für die Verwendung als Zenerdiode geeignet.These mesa mountains 2 form one with the base material 1, for example pn junction. Such components are particularly suitable for use as Zener diodes suitable.
Die gesamte Oberflächenseite, die mit den Mesabergen 2 versehen ist, wird gemäß Figur 1 mit einer relativ dicken Fotolackschicht bedeckt. Die Dicke der Fotolackschicht richtet sich nach der Höhe der Mesaberge und wird so gewählt, daß es auch an den Kanten der Mesaberge zu einer unterbrechungsfreien Abdeckung der Halbleiteroberfläche kommt. Bei einem Ausführungsbeispiel ist die Photolackschicht ca. 40 um dick.The entire surface side, which is provided with the mesa mountains 2, is covered according to Figure 1 with a relatively thick photoresist layer. The thickness of the Photoresist layer depends on the height of the mesa mountains and is chosen so that it also provides uninterrupted coverage at the edges of the mesa mountains Semiconductor surface is coming. In one embodiment, the photoresist layer is about 40 µm thick.
Als Foto lack eignet sich insbesondere ein nichtflüssiger Lack beispielsweise ein Lack der im Handel unter der Bezeichnung "Riston" erhältlich ist.A non-liquid varnish, for example, is particularly suitable as a photo varnish a lacquer that is commercially available under the name "Riston".
Die Halbleiteranordnung gemäß der Figur 1 wird sodann einem Belichtungs- und Entwicklungsprozeß unterzogen, wobei das genannte Fotolackmaterial mit einer Negativmaske zu belichten ist. Dies bedeutet, daß der Teil der Fotolackschicht, der sich auf den Mesabergen 2 befindet, nicht belichtet wird und somit in einem Entwickler wieder entfernt werden kann. Die übrigen Teile der Fotolackschicht werden dagegen belichtet und verbleiben nach dem Entwicklungsprozeß auf der Halbleiteroberfläche in der in der Figur 2 dargestellten Weise. Durch den Entwicklungsprozeß werden die Oberflächen der Mesaberge 4 freigelegt. Die Entwicklung des Photolacks erfolgt vorzugsweise in Chlorothene im Ultraschalbad, wärend einer Zeitdauer von 60 - 80 Sekunden.The semiconductor arrangement according to Figure 1 is then an exposure and developing process, wherein said photoresist material with a Negative mask is to be exposed. This means that the part of the photoresist layer which is located on the Mesabergen 2, is not exposed and thus in one Developer can be removed again. The remaining parts of the photoresist layer will be on the other hand exposed and remain on the semiconductor surface after the development process in the manner shown in FIG. Become through the development process the Surfaces of the mesa mountains 4 exposed. The photoresist is preferably developed in chlorothene in an ultrasonic bath for a period of 60 - 80 seconds.
Danach wird gemäß Figur 3 die mit den Mesabergen versehene Halbleiteroberfläche ganzflächig mit einer Metallschicht bedampft. Diese Metallschicht kann gegebenenfalls aus mehreren Teilschichten bestehen. Besonders geeignet ist eine Schicht aus Titan-Palladium-Silber. Bei einem Ausführungsbeispiel ist die Titanschicht 0,15 um, die Palladiumschicht 0,03 um und die Silberschicht 6 um dick.Thereafter, according to FIG. 3, the semiconductor surface provided with the mesa mountains becomes Vaporized all over with a metal layer. This metal layer can optionally consist of several sub-layers. A layer of titanium-palladium-silver is particularly suitable. In one embodiment, the titanium layer is 0.15 µm, the palladium layer 0.03 µm and the silver layer 6 µm thick.
Schließlich wird der gemäß Figur 3 noch auf der Halbleiteroberfläche verbliebene Photolack zwischen den Mesabergen zusammen mit dem darauf befindlichen Metallbelag wieder entfernt. Der Ablöseprozeß muß mit geeigneten Lösungsmitteln durchgeführt werden. Besonders bewährt hat sich ein Mehrstufenverfahren. Hierbei wird die Halbleiteranordnung zunächst in ein Kaltentlackungsmittel für Einbrennlacke während einer Zeitdauer von ca. 15 Minuten eingetaucht.Finally, according to FIG. 3, it is still on the semiconductor surface remaining photoresist between the mesa mountains together with the one on top Metal covering removed again. The stripping process must be carried out with suitable solvents be performed. A multi-stage process has proven particularly useful. Here the semiconductor device is first immersed in a cold paint stripping agent for stoving enamels immersed for a period of about 15 minutes.
Ein geeigneten Kaltentlackungsmittel ist beispielsweise das im Handel unter der Bezeichnung "Controx 610" erhältliche Lösungsmittel. Sodann wird die Halbleiteranordnung während einer Zeit von ca. 5 Minuten in Dichlormethan eingebracht.A suitable cold paint stripping agent is, for example, commercially available Solvents available under the name "Controx 610". Then the semiconductor device introduced into dichloromethane for a period of about 5 minutes.
Es folgt eine weitere Behandlung in Trichloräthylen während einer Zeit von ca. 5 Minuten. Schließlich wird die Halbleiter anordnung noch während einer Zeitdauer von ca. 5 Minuten in Methanol behandelt.This is followed by a further treatment in trichlorethylene during one Time of approx. 5 minutes. Finally, the semiconductor arrangement is still during a Treated for about 5 minutes in methanol.
Nach diesem Mehrstufenprozeß für den Ablackvorgang liegt eine Halbleiteranordnung gemäß Figur 4 vor. Nur noch auf den Stirnseiten der Mesaberge ist eine Metallschicht 5 aus Titan Palladium, Silber vorhanden. Die Halbleiterscheibe gemäß der Figur 4 wird schließlich noch in Einzelbauelemente zerteilt, dachdem die freiliegenden Halbleiteroberflächen bereiche noch mit Siliziumdioxyd bzw. mit einem Passivierungsglas bedeckt wurden. Ein Einzelbauelement das eine Zenerdiode bildet ist in der Figur 5 dargestellt.After this multi-stage process for the deslagging process, there is a semiconductor device according to Figure 4 before. There is only a layer of metal on the face of the Mesa Mountains 5 made of titanium palladium, silver available. The semiconductor wafer according to FIG. 4 is finally divided into individual components, covering the exposed semiconductor surfaces areas were still covered with silicon dioxide or with a passivation glass. An individual component that forms a Zener diode is shown in FIG.
Die Zenerdiode ist mit dem Rückseitenkontakt 9 versehen, der beispielsweise gleichfalls aus Titan-Palladium-Silber besteht. Die Halbleiteroberfläche des Grundkörpers 1 wurde dagegen auf der mit den Mesabergen versehenen Oberflächenseite mit einer Schicht 7 aus Siliziumdioxyd bedeckt. Diese Siliziumdioxydschicht 7 wurde außerdem noch mit einem Passivierungsglas 8 beschichtet, das sich auch auf die Seitenflanken der Mesaberge bis zum Metallkontakt 5 erstreckt. Das Halbleiterbauelement gemäß der Figur 5 besteht vorzugsweise aus einkristallinem Silizium; der Mesaberg 2 wurde durch lokale epitaktische Beschichtung mit einkristallinem Silizium erzeugt.The Zener diode is provided with the rear contact 9, for example also consists of titanium-palladium-silver. The semiconductor surface of the base body 1, on the other hand, was provided with a Layer 7 of silicon dioxide covered. This silicon dioxide layer 7 was also still coated with a passivation glass 8, which is also on the side flanks the mesa mountain extends to the metal contact 5. The semiconductor component according to of Figure 5 is preferably made of monocrystalline silicon; the Mesaberg 2 became produced by local epitaxial coating with single crystal silicon.
LeerseiteBlank page
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813138362 DE3138362A1 (en) | 1981-09-26 | 1981-09-26 | Process for applying metal contacts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813138362 DE3138362A1 (en) | 1981-09-26 | 1981-09-26 | Process for applying metal contacts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3138362A1 true DE3138362A1 (en) | 1983-04-14 |
| DE3138362C2 DE3138362C2 (en) | 1987-06-04 |
Family
ID=6142688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813138362 Granted DE3138362A1 (en) | 1981-09-26 | 1981-09-26 | Process for applying metal contacts |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3138362A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3828379A1 (en) * | 1988-08-20 | 1990-03-01 | Licentia Gmbh | Method for producing small openings in thin films |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1521287B (en) * | Hitachi Ltd., Tokio | Method for contacting semiconductor substrates by vapor deposition of metal using a photosensitive layer as a mask | ||
| GB985280A (en) * | 1961-10-03 | 1965-03-03 | Hughes Aircraft Co | Method of forming a metallic electrical contact to a preselected area of a semiconductor surface |
| DE1514800A1 (en) * | 1965-03-12 | 1969-06-26 | Telefunken Patent | Method for contacting semiconductor arrangements |
| FR2337424A1 (en) * | 1975-12-31 | 1977-07-29 | Thomson Csf | Mesa PIN diode pair for microstrip circuits - is of head:to:foot type made in rows from circular n an p wafers |
-
1981
- 1981-09-26 DE DE19813138362 patent/DE3138362A1/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1521287B (en) * | Hitachi Ltd., Tokio | Method for contacting semiconductor substrates by vapor deposition of metal using a photosensitive layer as a mask | ||
| GB985280A (en) * | 1961-10-03 | 1965-03-03 | Hughes Aircraft Co | Method of forming a metallic electrical contact to a preselected area of a semiconductor surface |
| DE1514800A1 (en) * | 1965-03-12 | 1969-06-26 | Telefunken Patent | Method for contacting semiconductor arrangements |
| FR2337424A1 (en) * | 1975-12-31 | 1977-07-29 | Thomson Csf | Mesa PIN diode pair for microstrip circuits - is of head:to:foot type made in rows from circular n an p wafers |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3828379A1 (en) * | 1988-08-20 | 1990-03-01 | Licentia Gmbh | Method for producing small openings in thin films |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3138362C2 (en) | 1987-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1057672B (en) | Process for producing inserted circuits | |
| DE2408617A1 (en) | METHOD AND DEVICE FOR CONTINUOUS AND PARTIAL COATING OF A METAL STRIP | |
| DE1954499A1 (en) | Process for the production of semiconductor circuits with interconnects | |
| DE3138362A1 (en) | Process for applying metal contacts | |
| DE3608410A1 (en) | Production of fine structures for semiconductor contacts | |
| EP0168706B1 (en) | Process for forming titane structures with precise dimensions | |
| DE1564770C3 (en) | Process for the simultaneous production of a plurality of semiconductor devices | |
| DE2012110A1 (en) | Method for producing a multilayer metallization on electrical components | |
| DE1919158A1 (en) | Process for etching Ag-Sn-Pb alloys | |
| DE1546014A1 (en) | Process for etching metal layers with different compositions along the length of the layer thickness | |
| DE1922652B2 (en) | PROCESS FOR PRODUCING SOLDER CONNECTIONS | |
| DE2014104A1 (en) | Process for the production of printed circuit boards | |
| DE1071846B (en) | ||
| DE1947026A1 (en) | Method for manufacturing a semiconductor component | |
| DE60222434T2 (en) | METHOD FOR PRODUCING AN ALLOY LAYER ON THE CONTACT SURFACE OF A HEAT EXCHANGER FOR AN INTEGRATED CIRCUIT | |
| DE102021208693A1 (en) | Method and device for manufacturing a workpiece | |
| DE1923079A1 (en) | Method for depositing a substance on a selected part of the surface of a substrate | |
| DE1210294B (en) | Process for anodic oxidation of parts of thin layers of valve metal | |
| DE2021798C3 (en) | Process for the production of a profiled pn-junction in a silicon wafer | |
| DE1464296C (en) | Method for etching a semiconductor component | |
| DE2703738A1 (en) | Structural etching of semiconductor - using brief treatment in tetra:fluoromethane plasma before etching, increasing adhesion of photoresist mask | |
| DE1958807C3 (en) | Method for manufacturing a semiconductor device | |
| DE1197723B (en) | Process for the production of masks for the mass production of semiconductor components | |
| DE2614059A1 (en) | Copper-coated printed circuit board prodn. - uses thick tin or tin-lead coating produced by hot tinning on areas to be drilled or punched | |
| DE2021798B2 (en) | PROCESS FOR PRODUCING A PROFILED PN TRANSITION IN A SILICON PLATE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
| 8120 | Willingness to grant licences paragraph 23 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
| 8339 | Ceased/non-payment of the annual fee |