DE3137870C2

DE3137870C2 - Device for clock supply to a central processor

Info

Publication number: DE3137870C2
Application number: DE19813137870
Authority: DE
Inventors: Klaus Ing.(grad.) 8134 Pöcking Ellwanger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-09-23
Filing date: 1981-09-23
Publication date: 1985-01-10
Also published as: DE3137870A1

Abstract

Die Erfindung bezieht sich auf eine Einrichtung zur Taktversorgung eines Zentralprozessors einer Datenverarbeitungsanlage, bei der der Zentralprozessor in mehrere mechanisch selbständige Baueinheiten aufgeteilt ist. Auf jeder Baueinheit sind ein oder zwei Taktunterverteiler angeordnet, in denen die aus einem zentralen Taktgenerator stammenden Taktimpulse nach Maßgabe von Bedingungs- und/oder Bremssignalen auf die einzelnen Taktverbraucher durchgeschaltet oder gesperrt werden. Gegenüber den Erfordernissen bei einer zentralen Taktsteuerung können die zeitkritischen Bremssignale nunmehr um die Taktlaufzeit zwischen dem Taktgenerator und den Taktunterverteilern später vorliegen. Das kommt auch der Verarbeitungsgeschwindigkeit der Datenverarbeitungsanlage zugute.The invention relates to a device for clock supply to a central processor of a data processing system, in which the central processor is divided into several mechanically independent structural units. One or two clock sub-distributors are arranged on each structural unit, in which the clock pulses originating from a central clock generator are switched through or blocked to the individual clock consumers in accordance with condition and / or brake signals. Compared to the requirements of a central clock control, the time-critical brake signals can now be available later by the clock runtime between the clock generator and the clock sub-distributors. This also benefits the processing speed of the data processing system.

Description

impulse werden damit in die unmittelbare Nähe der eigentlichen Taktverbraucher verlegt.impulses are thus in the immediate vicinity of the actual clock consumer relocated.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnung näher beschrieben. Es zeigt darinIn the following the invention is illustrated by means of exemplary embodiments described in more detail with the aid of the drawing. It shows in it

Fig. 1 das Schema der Taktverteilung ausgehend vom Taktgenerator,1 shows the scheme of the clock distribution based on the clock generator,

Fig.2 ein Impulsdiagramm zur zeitlichen Folge der Taktimpulse,2 shows a pulse diagram for the time sequence of the Clock pulses,

F i g. 3 ein Blockschaltbild des Taktunterverteilers.F i g. 3 is a block diagram of the clock sub-distributor.

Fig.4 eine Schaltungsanordnung zur Einphasung von Bremssignalen,4 shows a circuit arrangement for phasing of brake signals,

Fig.5 und 6 eine erste bzw. zweite Anordnung zur Steuerung von Taktimpulsen durch Bedingungnsignale und durch die eingephasten Bremssignale.5 and 6 a first and second arrangement for Control of clock pulses by condition signals and by the phased-in brake signals.

In der nachstehenden Beschreibung wird davon ausgegangen, daß der Zentralprozessor funktionell in einen Befehlsaufbereitungsprozessor PLU und in einen Befehlsausführungsprozessor EXU aufgeteilt ist Die Bauelemente der Prozessoren sind auf Flachbaugruppen untergebracht, dis zu Wartungszwecken vorzugsweise steckbar ausgebildet sind. Für jeweiis eine bestimmte Anzahl von Flachbaugruppen ist eine sogenannte Rückwandverdrahtungsplatte vorgesehen, auf dec die Gegensteckelemente für die Fiachbaugruppen angeordnet sind und die mindestens teilweise die notwendigen elektrischen Verbindungen zwischen den Flachbaugruppen enthält In einer bestimmten Ausführungsform bilden die auf einer ersten Rückwandverdrahtungsplatte zusammengefaßten Flachbaugruppen den Befehlsausführungsprozessor EXU, während auf einer zweiten Rückwand-Verdrahtungsplatte der Befehlsaufbereitungsprozessor PLUund ein Pufferspeicher aufgebaut sind. Es ist klar, daß auch zwischen den Rückwandverdrahtungsplatten eine Vielzahl von Verbindungen, darunter auch Taktleitungen existieren.In the following description it is assumed that the central processor is functionally divided into an instruction processing processor PLU and an instruction execution processor EXU. The components of the processors are accommodated on printed circuit boards, which are preferably pluggable for maintenance purposes. For a certain number of flat modules a so-called backplane is provided on which the mating plug-in elements for the flat modules are arranged and which at least partially contains the necessary electrical connections between the flat modules. while the command preparation processor PLU and a buffer memory are built up on a second backplane wiring board. It is clear that a large number of connections, including clock lines, also exist between the backplane wiring boards.

Es ist darauf hinzuweisen, daß weder der dargelegte konstruktive Aufbau des Zentralprozessors noch seine Aufteilung in einen Befehlsaufbereitungsprozessor PLU und einen Befehlsausführungsprozessor EXU notwendige Voraussetzungen für die Anwendung der Erfindung bilden.It should be pointed out that neither the structural design of the central processor set forth nor its division into an instruction preparation processor PLU and an instruction execution processor EXU constitute necessary prerequisites for the application of the invention.

Die F i g. 1 zeigt das Schema der Taktverteilung. Ein zentraler Taktgenerator TPC speist über nicht dargestellte Verstärker die Taktimpulse auf eine Vielzahl von Taktverbindungen L 1 bis Ln ein. Tatsächlich besteht jede Verbindung aus vier physikalischen Leitungen. Der Taktgenerator TPG möge in der Baueinheit des Befehlsaufbereitungsprozessors PLUangeordnet sein. Für einen zum Befehlsausfiihrungsprozessor EXU gehörigen Taktverbraucher TVl durchlaufen die Taktimpulse also Teile der beiden Rückwandverdrahtungsplatten, die Verbindungen zwischen den beiden Platten, den jeder Flachbaugruppe zugeordneten Taktunterverteiler HTPDIi und die Verbindungen zwischen diesen und den einzelnen taktgesteuerten Bausteinen. Ein weiterer Taktverbraucher TVn erhält die Taktimpulse über die Verbindungen Ln in der Rückwandverdrahtungsplatte des Befehlsaufbereitungsprozessors PLU und über den betreffenden Taktunterverteiler HTPDIn. Den Takteingängen der Taktunterverteiler HTPDl sind Verstärker Wl bzw. VVn vorgeschaltet, da als Belastung der Taktleitungen nur eine Lasteinheit zulässig ist und die Eingänge der Taktunterverteiler HTPDI jeweils mehrere Lasteinheiten bilden.The F i g. 1 shows the scheme of the clock distribution. A central clock generator TPC feeds the clock pulses to a large number of clock connections L 1 to Ln via amplifiers (not shown). In fact, each connection consists of four physical lines. The clock generator TPG may be arranged in the structural unit of the command preparation processor PLU . For a clock consumer TV1 belonging to the command execution processor EXU, the clock pulses pass through parts of the two backplane wiring boards, the connections between the two boards, the clock sub- distributor HTPDIi assigned to each flat module and the connections between these and the individual clock-controlled modules. Another clock consumer TVn receives the clock pulses via the connections Ln in the backplane wiring board of the command processing processor PLU and via the relevant clock sub-distributor HTPDIn. The clock inputs of the clock sub-distributors HTPDl are preceded by amplifiers Wl or VVn, since only one load unit is permitted as a load on the clock lines and the inputs of the clock sub- distributors HTPDI each form several load units.

Jede Flachbaugruppe, die Taktverbraucher enthält, verfügt über einen oder zwei als integrierte Bausteine ausgeführte Taktunterverteiler HTPDI auf festgelegten Einbauplätzen. Die längste Takdaiif/cit. die auf einer derTaktleiiungen zwischen den Ausgängen des l'aktgc nerators TPG und den Takteingängen eines Taktunterverteilers HTPDI zwangsläufig entsteht, dient als Standard. Alle anderen Taktleitungen werden durch die Bildung von Umwegleitungen, gegebenenfalls auch durch den Einsatz von zusätzlichen Laufzeitgliedern wie DEL 1 und DELn (Fig. 1) so gut wie möglich auf die gleiche Signallaufzeit abgeglichen. Diese standardisierteEach flat module that contains clock consumers has one or two clock sub-distributors HTPDI designed as integrated modules at fixed installation locations. The longest Takdaiif / cit. which inevitably arises on one of the clock lines between the outputs of the clock generator TPG and the clock inputs of a clock sub- distributor HTPDI , serves as the standard. All other clock lines are adjusted to the same signal propagation time as well as possible by forming detour lines, possibly also by using additional delay elements such as DEL 1 and DELn (FIG. 1). This standardized

ίο Signallaufzeit wird als Taktvorhalt bezeichnet. In F i g. 1 ist der Weg, den die Takt'impulse zwischen den Ausgängen des Taktgenerators TPG und den Eingängen des Taktunterverteilers HTPDI \ einschließlich der durch das Laufzeitglied OfL 1 erzeugten »Leitungsverlängerung« zu durchlaufen haben, symbolisch durch den Taktvorhalt TVOR markiert.ίο The signal propagation time is referred to as the clock rate. In Fig. 1, the path that the clock pulses have to traverse between the outputs of the clock generator TPG and the inputs of the clock sub- distributor HTPDI including the "line extension" generated by the delay element OfL 1 is symbolically marked by the clock rate TVOR .

In Fig.2 ist der zeitliche Ablauf der Taktimpulse TPV bis TP4" an den Ausgängen des Taktgenerators TPG und der an den Eingängen der Taktunterverteiler HTPDI später eingehenden, aber sonst unveränderten Taktimpufse TP1 bis TPA dargeste!¹'. Der Zeitversatz ist durch die Summe aus LeitungslaeVzeit und Laufzeit durch den Taktunterverteiler HTPDI, ii. h. durch den Taktvorhalt TVOR bestimmt.In Figure 2, the timing of the clock pulses TPV to TP 4 "at the outputs of the clock generator TPG and the later incoming but otherwise unchanged clock pulses TP 1 to TPA ! ¹ " at the inputs of the clock sub-distributors Sum of line latency and transit time through the clock sub- distributor HTPDI, i.e. determined by the clock rate TVOR.

Bei einer bestimmten Ausführung ergeben sith beispielsweise folgende Zeiten:For example, in one implementation, sith would yield the following times:

Taktimpulsdauer 13 ns, Impulsperiode entsprechend einem Maschinenzyklus 52 ns,Taktvorhalt 18 ns.Clock pulse duration 13 ns, pulse period corresponding to one machine cycle 52 ns, clock lead 18 ns.

Die Anordnung der steuerbaren Taktunterverteiler HTPDIiMi den Flachbaugruppen und damit in nächster Nähe der Taktverbraucher hat den Vorteil, daß die hauptsächlich aufgrund einer laufenden Elementaroperation gebildeten und damit relativ spät entstehenden Bremssignale meistens noch den den Start der folgenden Elementaroperation auslösenden Taktimpuls TP1 sperren können. Zur Sperrung des entsprechenden Taktimpulses TPV durch dem Taktgenerator TPG direkt zugeordnete Steuermittel müßte hingegen das betreffende Bremssignal um den Taktvorhai;. TVOR früher vorliegen.The arrangement of the controllable clock sub- distributors HTPDIiMi the flat modules and thus in the immediate vicinity of the clock consumers has the advantage that the braking signals, which are mainly generated due to a running elementary operation and thus relatively late, can usually block the clock pulse TP 1 that triggers the start of the following elementary operation. To block the corresponding clock pulse TPV by the control means directly assigned to the clock generator TPG , however, the brake signal in question would have to be around the clock advance. TVOR available earlier.

Trotz des erheblichen Zeitgewinns kann es vorkommen, daß bestimmte Bremssignale nicht mehr rechtzeitig eintreffen, um den Taktimpuls TP 1 der nachfolgenden Elementaroperation zu sperren. Hier handelt es sich beispielsweise um Bremssignale, die erst in der letzten Phase der vorausgehenden Elementaroperation gebildet werden. Es muß dann dafür gesorgt werden, daß durch den Taktimpuls TP1 der nächsten Elementaroperation noch keine irreversiblen Änderungen wie das Weiterzählen eines Zählers oder das Überschreiben eines Registerinhalts entstehen.Despite the considerable gain in time, it can happen that certain brake signals no longer arrive in time to block the clock pulse TP 1 of the subsequent elementary operation. These are, for example, brake signals that are only generated in the last phase of the preceding elementary operation. It must then be ensured that the clock pulse TP 1 of the next elementary operation does not result in any irreversible changes such as the further counting of a counter or the overwriting of a register content.

Die F i g. 3 zeigt ein Blockschaltbild eines Taktuntervcrteilers HTPDl, wobei jeweils für gleichartige Einfanpsignale nur ein Eingang dargestellt ist. Es sind das der Eingang TP anstelle von vier Eingängen für die Taktimpulse 7"Pl bis TP4, die im folgenden als Grundtakte bezeichnet werden, der Eingang BR für die Bremssignale, der Eingang CS für die Bedingungssignale und der Eingang ET für sogenannte externe Taktimpulse,The F i g. 3 shows a block diagram of a clock subdivider HTPD1, only one input being shown for each single input signal of the same type. These are the input TP instead of four inputs for the clock pulses 7 "Pl to TP4, which are referred to below as basic clocks, the input BR for the brake signals, the input CS for the condition signals and the input ET for so-called external clock pulses,

to die nicht dem Grundtakt angehören. Ein weiterer Eingang SEL dient zur Eingabe eines gleichnamigen Steuersignals SEL, das die interne Umschaltung der Kombinationen aus Bremssignalen, Bedingungäsignalen und Taktimpulsen ermöglicht. An dem beispielsweise dreizehn physikalische Ausgänge umfassenden symbolischen Ausgang TCsind die auf verschiedene Weise mit den Bedingungs- und Bremssignalen verknüpften Grundtakte und externen Takte verfügbar.to which do not belong to the basic clock. Another input SEL is used to enter a control signal SEL of the same name, which enables the internal switching of the combinations of brake signals, condition signals and clock pulses. The basic clocks and external clocks linked in various ways with the condition and brake signals are available at the symbolic output TC comprising, for example, thirteen physical outputs.

Neben dem Inverter /zur Ableitung des invertierten Steuersignals SEL-L aus dem Steuersignal SEL-H sind alle Funktionsblöcke entsprechend der Umschaltemöglichkeit doppelt vorhanden. Es handelt sich dabei um die Synchronisiereinrichtungen fNHTA und INHTB zur Synchronisierung der Bremssignale BR mit den Taktimpulsen TPA oder TP 1 des Grundtaktes und um Einrichtungen TKOMA und TKOMB zur logischen Verknüpfung von Grundtakten und externen Takten mit den Bedingungs- und Bremssignalen.In addition to the inverter / for deriving the inverted control signal SEL-L from the control signal SEL-H , all function blocks are available twice, depending on the switchover option. These are the synchronization devices fNHTA and INHTB for synchronizing the brake signals BR with the clock pulses TPA or TP 1 of the basic cycle and devices TKOMA and TKOMB for the logical combination of basic cycles and external cycles with the condition and brake signals.

In den Fig.4 bis 6 sind Einzelheiten des Taktunterverteilers HTPDl dargestellt. Das gezeigte Ausführungsbeispiel greift nur eine aus sehr vielen Möglichkeiten zur Beeinflussung von Taktimpulsen durch Bedingungssignale und Bremssignale heraus. Wesentlich ist dabei, daß sowohl durch die Ausführung der elektrischen Schaltung als auch durch eine entsprechende Integration sichergestellt ist, daß die internen Laufzeiten der einzelnen Taktimpulse des Grundtaktes allenfalls geringfügig voneinander abweichen.In Figures 4 to 6 details of the clock sub- distributor HTPDl are shown. The exemplary embodiment shown picks out only one of a very large number of possibilities for influencing clock pulses with condition signals and brake signals. What is essential here is that both the implementation of the electrical circuit and a corresponding integration ensure that the internal running times of the individual clock pulses of the basic clock only deviate slightly from one another.

Die F i g. 4 zeigt die Synchronisiereinrichtung INHTA nach F i g. 3 im einzelnen. Die Bremssignale BR 1 bis BRS einer ersten Gruppe werden durch ein erstes ODER-Glied OR 1 zusammengefaßt. An einem weiteren Eingang des ODER-Gliedes OR 1 liegt das schon erwähnte Steuersignal SEL-L an. Mit dem Ausgang des ODER-Gliedes OR 1 ist ein Dateneingang einer durch den Taktimpuls TPA gesteuerten Kippstufe INHTXA verbunden. Analog hierzu werden die Bremssignale BR6 bis BR 11 über ein zweites ODER-Glied OR 2 auf einen Dateneingang einer durch den Taktimpuls TPi gesteuerten Kippstufe INHT2A durchgeschaltet. Das Steuersignal SELL liegt auch am ODER-Glied OR2 an.The F i g. 4 shows the synchronization device INHTA according to FIG. 3 in detail. The brake signals BR 1 to BRS of a first group are combined by a first OR element OR 1. The already mentioned control signal SEL-L is present at a further input of the OR element OR 1. A data input of a trigger stage INHTXA controlled by the clock pulse TPA is connected to the output of the OR element OR 1. Analogously to this, the brake signals BR6 to BR 11 are switched through via a second OR element OR 2 to a data input of a flip-flop INHT2A controlled by the clock pulse TPi . The control signal SELL is also applied to the OR gate OR2 .

Zunächst wird unterstellt, daß das Steuersignal SEL-L den binären Wert 0 führt. Nimm nun mindestens eines der Bremssignale BR 1 bis BR 5 der ersten Gruppe spätestens bis kurz vor dem Ende des Taktimpulses TP4 den binären Wert 1 an, dann wird die Kippstufe INHT\A gesetzt. Das Ausgangssignal INHTXA-L am invertierenden Ausgang wird 0. Wegen der Verbindung des »Wahrw-Ausgangs der ersten Stufe INHTXA mit dem zweiten Dateneingang der zweiten Kippstufe INHT2A wird diese durch 'en nächsten Taktimpuls TPX ebenfalls gesetzt und bildet das Ausgangssignal INHT2A-L = 0. Wird dagegen ein Bremssignal BR6 bis BR Xi der zweiten Gruppe wirksam, dann wird mit dem Taktimpuls TPX nur die zweite Kippstufe INHT2A gesetzt.First of all, it is assumed that the control signal SEL-L has the binary value 0. If now at least one of the brake signals BR 1 to BR 5 of the first group takes on the binary value 1 until shortly before the end of the clock pulse TP4 at the latest, then the flip-flop INHT \ A is set. The output signal INHTXA-L at the inverting output becomes 0. Because of the connection of the »true output of the first stage INHTXA to the second data input of the second flip-flop INHT2A , this is also set by the next clock pulse TPX and forms the output signal INHT2A-L = 0 If, on the other hand, a brake signal BR6 to BR Xi of the second group becomes effective, then only the second flip-flop INHT2A is set with the clock pulse TPX.

Durch die Signale INHTXA-L = 0 bzw. INHT2A-L = 0 werden der erste Taktimpuls TPi bzw. der zweite Taktimpuls TP 2 eines Maschinenzyklus gesperrt Da aber die Forderung besteht, daß eine mit den Taktimpulsen TPX oder TP 2 beginnende Sperrung jedenfalls für den Rest des betreffenden Maschinenzyklus wirksam bleibt, ist noch eine dritte Kippstufe INHT3AA vorgesehen, in die der Setzzustand der zweiten Kippstufe mit dem Taktimpuls TP2 übernommen wird.By the signals INHTXA-L = 0 or INHT2A-L = 0, the first clock pulse TPi and the second clock pulse TP 2 of a machine cycle locked However, since there is the requirement that a beginning with the clock pulses TPX or TP 2 blocking at least for the Rest of the relevant machine cycle remains effective, a third INHT3AA flip-flop is also provided, in which the set state of the second flip-flop is adopted with the clock pulse TP2 .

Um sicherzustellen, daß sich die Sperrung eines weiteren Maschinenzyklus lückenlos an die Sperrung des vorhergehenden Maschinenzyklus anschließt, wenn die auslösenden Bremssignale noch andauern, werden die Bremssignale BR 6 bis BR X1 der zweiten Gruppe über ein ODER-Glied OR 3 auf einen zweiten Dateneingang der ersten Kippstufe INHTiA durchgeschalteLIn order to ensure that the blocking of a further machine cycle follows the blocking of the previous machine cycle without gaps if the triggering brake signals are still ongoing, the brake signals BR 6 to BR X 1 of the second group are sent via an OR gate OR 3 to a second data input of the first INHTiA flip-flop

Die Kippstufe INHTXA bleibt in diesem Fall gesetzt. Dagegen wird durch die Verbindung des invertierenden Ausgangs der dritten Kippstufe INHTMA mit einem The INHTXA flip-flop remains set in this case. On the other hand, by connecting the inverting output of the third flip-flop INHTMA to a Sperreingang des ODER-Gliedes OR3 die Durchschallung verhindert, wenn der letzte Maschinenzyklus normal abgelaufen war.Blocking input of the OR element OR3 prevents sound transmission if the last machine cycle ran normally.

Ein Steuersignal SEL-L ·» 1 setzt sich über die 5 ODER-Glieder OR \ und OR 2 sowie über das zusätzlich eingefügte ODER-Glied OR 4 durch und setzt mit den entsprechenden Eingabetakten alle Kippstufen INHTiA bis INHT34A. Damit werden alle angeschlossenen Netzwerke in den Sperrzustand versetzt, wie ausA control signal SEL-L · »1 asserts itself through the 5 OR elements OR \ and OR 2 as well as the additionally inserted OR element OR 4 and sets all flip-flops INHTiA to INHT34A with the corresponding input clocks. This puts all connected networks in the lock state, like off

to F i g. 5 und 6 noch zu sehen sein wird.to F i g. 5 and 6 will still be visible.

Die Synchronisiereinrichtung INHTB kann genauso aufgebaut sein wie die anhand der Fig.4 beschriebene Synchronisiereinrichtung INHTA. Ein einziger Unterschied besteht lediglich darin, daß anstelle des Steuersi-The synchronization device INHTB can be constructed in exactly the same way as the synchronization device INHTA described with reference to FIG. The only difference is that instead of the tax gnals SEL-L das Steuersignal SEL-H verwendet wird. Indessen kann natürlich auch die Zuordnung der Bremssignale zu den beiden Gruppen entsprechend den jeweils vorliegenden Gegebenheiten abweichend gewählt werden.gnals SEL-L the control signal SEL-H is used. However, the assignment of the brake signals to the two groups can of course also be selected differently in accordance with the respective circumstances.

Die F i g. 5 zeigt ein erstes Beispiel für ein aus UND/ NOR-Gliedern UNXA bis UNSA bestehendes Netzwerk für die durch Bedingungssignale und die eingephasten Bremssignale gesteuerte Durchschaltung von Taktimpulsen des Grundtaktes und von externen Takten.The F i g. 5 shows a first example of a network consisting of AND / NOR gates UNXA to UNSA for the switching through of clock pulses of the basic clock and of external clocks controlled by condition signals and the phased-in brake signals.

Bezüglich der Einzelheiten wird auf die in F i g. 5 eingezeichneten Verbindungen und die Beschriftung der Eingänge und Ausgänge verwiesen. Hierbei bedeuten TP1 bis TP 4 wie bisher die Taktimpulse des Grundtaktes, TRP und SVP externe Takte und INHTXA-L bisWith regard to the details, reference is made to the FIG. 5 and the labeling of the inputs and outputs. As before, TP 1 to TP 4 mean the clock pulses of the basic clock, TRP and SVP external clocks and INHTXA-L bis INHT3AA-L die eingephasten (und invertierten) Bremssignale. INHT3AA-L the phased (and inverted) brake signals.

Dazu kommt noch das Steuersignal SEL-H. Alle nicht bezeichneten Eingänge sind für Bedingungssignale vorgesehen. Die Angabe TP3, TPA besagt, daß an denIn addition there is the control signal SEL-H. All inputs that are not marked are intended for condition signals. The indication TP3, TPA means that at the

entsprechenden Eingängen bedarfsweise die Taktimpulse TP3 oder TPA angelegt werden können.corresponding inputs, if necessary, the clock pulses TP3 or TPA can be applied.

Die Ausgänge für die invertierten Taktimpulse TCA bis TCi sind zusätzlich numeriert. Beispielsweise ist noch auf den Ausgang TCI hinzuweisen, auf den dieThe outputs for the inverted clock pulses TCA to TCi are also numbered. For example, the TCI output to which the Taktimpulse TP2 und TP3 oder TPA abhängig von Bremssignalen, jedoch unbeeinflußt von irgendwelchen Bedingungssignalen durchgeschaltet werden. Clock pulses TP2 and TP3 or TPA are switched through depending on brake signals, but unaffected by any condition signals.

Das Steuersignal SEL-H steuert die Durchschaltung der externen Takte TRP und SVP, die von den eingeThe control signal SEL-H controls the connection of the external clocks TRP and SVP, which are turned on by the phasten Bremssignalen INHTiA-L nicht erfaßt wer den.phasten INHTiA -L brake signals are not recorded.

Das in Fig.6 dargestellte Ausführungsbeispiel entspricht im Prinzip dem Ausführungsbeispiel nach F i g. 5. Es realisier! jedoch andere Kombinationen ausThe embodiment shown in Figure 6 corresponds in principle to the embodiment F i g. 5. Realize it! however other combinations

den Taktimpulsen TPi bis TPA des Grundtaktes, dem externen Takt TRP, einer Anzahl von Bedinguprssignalen und den eingephasten Bremssignalen INHTXB-L bis [NHT34B-L Bezüglich der einzelnen Kombinationen wird wieder auf die dargestellten Verbindungen und diethe clock pulses TPi to TPA of the basic clock, the external clock TRP, a number of Bedinguprssignalen and the phased brake signals INHTXB-L to [NHT34B-L With regard to the individual combinations, the connections shown and the

Beschriftung der Eingänge und Ausgänge verwiesen.Labeling of the inputs and outputs referenced.

Alle nach Fig.6 direkt miteinander verbundenen Ausgänge, sowie die gleich bezeichneten und numerierten Ausgänge bei den Ausführungsbeispielen nach F i g. 5 und 6 sind über nicht dargestellte ODER-GliederAll connected directly to one another according to Figure 6 Outputs, as well as the identically designated and numbered outputs in the exemplary embodiments according to F i g. 5 and 6 are via OR gates, not shown zusammengefaßt.summarized.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims

Patent claims:

1. Device for clock supply of a central processor of a data processing system, whose Subcircuits are spatially distributed over several assemblies, with a central clock generator for Generation of a clock with several periodically repeating clock phases, which over on the same Signal delay matched clock lines are fed to the assemblies, with arrangements controlled by condition signals and / or brake signals for switching through or blocking clock pulses, characterized in that

a) that at least one clock sub-distributor (HTPDI) is arranged on each module for switching through bziy which can be controlled by the condition signals (CS) and / or brake signals (BR). Blocking of clock pulses and

b) that the clock sub-distributor (HTPDI) also contains devices for phasing in brake signals (BR) with clock pulses (TPA, TP I) of a first or second clock phase, so that the blocking of the clock pulses with the first or second clock pulse (TP \ or TP2) of a clock period begins and lasts for the remainder of the clock period, with correspondingly long brake signals (BR), possibly further full clock periods.

2. Device according to claim 1, characterized in that the Taktuntt. distributor (HTPDI) supplies a plurality of output clock pulses (TC) , which arise from different combinations of condition and brake signals (CS, BR) on the one hand and the input clock pulses on the other hand, and that the clock sub-distributor (HTPDI) provides a switching device that can be controlled by a control signal (SEL) Includes switching between a first and a second group of combinations.

3. Device according to one of claims 1 or 2, characterized in that the Taktunterverleiler (HTPDI) is formed ah integrated module.

The invention relates to a device for clock supply to a central processor of a data processing system according to the preamble of claim 1.

Central processors of high-performance data processing systems provide more or less spatially extended structures, albeit with the increasing degree of integration of the integrated building blocks the packing density also grew steadily. Because at the same time the signal delays in the processing elements were reduced quite considerably, which allows an increased processing speed, gain the signal transit times on the connecting lines between the individual subcircuits of a large central processor is becoming increasingly important. This also applies in particular to the Taktiinpulse that are generated in a central clock generator, via mostly star-shaped clock lines to the reach individual clock consumers and control the sequence of the pending micro-operations there. To the Execution of a micro-operation, several individual pulses are generally required over separate Clock lines are transmitted. Their number depends on the design of the data processing system.

In the following, four clock phases, ie four clock pulses per period, are assumed. A so-called machine cycle , the duration of which corresponds to the duration of one period, begins with a clock pulse TPi and ends with a clock pulse ΓΡ4. Every micrc operation

ίο runs within such a machine cycle.

Clock pulses that correspond to one another should be used by the clock consumers despite different distances arrive at the same time as possible from the central clock generator. Through the publication IBM Technical Dis-

n closure bulletin, vol. 18, no. 6, Nov. 1975, pages 1912 and 1913, it is known, for this purpose, to adapt the cycle time to spatially close clock consumers with the help of detour lines or special delay elements to the cycle time to the most distant clock consumers.

From GB-PS 15 31 894 programmable delay devices are also known that for delaying clock pulses as a function of control signals from a receiving clock pulse Serving processing unit.

Depending on the type of micro-operation to be performed, also · ?, the operation code of the micro-instructions Signals derived with which the individual through-connection of clock pulses to the individual Clock consumers is controlled. These signals are referred to below as condition signals.

Another group of signals, called brake signals in the following, suppresses all clock pulses during one or more successive clock periods and thus delays the Performing a micro-operation. The aim here is to look at the various causes for the formation of such brake signals not be discussed in more detail. The brake signals generally come from sub-components of the central processor.

The means to that of the BecÜJigungs- and Bremssignalcn Controlled switching through or blocking of clock pulses are mainly in the central Clock generator or arranged in its vicinity. This means that the brake signals that enable the Control clock pulses for one or more specific clock consumers, even before the clock pulses are formed in the clock generator or shortly thereafter. The brake signals have an effect on the clock consumers but only after a period of time that is predetermined by the cycle time. The consequence of this is one significant limitation in processing speed, which would otherwise be due to the short Switching times of the switching and storage elements could be higher.

The invention is based on the object of a device for supplying equipment to a data processing system in particular a central processor according to the preamble of claim 1 with in different cr Distance from a central clock to indicate spatially distributed assemblies with which a Reduction of the otherwise possible processing speed due to the delay due to the clock run time Effect of the condition and brake signals

b ^r > is prevented at the location of the individual consumer.

According to the invention this object is achieved by Features in the characterizing part of claim 1 solved. The means for controlling the clock