DE3107630C2

DE3107630C2 - Method and circuit arrangement for duplex data transmission over a two-wire line

Info

Publication number: DE3107630C2
Application number: DE19813107630
Authority: DE
Inventors: Heinrich Dr.-Ing. 8000 München Schenk
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-02-27
Filing date: 1981-02-27
Publication date: 1982-12-02
Also published as: DE3107630A1

Description

2020th

Die Erfindung bezieht sich auf ein Verfahren und auf eine Schaltungsanordnung zur Duplex-Datenübertragung über eine Zweidrahtleitung, wonach Bitgvupper. in aufeinanderfolgenden Modulationsabschnitten entsprechenden Phasendifferenzen zugeordnet sind und im Zuge einer Quadraturmodulation mit Hilfe einer oberen Trägerfrequenz bzw. unteren Trägerfrequenz für jede Übertragungseinrichtung je ein moduliertes oberes Datensignal bzw. unteres Datensignal erzeugt, über die Zweidrahtleitung übertragen und demoduliert wird. Die x Quadraturmodulation wird gelegentlich auch als Quadraturamplitudenmodulation bezeichnet.The invention relates to a method and a circuit arrangement for duplex data transmission over a two-wire line, according to which Bitgvupper. corresponding phase differences are assigned in successive modulation sections and a modulated upper data signal or lower data signal is generated for each transmission device in the course of quadrature modulation with the aid of an upper carrier frequency or lower carrier frequency, which is transmitted and demodulated via the two-wire line. The x quadrature modulation is sometimes also referred to as quadrature amplitude modulation.

Eine Möglichkeit zur Duplex-Datenübertragung über eine Zweidrahtleitung, insbesondere über eine Fernsprechleitung, besteht in einer Aufteilung der zur Verfügung stehenden Bandbreite in einen oberen Frequenzbereich und in einen unteren Frequenzbereich. In einer Übertragungsrichtung werden die Daten dann mit Hilfe des oberen oder mit Hilfe des unteren Frequenzbereiches übertragen und in der anderen Übertragun_osrichtung werden die Daten mit Hilfe des jeweils verbleibenden Frequenzbereiches übertragen, vgl. »Datenübertragung-Datenfernverarbeitung-Teilband Il — Datenübertragungstechnik« 1971, R. v. Decker's Verlag, G. Schenk, Hamburg-Berlin, S. 189, « Bild 168D. Die an den Eingängen der Empfänger anliegenden Signale bestehen ni,;ht nur aus den Empfangs-Nutzsignalen, sondern auch aus Signalkomponenten, die vom eigenen Sender und von der Zweidrahtleitung verursacht wurden. Bei der Auswer- so tung der Empfangssig:iale müssen die störenden Signalkomponenten durch selektive Filterung unterdrückt weiden. Da in ungünstigen Fällen der Pegel der störenden Signalkomponenten um etwa 37 dB des Nutzsignal-Pegels liegen kann, können erhebliche Anforderungen an die beiden Empfangsbandpässe gestellt werden.One possibility for duplex data transmission over a two-wire line, in particular over a telephone line, consists in dividing the available bandwidth into an upper frequency range and a lower frequency range. In a transmission direction, the data is then transferred the upper or by using the lower frequency range and in the other Übertragun _o srichtung the data is transmitted using the respective remaining frequency range, see "Data transfer remote data processing sub-band Il -. Data transmission technology" in 1971, R. v. Decker's Verlag, G. Schenk, Hamburg-Berlin, p. 189, «Image 168D. The signals present at the inputs of the receivers consist only of the useful received signals, but also of signal components that were caused by the own transmitter and the two-wire line. When evaluating the reception signals, the disruptive signal components must be suppressed by selective filtering. Since, in unfavorable cases, the level of the interfering signal components can be around 37 dB of the useful signal level, considerable demands can be placed on the two reception bandpass filters.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung der eingangs genannten Gattung anzugeben, mit Hilfe der eine w Demodulation der übertragenen Datensignale wenigstens teilweise mit digitalen Mitteln und mit dem Ziel durchgeführt werden kann, den insgesamt zum Empfang der Datensignale erforderlichen Aufwand so gering wie nur möglich zu halten.The invention is based on the object of a method and a circuit arrangement from the opening paragraph Specify mentioned genus, with the help of a w demodulation of the transmitted data signals at least can be carried out partially with digital means and with the aim of receiving the total to keep the effort required for the data signals as low as possible.

Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale im Kennzeichen des Anspruchs 1 gelöst.The object on which the invention is based is achieved by the features in the characterizing part of claim 1 solved.

Das ctfLndungspemäße Verfahren zeicnnei iinh dadurch aus, daß es mit relativ gennger.i technischen Aufwand realisierbar ist, insbesondere dann, w<?.nn eine Entzerrung der demoduliertcr. Sig;^,.; mit digitalen Mitteln durchgeführt wird.The correct procedure shows them characterized in that it can be implemented with relatively little technical effort, in particular if one Equalization of the demodulated. Sig; ^ ,.; with digital Funds is carried out.

Um den technischen Aufwand möglichst gering zu s.iltcn, ist es zweckmäßig, die Merkmale im Kennzeichen des Patentanspruches 2 oder die Merkmale im Kennzeichen des Patentanspruches 3 anzuwenden.In order to keep the technical effort as low as possible, it is advisable to include the features in the identifier of claim 2 or the features in the characterizing part of claim 3 to be used.

Wenn der Pegel der Störkomponenten am Eingang des Empfängers besonders ungünstig oberhalb dem Pegel des Nutzsignals liegt, dann ist es im Hinblick auf einen wirtschaftlich vertretbaren technischen Aufwand zweckmäßig, die Merkmale des Patentanspruches 4 anzuwenden.If the level of the interfering components at the input of the receiver is particularly unfavorable above the Level of the useful signal, then it is in terms of an economically justifiable technical effort expedient to use the features of claim 4.

Um die Demodulation der oberen binären Datenworte wirtschaftlich durchzuführen, ist es zweckmäßig, die Merkmale im Kennzeichen des Patentanspruches 5 zu verwenden.In order to carry out the demodulation of the upper binary data words economically, it is expedient to use the Features in the characterizing part of claim 5 to be used.

Um die Demodulation der unteren binären Datenworte rationell durchzuführen, ist es zweckmäßig, die Merkmale im Kennzeichen des r,aentanspruches 6 anzuwenden. Darüber hinaus ist es in vielen Fällen zweckmäßig, die Funktion der Schalter, der Multiplizierstufen und der digitalen Filter unter Verwendung von Mikrocomputern zu realisieren.In order to carry out the demodulation of the lower binary data words efficiently, it is advisable to use the Features in the characterizing part of the claim 6 apply. In addition, it is useful in many cases to use the function of the switches, the multiplier stages and to realize the digital filter using microcomputers.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 1 bis 9 beschrieben. Es zeigtIn the following, exemplary embodiments of the invention are described with reference to FIGS. 1 to 9. It shows

F i g. 1 ein Blockschaltbild einer Empfangs- und Sendestation, die über eine Zweidrahtleitung mit einer anderen, nicht dargestellten Gegenstution verbunden ist,F i g. 1 is a block diagram of a receiving and transmitting station, which is connected via a two-wire line to a is connected to another, not shown counter-institution,

F i g. 2 ein analoges, mit der oberen Trägerfrequenz moduliertes Empfangssignal und entsprechende digitale Amplitudenwerte,F i g. 2 an analog received signal modulated with the upper carrier frequency and a corresponding digital signal Amplitude values,

F i g. 3 ein mit der unteren Trägerfrequenz moduliertes analoges Empfangssignal und entsprechende digitale Amplituden werte,F i g. 3 an analog received signal modulated with the lower carrier frequency and a corresponding digital signal Amplitude values,

F i g. 4 zwei Frequenzgänge digitaler Filter,F i g. 4 two frequency responses of digital filters,

F i g. 5 einige Signale zur Erläuterung der Den.odulation des oberen bzw. des unteren Analogsignals,F i g. 5 some signals to explain the denodulation of the upper or lower analog signal,

F i g. 6 einen Teil einer Schaltungsanordnung, mit der die Abtastfrequenz des Analog-Digitalumsetzers änderbar ist,F i g. 6 shows part of a circuit arrangement with which the sampling frequency of the analog-digital converter can be changed is,

Fig.7 eine Schaltungsanordnung mit Bandpässen, welche in Kombination mit der in Fig. 1 dargestellten Schaltungsanordnung verwendbar ist,7 shows a circuit arrangement with bandpass filters, which in combination with that shown in FIG Circuit arrangement can be used,

Fig.8 eine Schaltungsanordnung mit Bandpässen und änderbarer Abtastfrequenz eines Analog-Digital-Umsetzers, und8 shows a circuit arrangement with bandpass filters and changeable sampling frequency of an analog-digital converter, and

F i g. 9 ein weiteres Ausführungsbeispiel eines Modulators. F i g. 9 shows another embodiment of a modulator.

F i g. 1 zeigt eine Schaltungsanordnung zum Empfang bzw. zur Sendung von Datensignalen, die im Vollduplexb ;trii_b über die Zweidrahtleitung L übertragen werden. Am anderen Ende der Zweidrahtleitung /. ist eine ähnliche Schaltungsanordnung zum Empfang bzw. zum Senden der Datensignale vorgesehen. Bei der Duplexübertragung können die Daten in beiden Richtungen gleichzeitig innerhalb des gleichen Frequenzbandes übertragen werden. Im vorliegenden Fall wird aber eine Aufteilung der zur Verfugung stehenden Bandbreite für den Hin- und Rückkanal vorgenommen in einer Richtung werden die Daten mit Hilfe einer oberen Trägerfrequenz Fübertragen und in der Gegenrichtung werden c!'. Daten mit Hilfe einer unteren Trägerfrequenz / übertragen. Die obere Trägerfrequenz /· bzw. die untere Trägerfrequenz f werden im Zuge einerF i g. 1 shows a circuit arrangement for receiving or transmitting data signals which are transmitted over the two-wire line L in full duplex b; trii_b. At the other end of the two-wire line /. a similar circuit arrangement is provided for receiving or transmitting the data signals. With duplex transmission, the data can be transmitted in both directions at the same time within the same frequency band. In the present case, however, the available bandwidth for the forward and backward channels is divided up in one direction, the data is transmitted with the aid of an upper carrier frequency F and in the opposite direction c! '. Transferring data using a lower carrier frequency /. The upper carrier frequency / · or the lower carrier frequency f are in the course of a

Quadratur-Amplitudeiimodulii'ion moduliert. Beispielsweise kann es sich um eine differentielle Phasenmodulation handeln, bei der sendeseitig pro Modulationsabschnitt je eine Bitgruppe vorliegt. Den einzelnen Bitgruppen werden Phasendifferenzen zugeordnet und mit Hilfe der modulierten Träger werden die Phasendiflerenzen zur Empfangsseite übertragen. Auf der Empfangsseite werden die im Laufe der einzelnen Modulationsabschnitte Γ auftretenden Phasendifferenzen und die entsprechenden Bitgruppen ermittelt. Beispielsweise können sendeseitig Gruppen von je drei Bits den Phasendifferenzen zugeordnet werden. Da es unter dieser Voraussetzung insgesamt acht verschiedene Biigruppen mit je drei Bits gibt, müssen entsprechend acht Phasendifferenzen von der Sendeseite zur Empfangsseite übertragen werden. Auf der Empfangsseite wird wieder aufgrund der ermittelten Phasendifferenz die entsprechende Bitgruppe gewonnen und einer Datensenke zugeführt. Die bisher beschriebene und mit Hilfe der differentiellen Phasenmodulation durchgef.ihrte Datenübertragung wird als an sich bekannt vorausgesetzt. Auch die Beschaffenheit und Arbeitsweise des in F i g. 1 dargestellten Senders SE und die Erzeugung der Taktimpulse wird als bekannt angenommen und daher nicht ausführlicher beschrieben.Quadrature amplitude modulation modulated. For example, it can be a differential phase modulation in which there is one bit group per modulation section on the transmission side. Phase differences are assigned to the individual bit groups and the phase differences are transmitted to the receiving end with the aid of the modulated carriers. On the receiving side, the phase differences occurring in the course of the individual modulation sections Γ and the corresponding bit groups are determined. For example, groups of three bits each can be assigned to the phase differences on the transmission side. Since there are a total of eight different bi-groups, each with three bits, under this condition, eight phase differences have to be transmitted from the transmitting side to the receiving side. On the receiving side, the corresponding bit group is again obtained on the basis of the determined phase difference and fed to a data sink. The data transmission described so far and carried out with the aid of differential phase modulation is assumed to be known per se. The nature and mode of operation of the in FIG. 1 shown transmitter SE and the generation of the clock pulses is assumed to be known and therefore not described in more detail.

Im Hinblick auf eine rationelle Ausnutzung der Bandbreite eines Frequenzbereiches — beispielsweise eines Telefonfrequenzbereiches von etwa 600 ois 3000 Hz — hat es sich als zweckmäßig erwiesen, wenn die obere Trägerfrequenz Fdas Zweifache der unteren Trägerfrequsnz f ist. Es besteht somit der folgende Zusammenhang:With regard to a rational use of the bandwidth of a frequency range - for example a telephone frequency range of about 600 to 3000 Hz - it has proven to be useful if the upper carrier frequency F is twice the lower carrier frequency f. There is therefore the following relationship:

F = 2fF = 2f

Ein über die Leitung L übertragenes Datensignal gelangt in den Analog-Digitalumsetzer A/D. Im Analog-Digitalumsetzer A/D wird das ankommende analoge Signal in Abständen von 'U Fsec über den Schalter SWl weitergegeben. Der Taktgeber TC gibt das Signal 4 Fab. das der vierfachen Trägerfrequenz des oberen Frequenzbandes gleicht. Zum Betrieb des in F i g. 1 dargestellten Taktgebers TG ist eine spezielle Taktregehchaltung erforderlich, um die Takte der in F i g. I dargestellen Station mit jenen Takten zu synchronisieren, die an der nicht dargestellten Gegenstation erforderlich sind. Eine derartige Taktregelschaltung und die Erzeugung der Taktimpulse wird aber als bekannt vorausgesetzt.A data signal transmitted via the line L reaches the analog-digital converter A / D. In the analog-digital converter A / D , the incoming analog signal is passed on at intervals of 'U Fsec via the switch SW1. The clock TC gives the signal 4 Fab. which equals four times the carrier frequency of the upper frequency band. To operate the in F i g. 1, a special clock control circuit is required to generate the clocks of the clock generator TG shown in FIG. I to synchronize station shown with those clocks that are required at the opposite station, not shown. Such a clock control circuit and the generation of the clock pulses are assumed to be known.

Mit dem Kanalschalter SW1 kann der Empfänger auf den Empfang voⁿ Datensignalen eingestellt werden, die entweder mit Hilfe der oberen Trägerfrequenz oder mit Hilfe der unteren Trägerfrequenz übertragen wurden. Dieser Kanalschalter SWl kann von Hand aus oder iuch automatisch umgeschaltet werden, wobei spezielle Prozeduren denkbar sind, deren Details hier nicht interessieren. Es wird aöer angenommen, daß mit dem Kanalschalter in der voll eingezeichneten Schalterstellung die Datensignale innerhalb des oberen Kanals mit Hilfe der obere"". Trägerfrequenz Fempfangen werden, wogegen bei gestrichelter Stellung des Kanalschalters SWl die Datensignal über den unteren Kanal mit Hilfe der unteren Trägerfrequenz f empfangen werden. Es wird zunächst angenommen, daß der Schalter SWl die ■■oll dargestellte Schalterstellung einnimmt.With the channel switch SW 1 of the receiver can be set to receive vo ⁿ data signals, transmitted using either the upper carrier frequency or by using the lower carrier frequency. This channel switch SW1 can be switched over manually or automatically, with special procedures being conceivable, the details of which are not of interest here. It is also assumed that with the channel switch in the fully drawn switch position, the data signals within the upper channel can be read with the help of the upper "". Carrier frequency F are received, whereas when the channel switch SW1 is in the dashed position, the data signals are received via the lower channel with the aid of the lower carrier frequency f . It is initially assumed that the switch SW1 assumes the switch position shown.

F i g. 2 zeigt das Analogsignal, das bei gleichzeitigem Betrieb beider Sender von den beiden Sendesignalen und von der Leitung L abhängig ist. Dieses Analogsignal A wird in zeitlichen Abständen 'U F mit Hilfe des Analog-Digitalwandlers A/D abgetastet und es werden die entsprechenden binären und quantisierten Binärworte Wl bis W13 parallel oder seriell über den Schalter SWI an den Schalter SW2 weitergeleitet. Es wird angenommen, daß der Schalter SW2 die ungeradzahligen Worte Wl, W3, W5, W7, W9, WIl, W13 während der voll dargestellten Schalterstellung abgibt, wogegen er während seiner gestrichelt dargestellten Schalterstellungen die geradzahligen Worte W2. W4, W6, W8, WlO. W12 an den Schalter SW5 abgibt.F i g. 2 shows the analog signal which is dependent on the two transmission signals and on the line L when both transmitters are operated at the same time. This analog signal A is sampled at time intervals ' UF with the aid of the analog-digital converter A / D and the corresponding binary and quantized binary words W1 to W13 are passed on in parallel or in series via the switch SWI to the switch SW2. It is assumed that the switch SW2 outputs the odd-numbered words Wl, W3, W5, W7, W9, WIl, W13 during the switch position shown in full, whereas it outputs the even-numbered words W2 during its switch positions shown in dashed lines. W4, W6, W8, WlO. W12 outputs to switch SW5.

Die Schalter SW4 und SW5 werden beide mit der gleichen Frequenz IF geschaltet. Bei geschlossenen Schaltern SW4 bzw. SW5 werden die in F i g. 2 schematisch dargestellten Worte Wl, W5, W9, W13 bzw. W2, W6. WlO hindurchgelassen. Wenn diese Schalter SW4. SW5 ihre gestrichelt dargestellten Schalterstellungen einnehmen, dann werden keine Worte hindurchgelassen.The switches SW4 and SW5 are both switched at the same frequency IF . When the switches SW4 or SW5 are closed, the in FIG. 2 schematically illustrated words Wl, W5, W9, W13 or W2, W6. WlO let through. When these switches SW4. SW5 take their switch positions shown in dashed lines, then no words are allowed through.

Die Schalter SW4 bzw. SW5 sind an die digitalen Tiefpässe 7"Pl bzw. TP 2 angeschlossen, auf die an anderer Stelle noch näher eingegangen wird.The switches SW4 and SW5 are connected to the digital low-pass filters 7 ″ P1 and TP 2 , which will be discussed in more detail elsewhere.

Falls zum Empfang der Daten der untere Kanal vereinbart wurde, dann gelangen die vom Analog-Digitalumsetzer A/D abgegebenen Worte parallel oder seriei; über den Schalter SWl in gestrichelter Schale-Stellung zum Schalter SW3. F i g. 3 zeigt das Analogsignal a und die entsprechenden binären und quantisierten Worte w 1 bis wl3. Der Schalter SW3 wird im Takt der Frequenz 2Fderart betrieben, daß er nur jedes zweite Wort weiterleitet und die dazwischenliegenden Worte unterdrückt. In Fi g. 3 wurde beispielsweise angenommen, daß der Schalter SW3 während seiner voll dargestellten Schalterstellung die ungeradzahligcn Worte iv \ bis w>~, an den Schalter SW6 weitergibt.If the lower channel was agreed to receive the data, then the words output by the analog-digital converter A / D arrive in parallel or in series; via switch SW1 in dashed shell position to switch SW3. F i g. 3 shows the analog signal a and the corresponding binary and quantized words w 1 to w13. The switch SW3 is operated with the frequency 2F in such a way that it only forwards every second word and suppresses the words in between. In Fi g. 3 it was assumed, for example, that the switch SW3, during its fully illustrated switch position, passes the odd-numbered words iv \ to w> ~ to the switch SW6.

Der Schalter SW6 wird mit der Frequenz 2 F abwechselnd in die voll dargestellte bzw. in die gestrichelt dargestellte Schalterstellung gebracht. Gemäß F i g. 3 wird beispielsweise angenommen, daß der Schalter SW6 während seiner voll dargestellten Schalterstellung die Worte Wi. iv5. w9. ivl3 an den Multiplizierer MU 1 abgibt, wogegen er während seiner gestrichelt dargestellten Schalterstellung die Worte w3. η 7. w 11 an den Multiplizierer MU 2 abgibt.The switch SW6 is alternately brought into the switch position shown in full or in the switch position shown in dashed lines at the frequency 2 F. According to FIG. 3 it is assumed, for example, that the switch SW6 during its fully illustrated switch position the words Wi. iv5. w9. ivl3 outputs to the multiplier MU 1, whereas it outputs the words w3 during its switch position shown in dashed lines. η 7. w 11 outputs to the multiplier MU 2 .

Die Multiplizierer MU 1 und MU2 multiplizieren die eingangs zugeführten Worte abwechselnd mit der Zahl + 1 bzw. mit der Zah! — 1. Die Umschaltungen von den Zahlen + 1 auf die Zahlen —1 und umgekehrt erfolgen im Rhythmus der Frequenz F. Beispielsweise mHtipliziert der Multiplizierer MU 1 die Worte w 1 und w-9 mit der Zahl + 1 und die Worte w5 und w 13 multipliziert er mit der Zah! — 1. In ähnlicher Weise multipliziert der Multiplizierer MU2 die Worte w3 und iv1l mit der Zahl + 1 und das Wort w7 multipliziert er mit der Zahl — 1. Die Ausgänge der Multiplizierer MU1 bzw. MU2 sind an die digitalen Tiefpässe TP3 bzw. TPA angeschlossen.The multipliers MU 1 and MU2 multiply the input words alternately with the number + 1 or with the number! - 1. The switchover from the numbers +1 to the numbers -1 and vice versa takes place in the rhythm of the frequency F. For example, the multiplier MU 1 multiplies the words w 1 and w-9 by the number +1 and the words w5 and w 13 it multiplies by the number! - 1. In a similar way, the multiplier MU2 multiplies the words w3 and iv1l by the number + 1 and it multiplies the word w7 by the number -1. The outputs of the multipliers MU 1 and MU2 are connected to the digital low-pass filters TP3 and TPA connected.

Die digitalen Tiefpässe TP\, TP2. TP3. TP4 sind an sich bekannt und können beispielsweise aus Schieberegistern gebildet werden, an denen Koeffizientenglieder angeschlossen sind. Die von den Schaltern SW4 bzw. SW5 und von den Muitiplizierern MUi bzw. MU2 abgegebenen Worte werden den Eingängen der Schieberegister zugeführt und werden von Ζεϋε zu Zelle weitergeschoben, wobei die in den Zellen gespeicherten Daten mit vorgegebenen Koeffizienten multipliziert und die Teilergebnisse aufsummiert wer-The digital low-pass filters TP \, TP2. TP3. TP4 are known per se and can be formed, for example, from shift registers to which coefficient elements are connected. The words output by switches SW4 or SW5 and by multipliers MUi or MU2 are fed to the inputs of the shift register and are shifted from Ζεϋε to cell, with the data stored in the cells being multiplied by specified coefficients and the partial results being added up.

den. Bei diesem Ausführungsbeispiel werden die Tiefpässe TPi und 7V3 mit gleichen Koeffizienten betrieben. Mit den Koeffizienten des Tiefpasses TP2 wird jedoch eine Verzögerung von V₄ F berücksichtigt. Alle Tiefpässe TPl. TP2. TPX TP4 werden durch nicht adaptive digitale Tiefpässe mit gleicher Grenzfrequenz realisiert.the. In this exemplary embodiment, the low-pass filters TPi and 7V3 are operated with the same coefficients. With the coefficients of the low-pass filter TP2 , however, a delay of V ₄ F is taken into account. All low passes TPl. TP2. TPX TP4 are implemented by non-adaptive digital low-pass filters with the same cut-off frequency.

Die strichpunktierte Kurve in F i g. 4 zeigt den Frequenzgang der Tiefpässe TPI bis TP4. Die Abszissenrichtung bezieht sich auf die Frequenz, die Orrlinatenrichtung bezieht sich auf den absoluten Betrag H. Im Bereich der Abszissenachse sind drei Frequenzwerte näher bezeichnet. Es sind dies die Frequenz V₂ T(T = Dauer eines Modulationsabschnittes), die Grenzfrequenz GF und die Frequenz ^Fh. die gleich der halben Taktfrequenz der Tiefpässe ist. Beispielsweise können die Frequenzen V₂ T= 0,4 kHz. die Frequenz GF =0,6 kHz und die Frequenz ¹I₂ = ! .2 kHz sein. Die Grenzfrequenz GFist höchstens gleich der halben Frequenz ^r/i. \uf diüse Weise wiui 2ϋ erreicht, daß die in F i g. 1 dargestellten Tiefpässe TP 1The dash-dotted curve in FIG. 4 shows the frequency response of the low-pass filters TPI to TP4. The abscissa direction relates to the frequency, the orrlinate direction relates to the absolute amount H. In the area of the abscissa axis, three frequency values are specified in more detail. These are the frequency V ₂ T (T = duration of a modulation section), the limit frequency GF and the frequency ^F h. which is equal to half the clock frequency of the low-pass filters. For example, the frequencies V ₂ T = 0.4 kHz. the frequency GF = 0.6 kHz and the frequency ¹ I ₂ =! .2 kHz. The cutoff frequency GF is at most equal to half the frequency ^r / i. In this way it is achieved that the in Fig. 1 shown low-pass filters TP 1

Table 1

bis TP4 auch jenes Störsignal unterdrücken, das gemäß F i g. 1 vom Sender SE und von der Leitung L immer dann bewirkt wird, wenn der Sender S£ein Signal an die Station aussendet.to TP4 also suppress that interference signal which, according to FIG. 1 is always effected by the transmitter SE and by the line L when the transmitter S £ sends a signal to the station.

Unter der Voraussetzung, daß die obere Trägerfrequenz /-"gleich der doppellen unteren Trägerfrequenz f ist. wird als Taktfrequenz für die digitalen Tiefpässe TP 1 bis ΓΡ4 die obere Trägerfrequenz Fgenommen. Im Hinblick auf eine praktisch günstige Realisierung der Tiefpässe ist es zweckmäßig, daß die Taktfrequenz der Tiefpässe ein ganzzahliges Vielfaches des Wertes ¹Zr ist. Damit ergibt sich die folgende Beziehung:Assuming that the upper carrier frequency / - "is equal to the double lower carrier frequency f . The upper carrier frequency F is used as the clock frequency for the digital low-pass filters TP 1 to ΓΡ4 The clock frequency of the low-pass filters is an integral multiple of the value ¹ Zr. This results in the following relationship:

F= 2 f = * mal V₇-. F = 2 f = * times V ₇ -.

wobei das Bezugszeichen k einen ganzzahligen Proportionalitätsfaktor bedeutet und mit dem Bezugszeichen T wie bisher die Dauer der einzelnen Modulatiorisabschnitte bezeichnet wird. In Tabelle I sind einige für Fernsprechkanäle vorteilhafte Trägcrfre-the reference symbol k denoting an integer proportionality factor and the reference symbol T denoting the duration of the individual modulation sections as before. In Table I are some advantageous carrier frequencies for telephone channels.

qucu/.cii uiiuqucu / .cii uiiu

-J Λ1/^_*_Λ -J Λ1 / ^ _ * _Λ

/ rt I 1 ry 'in '/ rt I 1 ry 'in '

Nr.No.

l/Tl / T

0,80.8 1,61.6 0,0, 1 0,21 0.2 0,90.9 1,81.8 0,0, 1 0,21 0.2 1,01.0 2,02.0 0,0, 1 0,21 0.2 1,11.1 2,22.2 0.0. 0,20.2 1,21.2 2,4·2.4 0,0, 0,20.2 1,31.3 2,62.6 0,0, 0,20.2 1,41.4 2,82.8 0,0, 0,20.2

0,30.3

0,4 0,4 0,4 0,40.4 0.4 0.4 0.4

0,50.5

0,60.6

0,6 0,i0.6 0, i

Die Tabelle 1 enthält zwei wichtige
Spezialfälle:Table 1 contains two important ones
Special cases:

a) /"= 1.2 kHz. F= 2,4 kHz, Vr= 0,6 kHz.a) / "= 1.2 kHz. F = 2.4 kHz, Vr = 0.6 kHz.

Dabei beträgt die Übertragungsgeschwindigkeit 12 kBit/sec und 4 Phasendifferenzen werden vier verschiedenen Bitgruppen mit je zwei Bits zugeordnet. The transmission speed is 12 kBit / sec and 4 phase differences become four assigned to different bit groups with two bits each.

b) /"= 1,2 kHz. F= 2,4 kHz, Vr= 0,8 kHz.b) / "= 1.2 kHz. F = 2.4 kHz, Vr = 0.8 kHz.

Dabei beträgt die Übertragungsgeschwindigkeit 2,4 kBit/sec und acht verschiedenen Phasendifferenzen werden acht verschiedene Bitgruppen mit je drei Bits zugeordnet.The transmission speed is 2.4 kBit / sec and eight different phase differences eight different bit groups with three bits each are assigned.

An die Ausgänge der Tiefpässe 7"Pl, TP2, TPZ, TP4 sind die Schaher SWl bzw. SWS bzw. SW9 bzw. SWlO angeschlossen, die mit einer Frequenz von Vr betrieben werden, wobei Teinen Modulationsabschnitt bedeutet. Während einander folgender Modulationsabschnitte werden die von den Tiefpässen abgegebenen Daten kurz abgelesen und gelangen in die Entscheidungsstufe EN, die jene Gruppe von Binärwerten an die Datensenke DS abgibt, welche wahrscheinlich der gesendete" Gruppe von Binärwerten entspricht. Wenn sendeseitig beispielsweise Gruppen von je drei Binärwerten Phasendifferenzen zugeordnet werden, dann werden diese Phasendifferenzen auf der Empfangsseite ermittelt und die Entscheidungsstufe EN gibt die zugeordnete Gruppe von drei Binärwerten an die Datensenke DS ab. Zwischen den Schaltern SWl bis SWlO und der Entscheidungsstufe £7V können bekannte adaptive Entzerrer vorgesehen sein.The Schaher SW1 or SWS or SW9 or SW10 are connected to the outputs of the low-pass filters 7 ″ P1, TP2, TPZ, TP4 and are operated at a frequency of Vr, where T means a modulation section The data delivered by the low-pass filters are briefly read and arrive at the decision stage EN, which delivers that group of binary values to the data sink DS which probably corresponds to the "sent" group of binary values. If, for example, groups of three binary values each are assigned phase differences on the transmitting side, then these phase differences are determined on the receiving side and the decision stage EN outputs the assigned group of three binary values to the data sink DS . Known adaptive equalizers can be provided between the switches SW1 to SW10 and the decision stage £ 7V.

Hinsichtlich der Wirkungsweise der in F i g. 1 dargestellten Schaltungsanordnung wurde bereits erwähnt, daß mit Hilfe des Analog-Digitalwandlers A/D eine Digitalisierung des Analogsignals -4 bzw. a bewirkt und die in den F i g. 2 bzw. 3 dargestellten Worte W1 bis W13 bzw. w 1 bis w 13 gewonnen werden.With regard to the mode of operation of the in F i g. 1, it has already been mentioned that the analog-to-digital converter A / D is used to digitize the analog signal -4 or a, and the circuit shown in FIGS. Words W 1 to W 13 and w 1 to w 13 shown in FIGS. 2 and 3, respectively, can be obtained.

Der Schalter SWl dient zur vereinbarten Einstellung des Empfängers entweder zum Empfang eines Signals, das mit der oberen Trägerfrequenz F moduliert wurde oder zum Empfang eines Signals, das mit der unteren Trägerfrequenz f moduliert wurde. Es wird zunächst angenommen, daß der Schalter SW1 die voll dargestellte Stellung einnimmt und daß das Analogsignal A mit der oberen Trägerfrequenz F moduliert wurde. Die digitalen Worte Wl bis W13 gelangen somit über die Schalter SWl, SW2 zu den Schaltern SW4, SW5, die im wesentlichen die Absonderung der Worte W3, W4, Wl, W8, WIl, W12 bewirken. In diesem Zusammenhang ist aus Fig. 2 direkt ersichtlich, daß nur die dick eingezeichneten Worte Wl, W2, W5, Wb, W9, WlO, W13 zur weiteren Verarbeitung weitergeleitet werden. Die Absonderung der Worte W3, W4 usw. ist zweckmäßig, weil einerseits die verbleibenden Worte genügen, um die übertragenen Daten wiederzugewinnen und weil andererseits unter diesen Voraussetzungen die digitalen Tiefpässe ΓΡ1 und ΓΡ2 mit geringerem Aufwand erstellt werden können.The switch SWl is used for the agreed setting of the receiver either to receive a signal that has been modulated with the upper carrier frequency F or to receive a signal that has been modulated with the lower carrier frequency f. It is initially assumed that the switch SW 1 is in the position shown in full and that the analog signal A has been modulated with the upper carrier frequency F. The digital words W1 to W13 thus pass via the switches SW1, SW2 to the switches SW4, SW5, which essentially cause the words W3, W4, W1, W8, WI1, W12 to be separated. In this context, it can be seen directly from FIG. 2 that only the words W1, W2, W5, Wb, W9, W10, W13 drawn in bold are passed on for further processing. The separation of the words W3, W4 etc. is useful because on the one hand the remaining words are sufficient to recover the transmitted data and on the other hand, under these conditions, the digital low-pass filters ΓΡ1 and ΓΡ2 can be created with less effort.

Bei der vorgenommenen Datenübertragung wird, wie bereits erwähnt, eine Quadraturmodulation vorausgesetzt. Das Analogsignal A muß daher demoduliert werden. Im Falle eines analog arbeitenden Demodulators müßte das Analogsignal A mit den in F i g. 5 dargestellten Komponenten cos 2 .TFf und sin 2 -TAs already mentioned, quadrature modulation is a prerequisite for the data transmission carried out. The analog signal A must therefore be demodulated. In the case of an analog demodulator, the analog signal A would have to have the functions shown in FIG. 5 components shown cos 2 .TFf and sin 2 -T

multipliziert werden, um die Normalkomponente und die Quadraturkomponente zu erhalten. Im vorliegenden Fall erübrigen sich derartige Multiplikationen, wie anschaulich aus F i g. 5 ersichtlich ist. Beispielsweise erübrigt sich die Multiplikation des Wortes VVl mit der Komponente cos 2 ,τ Ff, weil die Komponente zur Zeit des Wortes W1 den Betrag 1 hat. Die Multiplikation des Wortes Wl i.iit der Komponente sind 2 ,TFf erübrigt sich ebenfalls, weil die Komponente sin 2 .TFf zur Zeit des Wortes Wl den Wert 0 hat. Die Multiplikation des Wortes W2 mit der Komponente sin 2.TFf erübrigt sich, weil die Komponente sin 2 πFt zur Zeit des Wortes W2 den Wert 1 hat und die Multiplikation des Wortes W2 mit der Komponente cos 2.TFf erübrigt sich, weil diese Komponente zur Zeit des Wortes W2 den Betrag 0 hat. In den Fällen der Worte W5. W6 bzw. W9, W10 gelten die gleichen Ausführungen. Da die Worte Wl, W2, W5, W6. W9, WlO in Abständen von V₄F eintreffen, nehmen die Komponente" mn 7 π Ft bzw. sin 2 ;rF/ abwechselnd die Werte 0 bzw. 1 an, so daß durch die Umschaltung mit Hilfe der Schalter SW4, 5W5 über den oberen Normalkanal N die Daten betreffend die Normalkomponente und über den oberen Quadraturkanal C? die Daten betreffend die Quadraturkomponente abgegeben werden.are multiplied to obtain the normal component and the quadrature component. In the present case, such multiplications are unnecessary, as can be seen from FIG. 5 can be seen. For example, there is no need to multiply the word VV1 by the component cos 2, τ Ff, because the component has the value 1 at the time of the word W1. The multiplication of the word Wl with the component is 2, TFf is also unnecessary because the component sin 2 .TFf has the value 0 at the time of the word Wl. The multiplication of the word W2 with the component sin 2.TFf is unnecessary because the component sin 2 πFt has the value 1 at the time of the word W2 and the multiplication of the word W2 with the component cos 2.TFf is not necessary because this component is used Time of word W2 has the amount 0. In the cases of the words W5. W6 or W9, W10 the same statements apply. Since the words Wl, W2, W5, W6. W9, W10 arrive at intervals of V ₄ F, the components " mn 7 π Ft or sin 2; rF / alternately take on the values 0 or 1, so that by switching with the aid of switches SW4, 5W5 via the upper Normal channel N, the data relating to the normal component and the data relating to the quadrature component are output via the upper quadrature channel C?

Wie die F i g. 2 zeigt, sind die Worte W2 bzw. W 6 bzw. W10 des Quadraturkanals Q jeweils um die Dauer 'Λ F verzögert gegenüber den entsprechenden Worten Wl bzw. W5 bzw. W9 des Normalkanals /V. Diese Verzögerung wird durch die bereits erwähnte Dirnensionierung der Komponenten des Tiefpasses TP2 berücksichtigt.As the F i g. 2 shows, the words W2 or W6 or W10 of the quadrature channel Q are each delayed by the duration F compared to the corresponding words W1 or W5 or W9 of the normal channel / V. This delay is taken into account by the aforementioned dimensioning of the components of the low-pass filter TP2.

Falls die gestrichelt dargestellte Schalterstellung des Schaltes SWi vereinbart wurde, dann werden mit Hilfe des Schalters SW3 gemäß F i g. 3 die geradzahligen J5 Worte iv2 bis wl2 abgesondert, weil diese einerseits zur nachfolgenden Informationsauswertung nicht erforderlich sind und weil unter dieser Voraussetzung die Tiefpässe TP3 und TPA einfacher aufgebaut werden können. Da die Daten mit Hilfe der Quadraturmodula- -to tion übertragen wurden, muß das Analogsignal a unter Berücksichtigung der u.iteren Trägerfrequenz /demoduliert werden. Im Falle eines analog aufgebauten Demodulators müßte das Signal a mit den Komponenten cos 2 π ft und sin 2 π ft multipliziert werden, um die Normalkomponente und die Quadraturkomponente zu erhalten. Da die untere Trägerfrequenz gleich der halben oberen Trägerfrequenz Fist, muß das Analogsignal a mit den in Fig. 5 dargestellten Komponenten cos πFt bzw. sin .TFi multipliziert werden. Da uie Worte «Ί, w3 bzw. w5, wl bzw. iv9, wli in Abständen von V₂ F vorliegen, wird mit Hilfe des Schalters SW6 und mit Hilfe der Muliplizierer MU1, MU2 die Trennung in Normalkomponente bzw. Quadraturkomponente vorgenommen. Auch in diesem Fall erübrigen sich einige Multiplikationen des Analogsignals a mit den in F i g. 5 dargestellten Komponenten. Insbesondere erübrigt es sich, das Wort w 1 mil der Komponente c"»s -TFf zu multiplizieren, weil diese Komponente zur Zeit des Wortes w 1 den Betrag 1 hat. Es erübrigt sich ferner, das Wort w\ mit der Komponente sin .τ Ff zu multiplizieren, weil diese Komponente während der Zeit des Wortes w 1 den Wert 0 hat. Zur Zeit des Wortes w5 hat die Komponente cos -τFt den Wert-1. Deshalb wird das Wort w5 mit Hilfe des in Fig. 1 dargestellten ^s' Multiplizierers MUi mit der Zahl —1 multipliziert. Die Multiplikation des Wortes w3 mit der Komponente sin .TFr erübrigt sich, weil zur Zeit des Wortes w3 diese Komponente den Wert 1 hat. Die Multiplikation mit der Komponente c.j.tFt erübrigt sich, weil zur Zeit des Wortes w3 diese Komponente den Wert 0 hat. Da zur Zeit des Worte:, w7 die Komponente sin .TFf den Wert — 1 hat, wird das Wort w7 mit Hilfe des in F i g. 1 dargestellten Multiplizierers MU2 mit dem Wert —1 multipliziert. Auf diese Weise werden die Daten der Normalkomponente über den unteren Normalkanal η abgegeben und die Daten betreffend die Quadraturkomponente werden über den unteren Quadraturkanal gabgegeben.If the switch position of switch SWi shown in dashed lines has been agreed, then with the help of switch SW3 according to FIG. 3, the even-numbered J5 words iv2 to wl2 are separated because, on the one hand, they are not required for the subsequent information evaluation and because, under this prerequisite, the low-pass filters TP3 and TPA can be set up more easily. Since the data were transmitted with the help of quadrature modulation, the analog signal a must be demodulated taking into account the other carrier frequency. In the case of an analog demodulator, the signal a would have to be multiplied by the components cos 2 π ft and sin 2 π ft in order to obtain the normal component and the quadrature component. Since the lower carrier frequency is equal to half the upper carrier frequency F, the analog signal a must be multiplied by the components cos πFt or sin .TFi shown in FIG. Since the words «Ί, w3 or w5, wl or iv9, wli are present at intervals of V ₂ F, the separation into normal components and quadrature components is carried out with the aid of switch SW6 and with the aid of multipliers MU 1, MU2. In this case, too, there is no need to multiply the analog signal a with the ones in FIG. 5 illustrated components. In particular, it is not necessary to multiply the word w 1 by the component c "» s -TFf, because this component has the value 1 at the time of the word w 1. It is also not necessary to use the word w \ by the component sin .τ multiply ff, since this component w during the time of the word 1 is 0. for the word w5 time has the component cos -τ Ft the value -1 is why the word w5 with help of the shown in FIG. 1 ^s. Multiplier MUi is multiplied by the number 1. The multiplication of the word w3 by the component sin .TFr is unnecessary because at the time of the word w3 this component has the value 1. The multiplication by the component cjt Ft is unnecessary because at the time of the word w3 this component has the value 0. Since at the time of the word :, w7 the component sin .TFf has the value -1, the word w7 is converted with the value -1 with the aid of the multiplier MU2 shown in FIG In this way the data of the normal component are multiplied over the lower N. ormalkanal η and the data relating to the quadrature component are given over the lower quadrature channel.

Die Worte iv3 bzw. iv7 bzw. ivll betreffend die Quadraturkomponente sind gegenüber den Worten w 1 bzw. w 5 bzw. w 9 betreffend die Normalkomponentc um die Dauer '/2 /'verzögert. Diese Verzögerung wird durch eine entsprechende Bemessung der Komponenten des Tiefpasses TPA berücksichtigt.The words iv3 or iv7 or ivll relating to the quadrature component are delayed by the duration '/ 2 /' compared to the words w 1 or w 5 or w 9 relating to the normal component c. This delay is taken into account by appropriately dimensioning the components of the low-pass filter TPA.

Fig. 6 zeigt zusätzlich zu den bereits in F i g. 1 dargestellten Bauteilen den Schalter 5Wl 1, der mit dem Schalter SWl gekoppelt ist. Die Schalter SWl und SWIl nehmen beide entweder die gestrichelt dargestellten Schalterstellungen oder die voll eingezeichneten Schalterstellungen ein. Bei Empfang des Analogsignals A nehmen die Schalter SWl und SWIl ihre voll eingezeichneten Schalterstellungen ein, so daß der Analog-Digitalumsetzer A/D mit der Abtastfrequenz 4 F betrieben wird, wie bereits in F i g. 1 dargestellt ist. Unter dieser Voraussetzung ist der Schalter SW1 an den Schalter SW2 angeschlossen und da der Schalter SW2 mit den gleichen, aber in Fig. 6 nicht eingezeichneten Bauteilen verbunden ist, wie gemäß Fig. 1, ergeben sich hinsichtlich der Demodulation des oberen Datensignals A keine Unterschiede.FIG. 6 shows, in addition to those already shown in FIG. 1, the components shown, the switch 5Wl 1, which is coupled to the switch SWl. The switches SWl and SWIl both take either the switch positions shown in dashed lines or the switch positions shown in full. When the analog signal A is received , the switches SWl and SWIl assume their switch positions, shown in full, so that the analog-digital converter A / D is operated at the sampling frequency 4 F, as already shown in FIG. 1 is shown. Under this condition, the switch SW1 is connected to the switch SW2 and since the switch SW2 is connected to the same components, but not shown in FIG. 6, as in FIG. 1, there are no differences with regard to the demodulation of the upper data signal A.

Bei der Demodulation des unteren Datensignals a nehmen die Schalter SWl und SWIl ihre gestrichelt dargestellten Schalterstellungen ein, so daß der Analog-Digitalumsetzer A/D nunmehr mit der Abtastfreqenz 2 F betrieben wird. Außerdem ist der Schalter SWI — im Gegensatz zur Fig. 1 — nicht an den Schalter SW3, sondern direkt an den Schalter SW6 angeschlossen. In Kontakt mit dem in F i g. 6 dargestellten Schalter SW6 sind alle jene Bauteile zu denken, die gemäß Fig. 1 dargestellt sind. Die in Fig. 1 und in F i g. 6 dargestellten Schaltungsanordnungen unterscheiden sich somit nur einerseits durch die Umschaltung der Abtastfrequenz von 4 F auf 2 F und andererseits durch die direkte Verbindung des Schalters SWl zum Schalter SW6.During the demodulation of the lower data signal a, the switches SWl and SWIl assume their switch positions shown in dashed lines, so that the analog-digital converter A / D is now operated with the sampling frequency 2 F. In addition, in contrast to FIG. 1, the switch SWI is not connected to the switch SW3, but rather directly to the switch SW6. In contact with the in F i g. Switch SW6 shown in FIG. 6 should be thought of as all those components that are shown in FIG. The in Fig. 1 and in F i g. 6 thus differ only on the one hand by the switching of the sampling frequency from 4 F to 2 F and on the other hand by the direct connection of the switch SW1 to the switch SW6.

Gemäß Fig.7 sind die am Eingang des Empfängers auftretenden modulierten Datensignale mit den Bezugszeichen Cbzw. cbezeichnet. Diese Datensignale Cbzw. c enthalten außer den Nutzsignalen auch erhebliche Störkomponenten, die durch den Betrieb des Senders SE und durch die Leitung L verursacht werden. Wenn der Pegel der Störkomponenten besonders ungünstig oberhalb dem Pegel des Nutzsignals liegt, dann kann es zweckmäßig sein, die Störkomponenten mit Hilfe der analogen Bandpässe BPi, BP2 wenigstens teilweise zu unterdrücken. Wenn die voll dargestellten Schalterstellungen der S^aUer SWi, S W12, SV/'2 vere^l- a, i ζ·~έ und die Datensignale A und C durch Modulation der oberen Trägerfrequenz Fbewirkt wurden, dann gelangt das Datensignal C über den Schalter SW12 in den Bandpaß ßPl. Dort werden teilweise die Störkomponenten unterdrückt und es wird das Datensignal A an den Analog-Digitalumsetzer A/D abgegeben, wenn jedoch das untere Datensignal c empfangen wird, dann gelangt dies bei gestrichelt dargeste'lter S>:haite.rstei-According to FIG. 7, the modulated data signals occurring at the input of the receiver are denoted by the reference symbols Cbzw. c. These data signals Cbzw. In addition to the useful signals, c also contain considerable interference components caused by the operation of the transmitter SE and the line L. If the level of the interfering components is particularly unfavorably above the level of the useful signal, then it can be expedient to at least partially suppress the interfering components with the aid of the analog bandpass filters BPi, BP2. If the fully illustrated switch positions of the S ^ aUer SWi, S W12, SV / '2 vere ^ l- a, i ζ · ~ έ and the data signals A and C were effected by modulating the upper carrier frequency F, then the data signal C passes through the Switch SW12 into the bandpass filter ßPl. There the interfering components are partially suppressed and the data signal A is output to the analog-digital converter A / D , but if the lower data signal c is received, then this is achieved with S>: haite.rstei-

ung ac-, Schalters SW 12 in den Bandpaß BP2. Dieser jnterdrückt wieder teilweise die Störkornpoiienten und über den Ausgang wird das Signal A an den Analog-Digitalumsetzer A/D abgegeben. An die ·τ· Fig. 7 dargestellten Schalter SWl und SWI sind alle jene Bauteile angeschlossen, die in F i g. 1 darp.es.ellt sind. Dabei wird der Analog-Digitalumset/er A/D sowohl bei Empfang des oberen Datensignals A als auch bei Empfang des unteren Datensignals a im Rhythmus der Frequenz 4 Fbetrieben. Daher ist der Schalter SW1 während seiner gestrichelt dargestellten Schalterstellung auch, wie in F i g. 1 gezeigt, mit dem Schalter SW3 verbunden.ung ac-, switch SW 12 in the bandpass filter BP2. This again partially suppresses the interfering grain poiients and the signal A is sent to the analog-digital converter A / D via the output. All those components are connected to the · τ · Fig. 7 illustrated switch SWl and SWI, in F i g. 1 are shown. The analog-to-digital converter A / D is operated in the rhythm of the frequency 4 F both when receiving the upper data signal A and when receiving the lower data signal a. Therefore, the switch SW 1 is also in its switch position shown in dashed lines, as in FIG. 1 is connected to the switch SW3 .

F i g. 8 zeigt ebenso wie die F i g. 7 die beiden Bandpässe SPl und BP2. Im Gegensatz zur F i g. 7 wird nun aber die Abtastfrequenz des Analog-Digitalumsetzers A/D mit Hilfe des Schalters SW11 in gleicher Weise wie gemäß F i g. 6 umgeschaltet. Deshalb ist nun der Schalter 5IVl während seiner gestrichelt dargestellten Schalterstellung mit dem Schalter SVV6 und nicht mit dem in den F i g. 1 und 7 dargestellten Schalter .5 W 3 verbur ^J.en.F i g. 8 shows, like FIG. 7 the two bandpass filters SP1 and BP2. In contrast to FIG. 7, however, the sampling frequency of the analog-digital converter A / D is now set with the aid of the switch SW 11 in the same way as in FIG. 6 switched. Therefore, the switch 5IVl is now in its switch position shown in dashed lines with the switch SVV6 and not with the one in the F i g. 1 and 7 switch shown .5 W 3 verbur ^J .en.

F i g. 9 zeigt ein alternatives Detail der Fig. 1. Dieses Detail betrifft nur die Bauteile zwischen dem Schalter 5W6 und der Entscheidungsstufe EN. Danach sind anstelle der in F i g. 1 dargestellten Tiefpässe TP3 bzw. TP4 die Hochpässe HP3 bzw. HPA vorgesehen. Grundsätzlich wäre es denkbar, die Multiplizierer MU 1 bzw. MU2 ähnlich wie in F i g. 4 zwischen dem Schalter SWf) und die Hochpässe HP3 bzw. HPA anzuordnen. Es wäre grundsätzlich auch möglich, diese Multiplizierer MU 1 bzw. MU 2 zwischen die Ausgänge der Hochpässe HPZ bzw. HPA und die Schalter SW9 bzw. 5Wl 1 anzuordnen. Es ist jedoch besonders günstig, gemäß Fig. 9 die Multiplizierer MUW bzw. MU21 im Anschluß an die Schalter SW9 bzw. SW10 anzuordnen, weil dann wesentlich weniger Multiplikationen anfallen als bei anderen Anordnungen der Multiplizierer. Dabei wird angenommen, daß der Multiplizierer MUW während einander folgender Modulationsabschnitte T abwechselnd mi* den Zahlen + 1 bzw. — 1 multipliziert.F i g. 9 shows an alternative detail of FIG. 1. This detail only relates to the components between the switch 5W6 and the decision stage EN. Thereafter, instead of the in FIG. 1 shown low-pass filters TP3 and TP4, the high-pass filters HP3 and HPA are provided. In principle, it would be conceivable to use the multipliers MU 1 or MU2 in a manner similar to that in FIG. 4 between the switch SWf) and the high-pass HP 3 or HPA . In principle, it would also be possible to arrange these multipliers MU 1 or MU 2 between the outputs of the high-pass filters HPZ or HPA and the switches SW9 or 5Wl 1. However, it is particularly advantageous to arrange the multipliers MUW or MU 21 in connection with the switches SW9 or SW 10, as shown in FIG. 9, because then significantly fewer multiplications occur than with other arrangements of the multipliers. It is assumed that the multiplier MUW multiplies alternately with the numbers + 1 and - 1 during successive modulation sections T.

Hinsichtlich des Miiltip'Lkrf rs MUZ\ wird angenorr, men, udß er abwechselnd während der Dauer der Modulationsabschnitte Γ mit den Zahlen —1 bzw. +1 multipliziert. Die Charakteristiken der Hochpässe HP3 jnd HPA sind bereits aus der gestrichelt dargestellten Kurve gemäß Fig. 4 ersichtlich. Beide Hochpäsr.e haben die gleiche Grenzfrequenz GF. Lire üer.onders günstige Situation ist dann gegeben, wem das Verhältnis der oberen Trägerfrequenz F zur Größe Ut geradzahlig ist, weil sich dann die Multiplikationen erübrigen. In diesen Fällen sind somit die in F ι g. 9 oargestellten Multiplizierer MUW und MU2\ nicht erforderlich.With regard to the Miiltip'Lkrf rs MUZ \ it is assumed that it is multiplied by the numbers -1 and +1 alternately during the duration of the modulation sections Γ. The characteristics of the high passes HP3 and HPA can already be seen from the curve shown in broken lines according to FIG. Both high frequencies have the same cutoff frequency GF. A particularly favorable situation is then given if the ratio of the upper carrier frequency F to the variable Ut is an even number, because then the multiplications are unnecessary. In these cases, the in F ι g. The illustrated multipliers MUW and MU2 \ are not required.

Die in den F i g. I und 9 dargestellten digitalen Filier TP 1, TP2, TP3, TPA, HP3, HPA geben Daien ab. die jeweils nur zu gewissen Zeitpunkten — einmal pro fvioduiationsabsc'nniii T— küiz abgelesen und verwer tet werden. Die Filter müssen daher nur zu den gewisser. Zeitpunkten richtige Daten abgeben; die während anderer Zeiten abgegebenen Daten können beliebig sein, weil sie nicht verwertet werden.The in the F i g. I and 9 illustrated digital filers TP 1, TP2, TP3, TPA, HP3, HPA give off Daien. which are only read and used at certain times - once per fvioduiationsabsc'nniii T -. The filters therefore only have to go to the certain. Submit correct data at the times; the data submitted during other times can be arbitrary because they are not used.

Es wurde bereits ausgeführt, daß mit unterschiedlichen Koeffizientengliedern der digitalen Filter Verzögerungen der Datenworte ausgeglichen werden können. Auf diese Weise werden Fehler vermieden.It has already been stated that with different Coefficient members of the digital filter delays of the data words are compensated can. This way mistakes are avoided.

Derartige Fehler sind aber um so geringer, je geringer die Übertragungsgeschwindigkeit ist, mit der die Daten übertragen werden. Falls die Daten beispielsweise nur mit einer Bitrate von 1200 Bits pro Sekunde übertragen werden, dann sind die anfallenden Fehler vernachlässigbar und es können digitale Filter mit gleichen Koeffizientengliedern verwendet werden.Such errors are, however, the smaller, the lower the transmission speed with which the data is be transmitted. For example, if the data is only transmitted at a bit rate of 1200 bits per second then the errors that occur are negligible and digital filters with the same can be used Coefficient terms are used.

Hierzu 6 Blatt ZeichnungenIn addition 6 sheets of drawings

Claims

Patent claims:

1. Method for duplex data transmission over a two-wire line (L), according to which bit groups are assigned to successive modulation sections (T) corresponding phase differences and in the course of a quadrature modulation with the help of an upper carrier frequency (F) or lower carrier frequency (Q for each transmission direction one modulated upper data signal (A) or lower data signal (a) generated, transmitted via the two-wire line (L) and demodulated, characterized by the following process steps:

a) The upper carrier frequency (F) is determined in such a way that it is equal to twice the lower carrier frequency (f) and an integral multiple of a modulation section

1515th

(7? Is.

2020th

b) After receiving the modulated upper data signal (A) , the amplitudes of the upper data signal (A) - which occur at intervals of a period of the upper carrier frequency (F) - upper data words of the first type (Wl, W 5, W9, W 13) is assigned and the amplitudes offset by a quarter of the period of the upper carrier frequency (F) are assigned upper data words of the second type (W2, W 6, W10); the upper data words of the first type (Wi, W5, W9, W 13) are fed via an upper normal channel (N) to a first digital filter (TPi) and the upper data words of the second type (W2, W 6, W10) are fed via a upper quadrature channel (Q) fed to a second digital filter (TP2).

c) After receiving the modulated lower data signal (aj ), the amplitudes of the lower data signal (a) - which are successive at intervals of the period of the upper carrier frequency (FJ - lower data words of the first type (Vl, w5. w9, w 13) are assigned and lower data words of the second type (V3, w 7, w 11) are assigned to the amplitudes of the lower data signal (a ) offset by half a period of the upper carrier frequency (F) ; the lower data words of the first type (wi, w5, w9. w \ 3 ) are fed to a third digital filter (TP3) via a lower normal channel (n) and the lower data words of the second type (V3, w7, w 11) are fed to a fourth digital filter (TPA) via a lower quadrature channel (q).
(J) The data present at the output of the digital filter (TPi. TP2, TP3, TPV ) are read at predetermined times within the modulation sections (T). (Figs. 1,2,3).

2. The method according to claim I. characterized in that the upper and the lower data signal (A, a) \ m in the course of the digitalization with four times the carrier frequency (F) are sampled and corresponding digital upper samples or lower samples are obtained that pairs successive upper sample values (IVl. W2-. W3. W4; VV5. IVB; \ V7. WS; VV9. IV10) alternately, the upper data words are evaluated or not evaluated and that the lower sample values (wi to w 13) are evaluated alternately as lower data words (wi, w3, w 5, w7, w9, w 11, ηΊ3) are used or not used. (Figs. 1 to 3).

3. The method according to claim I _1, characterized in that the upper data signal (A) are sampled with four times the upper carrier frequency (F) and the lower data signal (a) with twice the upper carrier frequency (F) and corresponding samples are obtained in the course of digitization that pairs of successive upper sampling values are alternately used as upper data words (»VI, W2, WS, W6, W9, WiO) and that the lower sampling values (wi, w3, w5, w7, w9, vfll, wi3) are used as lower data words.

4. The method according to claim 1, characterized in that the frequency band of the upper data signal (A) or the frequency band of the lower data signal (a) - before digitization - is limited in an analog manner such that signal components are suppressed by the own transmitter (SE) and by the Zv / eidrathleitung (L) .

5. Circuit arrangement for carrying out the method according to claim 1, characterized in that the separation of the upper data words of the first type from the upper data words of the second type is carried out with the aid of switches (SW4 or SW5) , the outputs of which to the upper normal channel (N) or are connected to the upper quadrature channel (Q) . (Fig. 1).

6. Circuit arrangement for performing the method according to claim 1, characterized in that that the separation of the lower data words of the first type from the lower data words of the second type with the aid of a switch (SWC; and with the aid of multipliers) (Fig. 1,9).

7. A circuit arrangement for performing the method according to claim 1, characterized in that the first digital filter is a first digital low-pass filter (TPi), that the second digital filter is a second digital low-pass filter (TP2), that the third digital filter is a third digital low-pass filter ( TP3) or a high-pass filter (HPJ) are provided and that a fourth digital low-pass filter (TPA) or a further digital high-pass filter (HPA) are provided as the fourth digital filter (Fig. 1,9).

8. Circuit arrangement according to claim 6 and 7, characterized in that the switch (SWb) is connected to the third low-pass filter (TP3) during a switch position via one of the multipliers (MUl) and via the lower normal channel (s) and that the switch ( SW6) is connected to the fourth low-pass filter (TPA ) during its other switch position via the other multiplier (MU2) and via the lower quadrature channel (q) (Fig. 1).

9. Circuit arrangement according to claim 7, characterized in that the outputs of the digital filters (TPi or TP2 or TP3 / HP3. Or TPMHPA) are connected to switches which are only closed during the predetermined times of the modulation sections (T) and only at these times do the data transmitted by the digital filters pass through (Fig. 1, 9).

IC circuit arrangement according to claim 7. 8 and

9, characterized in that the * switch (SW6) during a switch position via the high-pass filter (HP3) and via one of the switches (SWQ) closed during the modulation sections (T ); .r. a multiplier (MUW) is connected that the switch (SWb) during its other switch position via the further high-pass filter ■ j (HP i) and via another switch (SlV10) closed during the modulation sections (T ) to a further multiplier (MU2Y ) is connected that the multiplier (MUH) abv.'ichsdiid multiplies with each modulation section (T) by a number +1 or - 1 and that the further multiplier (MU2 \) alternately with each modulation section (T) with a Numbers -1 or +1 multiplied (Fig. 9).