DE3048405A1

DE3048405A1 - Channel selector for radio receiver - has frequency synthesiser, memories, clock and counter to produce address signals

Info

Publication number: DE3048405A1
Application number: DE19803048405
Authority: DE
Inventors: Usugi Toda Saitama Kikuo
Original assignee: Clarion Co Ltd
Current assignee: Faurecia Clarion Electronics Co Ltd
Priority date: 1980-12-22
Filing date: 1980-12-22
Publication date: 1982-07-08

Abstract

The channel selector has a frequency synthesiser (1), memories (ROM1, ROM2), a clock (CK) and a first counter (CNT) counting the clock pulses. The counter produces the address signals for addressing the memories via a selection device that extracts data signals from the memories corresponding to the address signals. The data signals are fed to the frequency synthesiser. A comparator (COMP) compares the level of the signal from the frequency synthesiser with a reference level. The comparator controls (via logic (G4)) the passage of clock pulses to the counter.

Description

Beschreibung description

Die Erfindung betrifft eine Kanalwahlsteuervorrichtung für einen Frequenzsynthesizerempfänger mit phasenstarrer Schleife, insbesondere für einen derartigen Empfänger, der in Verbindung mit einem programmierbaren Teiler mit veränderlichem Teilungsverhältnis arbeitet, der einen Teil der phasenstarren Schleifenschaltung des Empfängers bildet, und in der Lage ist, unter einer Vielzahl von Rundfunkwellen diejenige mit gutem Empfang und Empfangspegel über einem vorgegebenen Bezugspegel bei einem Rundfunksystem zu erfassen und zu empfangen, bei dem ein Rundfunkprogramm in Form von Rundfunkwellen mit verschiedenen Frequenzen gesendet wird.The invention relates to a channel selection control device for a frequency synthesizer receiver with phase-locked loop, especially for such a receiver, which in Connection to a programmable divider with variable division ratio which forms part of the phase-locked loop circuit of the receiver, and is able to pick the one with good among a variety of broadcast waves Reception and reception level above a predetermined reference level in a broadcast system to capture and receive a broadcast program in the form of broadcast waves is sent at different frequencies.

Bei einigen Rundfunksystemen haben mehrere Kanäle verschiedene Inhalte und Programme jeweils und wird jeder Inhalt oder jedes Programm mit verschiedenen Frequenzen gesendet. Beim Nihon Shortwave Broadcasting werden beispielsweise für den ersten Kanal, d.h. das erste Programm, die Frequenzen 3,925, 6,055 und 9,595 MHz und für den zweiten Kanal, d.h.In some broadcast systems, multiple channels have different content and programs respectively and will each content or program with different Frequencies sent. In Nihon Shortwave Broadcasting, for example, the first channel, i.e. the first program, the frequencies 3,925, 6,055 and 9,595 MHz and for the second channel, i.e.

das zweite Programm, die Frequenzen 3,945, 6,115 und 9,760 MHz zum Senden des ersten und zweiten Programms jeweils benutzt.the second program, the frequencies 3,945, 6,115 and 9,760 MHz for Sending the first and second programs used.

Bei einem derartigen Rundfunksystem ist es sehr zweckmässig, automatisch unter den Rundfunkwellen diejenige mit einem guten Empfang und einem Empfangspegel über einem vorgegebenen Bezugspegel zu erfassen und zu empfangen.In such a broadcast system it is very useful to be automatic among the radio waves, the one with good reception and reception level to detect and receive above a predetermined reference level.

Durch die Erfindung soll daher eine Kanalwahlsteuervorrichtung für einen Frequenzsynthesizerempfänger geschaffen werden, die den auf diesem Gebiet gestellten Anforderungen genügt.The invention is therefore intended to provide a channel selection control device for a frequency synthesizer receiver to be created, the in the field is sufficient.

Dazu umfasst die erfindungsgemässe Kanalwahlsteuervorrichtung einen Frequenzsynthesizer, eine Speichereinrichtung, die für den jeweiligen Kanal vorgesehen ist, um die Datensignale jeweils zu speichern, die den Rundfunkwellen mit demselben Programm entsprechen, eine Taktgeneratoreinrichtung zum Erzeugen von Taktimpulsen, eine erste Zählereinrichtung, die die Taktimpulse zählt, um ein Adressensignal der'Speichereinrichtung zu erzeugen und dieses Signal an die Speichereinrichtung zu legen, eine Kanalwähleinrichtung, die auf das Adressensignal ansprechend ein von der Speichereinrichtung ausgegebenes Datensignal wählt und das Datensignal an den Frequenzsynthesizer legt, eine einen Bezugspegel gebende Einrichtung, eine Einrichtung, die den Pegel eines empfangenen Signales, das vom Frequenzsynthesizer ausgegeben wird, und den Bezugspegel von der Gebereinrichtung vergleicht, und eine erste logische Verknüpfungsschaltung, die wahlweise auf ein Ausgangssignal von der Vergleichseinrichtung Taktimpulse der ersten Zählereinrichtung von der Taktgeneratoreinrichtung liefert.For this purpose, the channel selection control device according to the invention comprises a Frequency synthesizer, a memory device provided for the respective channel is to the data signals each to save the broadcast waves with the same program correspond to a clock generator device for generating Clock pulses, a first counter device which counts the clock pulses to produce an address signal der'Speicheinrichtung and this signal to the memory device to set a channel selector in response to the address signal selects the data signal output by the memory device and the data signal the frequency synthesizer, a device giving a reference level, a device the level of a received signal output by the frequency synthesizer and compares the reference level from the transmitter device, and a first logical one Logic circuit that optionally responds to an output signal from the comparison device Supplies clock pulses of the first counter device from the clock generator device.

Durch die Erfindung wird insbesondere eine Kanalwahlsteuervorrichtung für einen Empfänger mit Frequenzsynthesizer geschaffen, die einen Frequenz synthesizer , eine Vielzahl von Schaltern, die den Kanälen mit verschiedenen Rundfunkprogrammen jeweils entsprechen, eine Vielzahl von Speichern, die den jeweiligen Schaltern zugeordnet sind und von denen jeder Datensignale speichert, die den Rundfunkwellen für ein Rundfunkprogramm entsprechen, einen Taktgenerator, der Taktimpulse erzeugt, einen Zähler, der die Taktimpulse aufzählen kann, um Adressensignale für die Speicher zu erzeugen, einen Komparator, der den Pegelwert eines empfangenen Signales vom Frequenzsynthesizer mit einem vorgegebenen Bezugspegelwert vergleicht, und eine logische Verknüpfungsschaltung aufweist, die auf den Komparator anspricht und verhindert, dass Taktimpulse an der Zähler gelegt werden, wenn der Pegelwert des empfangenen Signals über dem Bezugspegelwert Liegt, und die es zulässt, dass die Taktimpulse am Zähler liegen, wenn der Pegelwert des empfangenen Signals unter dem Bezugspegelwert liegt. Das Datensignal, das dem Adressensignal entspricht, das vom Zähler erzeugt wird, wird dabei von demjenigen Speicher ausgelesen, der dem gewählten Schalter zugeordnet ist, wobei das ausgelesene Datensignal als Programmsignal an einem programmierbaren teller in einer phasonstarren Schleifenschaltung des Frequenzsynthesizer liegt.In particular, the invention provides a channel selection control device created for a receiver with frequency synthesizer, which is a frequency synthesizer , a variety of switches that the channels with different broadcast programs each correspond to a plurality of memories associated with the respective switches and each of which stores data signals corresponding to the broadcast waves for a Broadcast program, a clock generator that generates clock pulses, a Counter that can count up the clock pulses in order to generate address signals for the memory to generate a comparator that determines the level value of a received signal from the Frequency synthesizer compares with a predetermined reference level value, and a has a logic circuit that responds to the comparator and prevents that clock pulses are applied to the counter when the level value of the received Signal is above the reference level value, and which allows the clock pulses at the counter when the level value of the received signal is below the reference level value lies. That Data signal corresponding to the address signal sent by the Counter is generated, is read from the memory that is selected Switch is assigned, the read out data signal as a program signal a programmable plate in a phase-locked loop circuit of the frequency synthesizer lies.

Im folgenden werden anhand der zugehörigen Zeichnung bevorzugte Ausführungsbeispiele der erfindungsgemässen Vorrichtung näher beschrieben: Fig. 1 zeigt das Blockschaltbild eines Ausführungsbeispiels der erfindungsgemässen Vorrichtung.Preferred exemplary embodiments are described below with reference to the accompanying drawings of the device according to the invention is described in more detail: FIG. 1 shows the block diagram of an embodiment of the device according to the invention.

Fig. 2 zeigt das Blockschaltbild eines weiteren Ausführungsbeispiels der erfinaungsgemässen Vorrichtun In Fig. 1 ist ein Ausführungsbeispiel der erfindungsgemässen Kanalwahlsteuervorrichtung für einen Empfänger mit Frequenzsynthesizer für ein Rundfunksystem dargestellt, bei dem zwei Kanäle CH1 und CH2 mit verschiedenen Rundfunkinhalten oder Programmen und das Programm jedes der Kanäle über zwe-i-oder mehr Rundfunkwellen gesendet wird.Fig. 2 shows the block diagram of a further embodiment of the device according to the invention. FIG. 1 shows an embodiment of the device according to the invention Channel selection control device for a receiver with frequency synthesizer for a broadcast system shown in which two channels CH1 and CH2 with different broadcast content or programs and the program of each of the channels via two-i or more broadcast waves is sent.

Ein Frequenzsynthesizerteil 1 besteht im wesentlichen aus einer bekannten phasenstarren Schleifenschaltung vom Typ eines Prcscaler oder eines binären Frequenzteilers. Die phasenstarre Schleifenschaltung umfasst insbesondere einen OberlacaerunqsoszilSator VCO, einen Prescaler PS, d.h. einen Frequenzteller mit dem Teilungsverhältnis 1/p, einen programm@@@ baren freller PD, einen Phasendetektor PH und ein Tiefpassfilter LPF. Die Schwingungsfrequenz des Ausgangssignales vom Oszillator VCO wird über ein Datensignal, d.h. über ein Prograrnmsignal'dasalsein Signal mit n Bit dargestellt ist, gesteuert, das vom programmierbaren Teiler PD kommt, wie es später näher beschrieben wird, so dass die gewünschte Frequenz empfangen werden kann. In der Figur sind weiterhin eine Antenne AT, eine Hochfrequenzschaltung RF, eine Mischschaltung MIX, eine Zwischenfrequenzverstärkerschaltung IF, ein Vergleichsoszillator OSC und ein Teiler D dargestellt. Das Ausgangssignal des Frequenzsynthesizerteils 1, d.h. ein Ausgangssignal von der Zwischenfrequenzverstärkerschaltung IF und somit ein empfangenes Signal, liegt über den Niederfrequenzverstärker AMP an einem Lautsprecher SP.A frequency synthesizer part 1 consists essentially of a known one phase-locked loop circuit of the type of a prcscaler or a binary frequency divider. The phase-locked loop circuit includes, in particular, an OberlacaerunqsoszilSator VCO, a prescaler PS, i.e. a frequency plate with a division ratio of 1 / p, a programm @@@ baren freller PD, a phase detector PH and a low-pass filter LPF. The oscillation frequency of the output signal from the oscillator VCO is a Data signal, i.e. represented as a signal with n bits via a program signal is controlled, which comes from the programmable divider PD, as described in more detail later so that the desired frequency can be received. In the figure are still an antenna AT, a high frequency circuit RF, a mixer circuit MIX, an intermediate frequency amplifier circuit IF, a comparison oscillator OSC and a Divider D shown. The output of the frequency synthesizer part 1, i.e., a Output signal from the intermediate frequency amplifier circuit IF and thus a received Signal, is via the low frequency amplifier AMP to a loudspeaker SP.

Kanalwählschalter SW1 und Sw2 sind mit geeigneten Impulsgeneratcschaltungen PG1 und PG2 jeweils verbunden. Wenn der Schalter SW1 geschlossen ist, ist der Empfänger für eine Rundfunkwelle des ersten Kanals CH1 empfangsbereit, während dann, wenn der Schalter SW2 geschlossen ist, der Empfänger empfangsbereit für eine Rundfunkwelle des zweiten Kanals CH2 ist. Channel selection switches SW1 and Sw2 are with suitable pulse generating circuits PG1 and PG2 connected respectively. When switch SW1 is closed, the receiver is ready to receive for a broadcast wave of the first channel CH1, while if the switch SW2 is closed, the receiver is ready to receive a broadcast wave of the second channel is CH2.

Ein erster Festspeicher ROM1 speichert Progranmaaten, die mehreren Frequenzen, beispielsweise den Frequenzen 3,925, 6,055, 9,595 MHz beim Nihon Shortwave Broadcasting entsprechen, über die das Rundfunkprogramr des ersten Kanals CH1 gesendet wird, während ein zweiter Festspeicher ROM2 Programmdaten speichert, die mehreren Frequenzen, beispielsweise den Frequenzen 3,945,6,115, 9,760 MHz beim Nihon Shortwave Broaacasting entsprechen, über die--das Rundfunrogramm des zweiten Kanals gesendet wird. Die im ersten und zweiten Speicher ROM1 und ROM2 jeweils gespeicherten Daten werden über Adressensignale, die als Signale mit m Bit dargestellt sind, adressiert, die vom Ausgang OUTC eines Zählers CNT kommen. Die von einem Speicherausgang ml und von einem Speicherausgang m2 ausgelesenen Daten liegen wahlweise an dem programmierbaren Teiler PD, um den Frequenzsynthesizerteil 1 zu betreiben. A first read-only memory ROM1 stores programs, the plural Frequencies, for example the frequencies 3.925, 6.055, 9.595 MHz for the Nihon Shortwave Broadcasting correspond to the broadcast program of the first channel CH1 sent while a second read-only memory ROM2 stores program data, the plural Frequencies, for example the frequencies 3,945,6,115, 9.760 MHz for the Nihon Shortwave Broaacasting correspond to the - broadcast the second channel broadcast will. The data stored in the first and second memories ROM1 and ROM2, respectively are addressed via address signals, which are represented as signals with m bits, coming from the output OUTC of a counter CNT. The memory output ml and data read out from a memory output m2 are optionally available at the programmable one Divider PD to operate the frequency synthesizer part 1.

Wenn ein Bedienungswählschalter SW3 auf die Stellung MAN geschaltet ist, d.h. an Masse liegt, so dass der Sender von Hand -Us aufgesucht wird, um einen Sender mit guten Empfangsverhältnissen zu finden, arbeitet die erfindungsgemässe Steuervorrichtung in der folgenden Weise: Wenn zunächst der Schalter SW2 geschlossen war, um den Sender des Kanals CH2 zu empfangen, und anschliessend der Schalter SW1 geschlossen wird, um den Sender des ersten Kanals CH1 zu empfangen, wird eine Flip-Flop-Schaltung FF1 durch einen Impuls von der Impulsgeneratorschaltung PG1 gesetzt und wird gleichzeitig eine Flip-Flop-Schaltung FF2 rückgesetzt. Da ein Eingangssignal eines UND-Gliedes G1 durch das Ausgangssignal eines Inverters INV1 auf einen hohen Pegel kommt, liegt das von der Impulsgeneratorschaltung PG1 erzeugte Impulssignal nach dem Schliessen des Schalters SW1 an einem Eingang IN des ersten Zählers CNT über ein ODER-Glied GG1, das UND-Glied G1 und ein ODER-Glied GG2. Das hat zur Folge, dass vom Ausgang OUTC des Zählers CNT ein Adressensignal erzeugt wird, und dass ein Datensignal, das dem Adressensignal entspricht, vom Speicher ROM1 ausgelesen wird. Da das Ausgangssignal Q1 von der Flip-Flop-Schaltung FF1 an einem Eingang eines UND-Gliedes G2 liegt, liegt das ausgelesene Datensignal an dem programmierbaren Teiler PD des Frequenzsynthesizerteils 1 über das UND-Glied G2 und ein ODER-Glied GG3, so dass ein Sender des Kanals CH1 empfangen werden kann, der dem Datensignal entspricht, das durch das Adressensignal vom Zähler CNT ausgelesen ist. When an operation selector switch SW3 is switched to the MAN position , i.e. connected to ground, so that the transmitter is visited by manual -Us to get a Finding transmitters with good reception conditions works with the one according to the invention Control device in the following way: If first the switch SW2 was closed to receive the transmitter of channel CH2, and then the switch SW1 is closed to receive the transmitter of the first channel CH1, becomes a flip-flop circuit FF1 by a pulse from the pulse generator circuit PG1 is set and a flip-flop circuit FF2 is reset at the same time. There a Input signal of an AND gate G1 through the output signal of an inverter INV1 comes to a high level, that generated by the pulse generator circuit PG1 is Pulse signal after closing the switch SW1 at an input IN of the first Counter CNT via an OR gate GG1, the AND gate G1 and an OR gate GG2. That has the consequence that the output OUTC of the counter CNT generates an address signal and that a data signal corresponding to the address signal from the memory ROM1 is read out. Since the output signal Q1 from the flip-flop circuit FF1 on an input of an AND gate G2 is located, the read out data signal is at the programmable divider PD of the frequency synthesizer part 1 via the AND gate G2 and an OR gate GG3, so that a transmitter of the channel CH1 can be received, which corresponds to the data signal read out by the address signal from the counter CNT is.

Wenn der Empfang eines derartigen Senders unzufriedenstellend wird, und wenn der Schalter SW1 betätigt wird, um ihn wieder zu schliessen, liegt das dadurch erzeugte Impulssignal am Eingang IN des M8hlera CT ueber das OPEQ-Glidd GG das UND-Glied G1 und das ODER-Glied GG2, so dass der Zähler CNT auf zählt. Es wird daher ein anderes Datensignal vom Speicher ROM1 durch ein neues Adressensignal ausgelesen, das vom Ausgang OUTc des Zählers CNT kommt , so dass ein anderer Sender mit demselben Programm, der diesem Datensignal entspricht, empfangen werden kann.If the reception of such a station becomes unsatisfactory, and if the switch SW1 is operated to close it again, that is the resulting pulse signal at the IN input of the M8hlera CT via the OPEQ-Glidd GG the AND gate G1 and the OR gate GG2, so that the counter CNT counts up. It therefore becomes another data signal from the memory ROM1 by a new address signal read out that comes from the output OUTc of the counter CNT, so that another transmitter can be received with the same program corresponding to this data signal.

Bei jedem Schliessen des Schalters SW1 kann daher ein anderer Sender des Kanals CH1 der Reihe nach empfangen werden, um einen Sender mit guten Empfangsverhältnissen zu suchen.Each time the switch SW1 is closed, a different transmitter can of channel CH1 can be received in sequence to a station with good reception conditions to search.

Wenn der Schalter SW2 geschlossen ist, um einen Sender des zweiten Kanals CH2 zu empfangen, ist der Arbeitsvorgang ähnlich dem Fall,in dem der Schalter SW1 geschlossen ist.When the switch SW2 is closed, a transmitter of the second To receive channel CH2, the operation is similar to the case in which the switch SW1 is closed.

Wenn insbesondere der Schalter SW1 geöffnet ist und der Schalter SW2 geschlossen wird, wird die Flip-Flop-Schaltung FF1 durch einen Impuls der Impulsgeneratorschaltung PG2 rückgesetzt und wird gleichzeitig die Flip-Flop-Schaltung FF2 gesetzt, so dass ein Ausgangssignal Q2 von der Flip-Flop-Schaltung FF2 an einem Eingang eines UND-Gliedes G3 liegt. Dadurch kann ein Sender des Kanals CH2 empfangen werden, der einem Datensignal entspricht, das durch ein Adressensignal vom ersten Zähler CNT aus dem Speicher ROM2 ausgelesen wird. Bei jedem Schliessen des Schalters SW2 werden danach der Reihe nach verschiedene Sender des Kanals CH2 empfangen, um einen Sender mit guten Empfangsverhältnissen zu suchen.In particular, when the switch SW1 is open and the switch SW2 is closed, the flip-flop circuit FF1 is activated by a pulse from the pulse generator circuit PG2 is reset and at the same time the flip-flop circuit FF2 is set so that an output signal Q2 from the flip-flop circuit FF2 at an input of an AND gate G3 lies. As a result, a transmitter of the channel CH2 can be received which has a data signal corresponds to that by an address signal from the first counter CNT from the memory ROM2 is read out. Each time the switch SW2 is closed, the sequence after receiving different stations on channel CH2, to find a station with good reception conditions to search.

Wenn andererseits der Bedienungswählschalter SW3 auf die Stellung AUT geschaltet ist, die mit einer positiven Energiequelle verbunden ist, um einen automatischen Sendersuchlauf nach einem Sender durchzuführen, der gute Empfangsverhältnisse über einem vorbestimmten Empfangspegel aufweist, arbeitet die erfindungsgemässe Steuervorrichtung in der folgenden Weise: Ein Ausgangs signal des Zwischenfrequenzverstärkers IF liegt an einem Eingang einer Signalformerschaltung S. Die Signalformerschaltung S gibt ein Empfangspegelsignal aus, das die Höhe der Feldstärke bei jedem Empfang eines Senders angibt, ährend eine ein Bezugssignal erzeugende Schaltung VR ein Bezugspegelsignal ausgibt, das den Wert eines bestimmten Bezugspegel angibt. Das Empfangspegelsignal und das Bezugspegelsignal liegen an einem Komparator COMP,der beide Signale vergleicht. Das Ausgangssignal des Komparators COMP kommt auf einen hohen Pegel, wenn die Feldstärke des empfangenen Signals abnimmt und der Pegelwert des Empfangspegelsignales unter dem des Bezugspegelsignals liegt, und auf einen niedrigen Pegel, was gute Empfangsverhältnisse anzeigt, wenn der Pegelwert des Empfangspegelsignales über dem des Bezugspegelsignales liegt.On the other hand, when the operation select switch SW3 is set to AUT, which is connected to a positive energy source, is connected to a to carry out an automatic station search for a station with good reception conditions has above a predetermined reception level, works according to the invention Control device in the following manner: An output signal of the intermediate frequency amplifier IF is at an input of a signal conditioning circuit S. The signal conditioning circuit S emits a reception level signal that indicates the level of the field strength at each reception of a transmitter, while a reference signal generating circuit VR indicates a reference level signal that indicates the value of a certain reference level. The received level signal and the reference level signal are due to a comparator COMP, the compares both signals. The output signal of the comparator COMP comes to one high level when the field strength of the received signal decreases and the level value of the received level signal is below that of the reference level signal, and on one low level, which indicates good reception conditions when the level value of the reception level signal above that of the reference level signal.

Wenn die Feldstärke des empfangenen Signales gering ist und das Ausgangs signal des Komparators COMP einen hohen Pegel hat und der Bedienungswählschalter SW3 auf die Stellung AUT geschaltet ist, die mit der Energiequelle +B verbunden ist, wird ein UND-Glied G4 durchgeschaltet, so dass ein Ausgangstaktimpuls vom Taktgenerator CK am Eingang IN des Zählers CNT über das UND-Glied G4 und das ODER-Glied GG2 liegt.When the field strength of the received signal is low and the output signal of the comparator COMP has a high level and the operation selector switch SW3 is switched to the AUT position, which is connected to the energy source + B is, an AND gate G4 is switched through, so that an output clock pulse from the clock generator CK is located at the input IN of the counter CNT via the AND gate G4 and the OR gate GG2.

Da zu diesem Zeitpunkt das Ausgangssignal des Inverters INV1 einen niedrigen Pegel hat, sperrt das UND-Glied G1.Since at this time, the output of the inverter INV1 one has a low level, the AND gate G1 blocks.

Der Zähler CNT zählt jeden anliegenden Taktimpuls auf, um der Reihe nach Adressensignale auszugeben. Das hat zur Folge, dass je nach der Stellung der Schalter SW1 und SW2 die in dem Speicher ROM1 oder ROM2 gespeicherten Daten ausgelesen werden und somit Sender des Kanals CH1 oder CH2 der Reihe nach empfangen werden. Obwohl der Zähler CNT die anliegenden Taktimpulse aufzählt, um der Reihe nach Adressensignale zum Auslesen der im Speicher ROM1 oder ROM2 gespeicherten Daten zu erzeugen, wird er in seiner Ausgangsstellung rückgesetzt, wenn alle im Speicher ROM1 oder ROM2 gespeicherten Daten ausgelesen sind.The counter CNT counts every clock pulse present in order to get the sequence to output address signals. As a result, depending on the position of the Switches SW1 and SW2 read out the data stored in the memory ROM1 or ROM2 and thus stations of channel CH1 or CH2 can be received in sequence. Although the counter CNT counts the applied clock pulses in order to address signals for reading out the data stored in the memory ROM1 or ROM2 it is reset to its original position when all in memory ROM1 or ROM2 stored data are read out.

Wenn beim automatischen Sendersuchlauf der Pegelwert des empfangenen Signales von der Signalformerschaltung S grösser als der Bezugspegelwert wird und gute Empfangsverhältnisse festgestellt werden, komrnt der Eingang des UND-Gliedes G4, der mit dem Ausgang des Komparators COMP verbunden ist, auf einen niedrigen Pegel, so dass die Taktimpulse vom Taktgenerator CK-nicht mehr am Zähler CNT liegen. In dieser Weise können die guten Empfangsverhältnisse beibehalten werden.If during the automatic station search the level value of the received Signal from the signal shaping circuit S is greater than the reference level value and good reception conditions are determined, the input of the AND element comes G4, which is connected to the output of the comparator COMP, on a low level, so that the clock pulses from the clock generator CK-no longer on the counter CNT lie. In this way, the good reception conditions can be maintained.

Wenn das Ausgangs signal des Komparators COMP einen hohen Pegel hat, d.h wenn der Pegelwert des empfangenen Signales den vorgegebenen Bezugspegelwert nicht überschreitet, wird ein Schalter SW4 durch ein Ausgangs signal eines monostabilen Multivibrators MV geöffnet, damit kein Eingangssignal am Niederfrequenzverstärkers AMP liegt und leuchtet beispielsweise eine Anzeige IND1 auf, um einen Suchlauf anzuzeigen.When the output signal of the comparator COMP has a high level, i.e. if the level value of the received signal exceeds the specified reference level value does not exceed a switch SW4 by an output signal of a monostable Multivibrators MV open so that no input signal at the low frequency amplifier AMP is and, for example, an indicator IND1 lights up to indicate a search.

Wenn bei diesem Ausführungsbeispiel die Pegelwerte der empfangenen Signale aller empfangenen Sender unter dem vorgegebenen Bezugspegelwert liegen, geht der Suchlauf ohne Ende weiter. In einem derartigen Fall wird der Bedienungswählschalter SW3 auf die Stellung MAN umgeschaltet, um einen Sender zu suchen, der mit weniger schlechten Empfangsverhältnissen empfangen werden kann, wie es oben oben beschrieben wurde. Es besteht auch die Möglichkeit, den Bezugspegel, der durch die das Bezugspegel erzeugende Schaltung VR vorgegeben ist, veränderlich zu machen, um den Bezugspegel entsprechend der Empfangsbereiche zu ändern. In diesem Fall kann ein Sender mit gutem Empfangsverhältnissen fortlaufend durch einen automatischen Suchlauf ohne eine Handbedienung aufgesucht werden.In this embodiment, if the level values of the received Signals from all received transmitters are below the specified reference level value, the search continues without end. In such a case, the operation select switch becomes SW3 switched to the MAN position to search for a station with less poor reception conditions can be received, as described above became. There is also the option of setting the reference level, which is determined by the reference level generating circuit VR is predetermined to make it changeable to the reference level to change according to the reception areas. In this case a transmitter can use good reception conditions continuously through an automatic search without a hand control can be visited.

Fig. 2 zeigt ein weiteres Ausführungsbeispiel der Erfindung, das zusätzlich einen Zeitgeber TIM, eine Flip-Flop-Schaltung FF3 und einen zweiten Zähler CNT2 aufweist und einen ver-P-sserten automatischen Suchlauf durchführen kann. Das Aufsuchen eines Senders von Hand aus über die Schalter SW1 bis SW3 erfolgt imwesentlichen in derselben Weise wie beim vorheryehenden Ausführungsbeispiel.Fig. 2 shows a further embodiment of the invention, which additionally a timer TIM, a flip-flop circuit FF3 and a second counter CNT2 and can perform an automatic search run. The prospecting of a transmitter by hand via the switches SW1 to SW3 essentially takes place in the same way as in the previous embodiment.

Wenn die Flip-Flop-Schaltung FF3 durch ein Impulssignal gesetzt wird, das in gegebenen Intervallen vom Zeitgeber TIM kommt, das Ausgangssignal Q der Flip-Flop-Schaltung FF2 einen hohen Pegel hat, die Feldstärke des empfangenen Signales gering ist und das Ausgangssignal des Komparators COMP einen hohen Pegel hat, so wird dann, wenn der Bedienungswählschalter SW3 auf die Stellung AUT geschaltet ist, der Ausgangstaktimpuls des Taktgenerators CK an den Eingang IN des ersten Zählers CNT1 über das UND-Glied G4, , ein UND-Glied G5 und das ODER-Glied GG2 sowie gleichzeitig an einen Eingang IN des zweiten Zählers CNT2 gelegt. Die Zähler CNT1 und CNT2 zählen bei jedem Anliegen eines Taktitnplses auf, und der Zähler CNT1 gibt der Reihe nach Adressensignale aus.When the flip-flop circuit FF3 is set by a pulse signal, which comes at given intervals from the timer TIM, the output signal Q of the flip-flop circuit FF2 has a high level, the field strength of the received signal is low and the output of the comparator COMP has a high level, then if the operating selector switch SW3 is switched to the position AUT, the output clock pulse of the clock generator CK to the input IN of the first counter CNT1 via the AND element G4,, an AND gate G5 and the OR gate GG2 and at the same time to an input IN of the second counter CNT2 placed. The counters CNT1 and CNT2 count for each issue of a clock pulse, and the counter CNT1 sequentially outputs address signals the end.

Das hat zur Folge, dass die im Speicher ROM1 oder ROM2 gespeicherten Daten in Abhängigkeit von der Stellung der Schalter SW1 und SW2 ausgelesen werden, so dass die Sender der Kanäle CH1 oder CH2 der Reihe nach empfangen werden können.As a result, the stored in the memory ROM1 or ROM2 Data are read out depending on the position of switches SW1 and SW2, so that the stations on channels CH1 or CH2 can be received in sequence.

Während dabei der Zähler CNT1 die anliegenden Taktimpulse aufzählt, um der Reihe nach die Adressensignale zum Auslesen der im Speicher ROM1 oder ROM2 gespeicherten Daten zu erzeugen, bleibt'das Ausgangssignal OUT des zweiten Zählers CNT2 auf einem hohen Pegel, um die Flip-Flop-Schaltung FF3 zurückzusetzen, wenn der Zähler CNT2 einen vorgegebenen Zählerstand erreicht, d.h. wenn alle im Speicher ROM1 oder ROM2 gspeichereen Daten auaglesen sind. Dag hat zur rolge, dazu ein Eingangs signal des UND-Gliedes G5 durch das Signal vom Ausgang Q der Flip-Flop-Schaltung FF3 auf einen niedrigen Pegel kommt und kein Taktimpuls mehr am Zähler CNT1 liegt.While the counter CNT1 counts the clock pulses present, in order the address signals for reading out the in memory ROM1 or ROM2 To generate stored data, the output signal OUT of the second counter remains CNT2 high to reset flip-flop FF3 when the counter CNT2 has reached a predetermined count, i.e. when all are in memory ROM1 or ROM2 gstored data are to be read out. Dag has an entrance to it signal of the AND gate G5 by the signal from the output Q of the flip-flop circuit FF3 comes to a low level and there is no longer a clock pulse at the counter CNT1.

Es kann daher verhindert werden, dass der Suchlauf wiederholt wird, wenn der Pegel der empfangenen Signale aller empfangenen Sender unter dem vorgegebenen Bezugspegelwert liegt. Da darüberhinaus eine Anzeige IND2, beispielsweise eine Anzeigelampe, oder eine akustische Anzeigeeinrichtung, beispielsweise ein Summer, ein Tongenerator usw., mit einem Ausgang eines UND-Gliedes G6 verbunden ist, kann angezeigt werden, dass ein Empfang nicht möglich ist. Durch ein Öffnen des Schalters SW4, um zu vermeiden, dass am Niederfrequenzverstärker AMP ein Signal liegt, kann weiterhin der Lautsprecher SP abgetrennt werden.It can therefore be prevented that the search is repeated when the level of the received signals of all received transmitters is below the predetermined Reference level value lies. In addition, since a display IND2, for example an indicator lamp, or an acoustic display device, for example a buzzer, a tone generator etc., is connected to an output of an AND element G6, can be displayed the existence Reception is not possible. By opening the switch SW4, in order to avoid that a signal is present at the low-frequency amplifier AMP the loudspeaker SP continues to be disconnected.

Wenn beim automatischen Sendersuchlauf der Pegelwert des empfangenen Signales von der Signalformerschaltung S grösser als der Bezugspegelwert wird und gute Empfangsverhältnisse festgestellt werden, kommt der Eingang des UND-Gliedes G4, der am Ausgang des Komparators COMP liegt, auf einen niedrigen Pegel, so dass verhindert wird, dass ein Taktimpuls vom Taktgenerator CK am Zähler CNT liegt und die gewünschten Empfangsverhältnisse beibehalten werden können.If during the automatic station search the level value of the received Signal from the signal shaping circuit S is greater than the reference level value and Good reception conditions are determined, the input of the AND element comes G4, which is at the output of the comparator COMP, to a low level, so that prevents a clock pulse from the clock generator CK at the counter CNT and the desired reception conditions can be maintained.

Mit der erfindungsgemässen Vorrichtung, wie sie oben beschrieben wurde, ist es somit möglicht, leicht und schnell einen Sender mit guten Empfangsverhältnissen aufzusuchen, bei dem der Pegel des empfangenen Signales einen vorgegebenen Bezugspegelwert überschreitet, wenn bei einem Rundfunksystem ein Rundfunkprogramm über mehrere Rundfunkwellen oder Sender gesendet wird. Die erfindungsgemässe Kanalwahlsteuervorrichtung eignet sich daher insbesondere für einen nicht ortsfesten Empfänger, beispielsweise für ein Autoradio.With the device according to the invention, as described above, it is thus possible to quickly and easily find a transmitter with good reception conditions to seek out at which the level of the received signal has a predetermined reference level value exceeds when, in a broadcast system, a broadcast program over several broadcast waves or transmitter is being sent. The channel selection control device according to the invention is suitable therefore in particular for a non-stationary receiver, for example for a car radio.

Wenn die erfindungsgemässe Vorrichtung für den Empfang beispielßweis 5 Japan Shortwave Broadcasting Rundfunks verwandt wird, können die Adressensignale vom Zähler CNT1 durch einen geeigneten Dekodierer verarbeitet werden, um wahlweise eine Anzeigelampe entsprechend den Frequenzen 3, 6 oder 9 MHz anzuschalten.When the inventive device for reception, for example 5 Japan Shortwave Broadcasting broadcasting is used, the address signals from the counter CNT1 processed by a suitable decoder to selectively to switch on an indicator lamp corresponding to the frequencies 3, 6 or 9 MHz.

Oohl sich die erfindungsgemässe Steuervorrichtung für ein Zweikanal-Rundfunksystem bei den Ausführungsbeispielen eignet, die oben beschrieben wurde , ist sie auch auf ein Mehrkanal-Rundfunksystem anwendbar, wenn weitere Speicher, Flip-Flop-Schaltungen, Schalter usw. verwandt werden.Oohl is the control device according to the invention for a two-channel radio system in the exemplary embodiments which have been described above, it is also suitable Applicable to a multi-channel broadcast system if additional memories, flip-flop circuits, Switches etc. can be used.

Claims

Channel selection control device PATENT CLAIMS 1. Channel selection control device, g e k e n n n z e i c h -ne t by a frequency synthesizer (1), a storage device (ROM1, ROM2) for the respective channel for storing data signals respectively, the correspond to the broadcast waves with the same program, a clock generator device (CK), which generates clock pulses, a first counter device (CNT, CNT1), which the Counts clock pulses and generates address signals of the memory device (ROM1, ROM2) and applies these signals to the memory device (ROM1, ROM2), a channel selection device, which, in response to the address signal, selects a data signal from the memory device (ROM11 ROM2) is compensated, and this data signal to the frequency synthesizer (1) sets, a device (VR) giving a reference level, a device (COMP), the level of a received signal that is output from the frequency synthesizer (1) and compares the reference level that from which the reference level giving device (VR) is specified, and a first logic combination circuit (G4), the optional clock pulses from the clock generator device (CK) to an output signal from the comparison device (COMP) in response to the first counter device (CNT, CNT1) sets.

2. Apparatus according to claim 1, g e k e n n z e i c h -n e t through a first switching device (SW4) responsive to an output signal from the comparison device (COMP) inputs and outputs the signal received and output by the frequency synthesizer (1) controls.

3. Apparatus according to claim 1, g e k e n n z e i c h -n e t through an operating device (SW3) for the automatic channel selection, which is the first logical Logic circuit (G4) switched through.

4. Apparatus according to claim 1, characterized in that g e k e n n -z e i c h n e t that the channel selection device consists of switches (so1, SW2), which the respective channels correspond to the pulse generator circuits (PG1, PG2), which are connected to the switches (SW1, SW2) are connected to flip-flop circuits (FF1, FF2), each of which is connected by a Pulse can be set, which is generated by the respective pulse generator circuit (PG1, PG2) comes via the switches (SW1, SW2), and a second logical combination device (G2, G3; GG3), which responds to an output signal of a flip-flop circuit (FF1, FF2) in response, selects the data signal from the memory device (ROM1, ROM2).

5. Apparatus according to claim 4, g e k e n n z e i c h -n e t through a third logical combination device (G1), the optional pulses from the Pulse generator circuits (PG1, PG2) to the first counter (CNT, CNT1) via the respective switches (SW1, SW2), and an operating device (SW3) for the automatic and manual channel selection, the third logical Linking device (G1) optionally switched through.

6. The device according to claim 2, g e k e n n z e i c h -n e t through second counter means (CNT2) and means for controlling the first Switching device (SW4) via a count output signal from the second counter device (CNT2).

7. Apparatus according to claim 6, characterized in that g e k e n n -z e i c h n e t that the control device consists of a timer (TIM), a flip-flop circuit (FF3), which are set by an output signal from the timer (TIM) and by a counter output signal can be reset by the second counter device (CNT2), and from one fourth logic combination device (G5), which is based on an output signal from the flip-flop circuit (FF3) responding optionally an output pulse of the first logical combination device (G4) to the first counter device (CNT1) sets.

8. Apparatus according to claim 6, characterized in that g e k e n n -z e i c h n e t that the second counter device (CNT2) has a display device (IND2), which indicates that the count of the second counter device (CNT2) has a predetermined Has reached value.