DE3031077A1 - Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige - Google Patents

Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige

Info

Publication number
DE3031077A1
DE3031077A1 DE19803031077 DE3031077A DE3031077A1 DE 3031077 A1 DE3031077 A1 DE 3031077A1 DE 19803031077 DE19803031077 DE 19803031077 DE 3031077 A DE3031077 A DE 3031077A DE 3031077 A1 DE3031077 A1 DE 3031077A1
Authority
DE
Germany
Prior art keywords
inputs
dual
adder
decimal
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19803031077
Other languages
English (en)
Inventor
Paul 7032 Sindelfingen Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19803031077 priority Critical patent/DE3031077A1/de
Publication of DE3031077A1 publication Critical patent/DE3031077A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/492Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
    • G06F7/493Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
    • G06F7/494Adding; Subtracting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/492Indexing scheme relating to groups G06F7/492 - G06F7/496
    • G06F2207/4921Single digit adding or subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

  • Elektronisches Addier- und Subtrahierwerk
  • im BCD-8421-Code mit Dezimal-Anzeige Gegenstand der Erfindung ist eine Kombination des ele#tronischen Addierwerks nach P 30 30 303.8 mit einem elektronischen Subtrahierwerk nach P .(. # @ßY.~- .6. Dieses kombinierte Addier- und Subtrahierwerk hat pro Dekade einen Satz Addierer und einen Satz Subtrahierer, die parallel geschaltet sind.
  • Die Umschaltung von Addition auf Subtraktion oder von Subtraktion auf Addition erfolgt hierbei dadurch, daß entweder nur die Subtrahierer oder nur die Addierer an der Betriebsspannung liegen oder mittels zwei zusätzlichen Steuerleitungen und Transistoren, die an den Stelle x und y angeordnet sind. Diese Betriebsweise wird dadurch ermöglicht, daß die Speicher-Flipp-Flopps 3 dauernd an der Betriebsspannung liegen, sofern dieses elektronische Addier- und Subtrahierwerk nicht ganz ausgeschaltet ist.
  • Von diesem elektronischen Addier- und Subtrahierwerk ist auf der Zeichnung eine Dekade als Block-Schaltbild dargestellt.
  • Ein derartiges elektronisches Addier- und Subtrahierwerk besteht also aus einer beliebig großen Anzahl Dekaden entsprechend der Darstellung, weil für jede Dezimalstelle eine Dekade erforderlich ist.
  • Die auf der Zeichnung dargestellte Dekade dieses kombinierten Addier- und Subtrahierwerks besteht aus 5 Voll-Addierern VA und 2 Halb-Addierer HA und 5 Voll-Subtrahierer VS und 5 Halb-Subtrahierer HS und 8 Speicher-Flipp-Flopps 3 und einer Dekodierschaltung 4 und einer Dezimal-Dual-Codierschaltung und einer Dezimal-Dual-plus-6-Codierschaltung. An weiteren Teilen besteht jede Dekade aus 10 inneren Ubertrags-Leitungen a und 4 Parallelschaltungs-Leitungen b und 4 Parallelschaltungs-Leitungen c und 4 Rückkoppelungsleitungen d mit Abzweigung e und f und 6 Leitungen g und 3 Beitungen h und einer Leitung i und 4 Leitungen k und den Korekturleitungen s mit Abzweigung t und den Ansteuerleitungen 1 und m, die durchgehend sind.
  • Der Additions-Ubertragseingang hat die Bezeichnung n und der Additions-Ubertragsausgang die Bezeichnung p. Der Subtraktions-Übertragseingang hat die Bezeichnung q und der Subtraktions-tYbertragsausgang die Bezeichnung r. Die nicht dargestellte Dezimal-Dual-Codierschaltung ist den Eingängen A 1 bis A 4 vorgeschaltet und die nicht dargestellte Dezimal-Dual-plus-6-Codierschaltung den Eingängen B 1 bis B 4. Die Dekodierschaltung 4 besteht aus 10 Und-Schaltungen 5 und 4 Nicht-Schaltungen (Negierschaltungen) 6 und den zugehörigen Leitungen.
  • Die Wirkungsweise dieses kombinierten Addier- und Subtrahierwerks, das aus einer beliebig groben Anzahl Dekaden entsprechend der Darstellung besteht und das zusätzlich noch aus einem Leitwerk besteht, ergibt sich wie folgt: Beim Addieren sind die Subtrahierer von der Betriebsspannung abgeschaltet und ist dadurch dieses Rechenwerk auf Addition eingestellt. Bei der Addition von zwei Summanden kommt einer dual codiert an den A-Eingängen zur Anlage und der andere dual-plus-6-codiert an den Eingängen B. Damit liegt an den Ausgängen der Addierer bzw. an den Ausgängen der Schluß-Addierer die Potentialreihe der Summen-Ergebniszahl an und erfolgt deren Eingabe in d ie die Speicher-Flipp-Flopps E mittels eines H-Strom-Impulses an der Steuerleitung 1, die wie die Steuerleitung m alle Dekaden durchquert. Mittels eines mit zeitlichem Abstand folgenden weiteren H-Strom-Impulses an der Steuerleitung m wird dann die Potentialreihe dieser Summe in die Speicher-Flipp-Flopps F eingegeben und liegt damit die Additions-Ergebniszahl über die Leitungen d und f an den B-Eingangen an und aul3erdem dezimal codiert an den Ausgängen der Dekodierschaltungen 4 (in Jeder Dekade nur eine Dezimalziffer). Falls zu dieser Summe weitere Summanden hinzuaddiert werden sollen kommen diese nacheinander an den A-Eingängen zur Anlage und erfolgt die Eingabe der neuen Summenzahl in die Speicher-Flipp-Flopps E mittels eines weiteren H-Strom-Impulses an der Steuerleitung 1. Dann folgt mit zeitlichem Abstand ein H-Strom-Impuls an der Steuerleitung m, womit die Potentialreihe der neuen Summenzahl in die Speicher- Flipp-Flopps F eingegeben ist. Falls weitere unterschiedlich große Summanden hinzu-addiert werden, erfolgt deren Addition auf dieselbe Weise. Falls eine Zahl n-fach zusammen-addiert werden soll, wird sie einmal dual-plus-6-codiert über die B-Eingänge zur Dual-Zahl Null (LLLL) addiert, damit sie an den B-Eingängen als Speicherwert anliegt. Dann kommt an den A-Eingängen dual codiert der Summand zur Anlage, der n-fach zusammen-addiert werden soll. Diese n-fach-Addition kommt dann dadurch zustande, daß die Steuerleitungen 1 und m auf bereits beschriebene Weise n-1-fach mit zeitlichem Abstand mit einem H-Strom-Impuls beschickt werden. Hierbei muß der Summand ständig an den A-Eingängen anliegen und kommt bei Jeder Ansteuerung der Transistoren-8 die Jeweilige Summenzahl über die Leitungen d-f als Speicherwert an die B-Eingängelund ist damit auf sehr einfache Art die n-fache Addition eines Summanden möglich. Aus diesem Grund eignet sich dieses Rechenwerk speziell zur Ausführung von Additions-Multiplikationen.
  • Beim Subtrahieren sind die Addierer VA und HA von der Betriebsspannung abgeschaltet und ist dadurch dieses Rechenwerk auf Subtraktion eingestellt. Die Subtraktion einer Zahl (Subtrahend) von einer andern Zahl (Minuend) erfolgt dadurch, daß der Minuend dual-plus-6-codiert an den B-Eingängen zur Anlage kommt und der Subtrahend dual codiert an den A-Eingängen und daß die Potentialreihe der Subtraktions-Ergebniszahl dann mit einem H-Strom-Impuls an der Steuerleitung 1 in die Speicher-Flipp-Flopps E eingegeben wird und dann mittels einen H-Strom-Impulses an der Steuerleitung m in die Speicher-Flipp-Flopps F eingegeben wird. Die Eingabe einer Subtrattions-Ergebniszahl in die Speicher-Flipp-Flopp-Reihen E und F erfolgt also auf dieselbe Weise, wie die Eingabe einer Additions-Ergebniszahl. Nachdem die Subtraktions-Ergebniszahl in die Speicher-Flipp-Flopp-Reihe F eingegeben ist, liegt diese als Speicherwert auch sofort an den B-Eingängen an und außerdem als Dezimalzahl an den Ausgängen der Dekodierschaltungen 4.
  • Falls weitere vcrschieden grobe Subtrahenden von dieser Subtraktions-Ergebniszahl subtrahiert werden sollen, erfolgt deren Subtraktion dadurch, daß diese nacheinander an den A-Eingängen zur Anlage kommen und daß hierbei nacheinander die Steuerleitungen 1 und m mit einem H-Strom-Impuls beschickt werden. Falls eine Zahl n-fach von einem Minuenden subtrahiert werden soll, wird zuerst der Minuend dual-plus-6-codiert an den B-Eingängen zur Anlage gebracht. Dann kommt an den A-Eingängen dual codiert, der Subtrahend zur Anlage, der n-fach vom Minuenden subtrahiert werden soll. Diese n-fache Subtraktion kommt dann dadurch zustande, daß die Steuerleitungen 1 und m auf bereits beschriebene Weise n-fach mit zeitlichem Abstand mit einem H-Strom-Impuls beschickt werden.
  • Hierbei muß der Subtrahend ständig an den A-Eingängen anliegen und kommt bei Jeder Ansteuerung der Transistoren 8 die jeweilige Subtraktions-Ergebniszahl über die Leitungen d-e als Speicherwert an die 3-Eingänge und ist damit auf sehr einfache Art die n-fache Subtraktion eines Subtrahenden möglich.
  • Aus diesem Grund eignet sich dieses Rechenwerk speziell auch zur Ausführung von Subtraktions-Divisionen.
  • Die Umstellung von Addition auf Subtraktion oder von Subtraktion auf Addition kann, wie in der Einleitung angegeben, auch dadurch erfolgen, da an den Leitungsstellen x und y Transistoren angeordnet sind und daß eine gemeinsame Steuerleitung für die Transistoren angeordnet ist, die an den Leitungsstellen x angeordnet sind und eine gemeinsame Steuerleitung für die Transistoren angeordnet ist, die an den Leitungsstellen y angeordnet sind. Falls eine Umsteuerung mittels an den Stellen x und y angeordneten Transistoren wegen der wechselnden Potentialhöhe dieser Leitungen nicht möglich ist und auch das erst-genannte Verfahren versagt, muß diese Umschaltung auf sonstige Weise erlolgen.
  • Falls die Speicher-Flipp-Flopp-Reih'e F nicht unbedingt erforderlich ist und dieses Addier- und Subtrahierwerk funtionsfähig ist, kann es als Type D auch ohne Flipp-Flopp-Speicherreihe F hergestellt werden.
  • Leerseite

Claims (6)

  1. Pa t entans prüche Elektronisches Addierwerk nach P 30 30 303.8, dadurch gekennzeichnet, daß in jeder Dekade den A-Eingängen eine Dezimal-Dual-Codierschaltung vorgeschaltet ist und daß in jeder Dekade den B-Eingangen eine Dezinial-Dual-plus-6-Codierschaltung vorgeschaltet ist.
  2. 2) Elektronisches Addierwerk nach Arispruch ~1, dadurch gekennzeichnet, daß der erste Summand über die B-Eingänge Dual-plus-6-codiert eingegeben wird und die weiteren Summanden über die A-Eingänge Dual-codiert eingegeben werden.
  3. 3) Elektronisches Addierwerk nach P 30 30 303.8, dadurch gekennzeichnet, daß es dadurch als elektronisches Subtrahierwerk ausgebildet ist, daß anstelle von Addierer Subtrahierer zur Verwendung kommen und daß in jeder Dekade den A-Eingängen eine Dezimal-Dual-Codierschaltung vorgeschaltet ist und daß in Jeder Dekade den B-Eingängen eine Dezimal-Dual-plus-6#Codierschaltung vorgeschaltet ist.
  4. 4) Elektronisches Subtrahierwerk nach Anspruch 3, dadurch gekennzeichaet, daß der Minuend über die B-Eingänge Dual-plus-b-codiert eingegeben wird und daß der Subtrahend oder die Subtrahenden über die A-Eingänge Dualcodiert eingegeben werden.
  5. 5) Elektronisches Addierwerk nach P 30 30 303.8, dadurch gekennueichnet, daß dieses dadurch als kombiniertes Addier- und Subtrahierwerk ausgebildet ist, daß Jedem Addierer ein gleichwertiger Subtrahierer parallel geschaltet ist.
  6. 6) Elektronisches Addier- und Subtrahierwerk nach Anspruch 5, dadurch gekennzeichnet, daß in jeder Dekade den A-Eingängen eine Dezimal-Dual-Codierschaltung vorgeschaltet ist und daß in jeder Dekade den B-Eingängen eine Dezimal-Dual-plus-6-Codierschaltwlg vorgeschaltet ist.
DE19803031077 1980-08-16 1980-08-16 Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige Ceased DE3031077A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803031077 DE3031077A1 (de) 1980-08-16 1980-08-16 Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803031077 DE3031077A1 (de) 1980-08-16 1980-08-16 Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige

Publications (1)

Publication Number Publication Date
DE3031077A1 true DE3031077A1 (de) 1982-04-01

Family

ID=6109808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803031077 Ceased DE3031077A1 (de) 1980-08-16 1980-08-16 Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige

Country Status (1)

Country Link
DE (1) DE3031077A1 (de)

Similar Documents

Publication Publication Date Title
DE3031077A1 (de) Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige
DE3036823A1 (de) Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige
DE3035273A1 (de) Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige
DE3403100A1 (de) Serielles elektronisches addier-subtrahierwerk im dezimal-code
DE3035321A1 (de) Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige
DE3031076A1 (de) Elektronisches addier- und subtrahierwerk im dual-code mit oktal-anzeige
DE3625509A1 (de) Serielles addier-subtrahierwerk im dezimal-1-aus-10-code
DE3328388A1 (de) Spezial-tetraden-addierer im bcd-8421-code
DE3030490A1 (de) Elektronisches subtrahierwerk im bcd-8421-code mit dezimal-anzeige
DE3031962A1 (de) Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige
DE3032898A1 (de) Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige
DE3425024A1 (de) Serielles tetraden-addier-subtrahierwerk im exzess-3-code mit dezimal-eingaengen und dezimal-ausgaengen
DE3520707A1 (de) Serielles elektronisches addier-subtrahierwerk im dezimal-code
DE3038694A1 (de) Elektronisches addier- und subtrahierwerk im bcd-8421-code mit dezimal-anzeige
EP0098539A2 (de) Serielles Tetraden-Addier-Subtrahierwerk im BCD-8421-Code
DE3521629A1 (de) Serielles elektronisches addier-subtrahierwerk im dezimal-code
DE3619365A1 (de) Serielles addier-subtrahierwerk im dezimal-1-aus-10-code
DE3104442A1 (de) Auf subtraktion umschaltbarer voll-addierer
DE3330049A1 (de) Serielles tetraden-addier-subtrahierwerk im bcd-8421-code
DE3119549A1 (de) Elektronisches addier- und subtrahierwerk im oktal-dual-code
DE3328381A1 (de) Serielles tetraden-addier-subtrahierwerk im bcd-8421-code
DE3642053A1 (de) Addierschaltung im 54321-code
DE3328404A1 (de) Spezial-tetraden-addierer-subtrahierer im bcd-8421-code
DE3030303A1 (de) Elektronisches addierwerk im bcd-8421-code mit dezimal-anzeige
DE3617650A1 (de) Serielles addier-subtrahierwerk im dezimal-1-aus-10-code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3030303

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 3030303

Format of ref document f/p: P

8131 Rejection