DE3016238A1 - Integrated circuit including HV, UHF and T-squared-L transistors - has combined quasi-substrate and low UHF transistor capacity, and doped material forming insulation zone - Google Patents

Integrated circuit including HV, UHF and T-squared-L transistors - has combined quasi-substrate and low UHF transistor capacity, and doped material forming insulation zone

Info

Publication number
DE3016238A1
DE3016238A1 DE19803016238 DE3016238A DE3016238A1 DE 3016238 A1 DE3016238 A1 DE 3016238A1 DE 19803016238 DE19803016238 DE 19803016238 DE 3016238 A DE3016238 A DE 3016238A DE 3016238 A1 DE3016238 A1 DE 3016238A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
zone
uhf
substrate
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803016238
Other languages
German (de)
Inventor
H.-Jürgen Dr. 7830 Emmendingen Gahle
Gerhard Dipl.-Phys. Dr.rer.nat. 7800 Freiburg Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19803016238 priority Critical patent/DE3016238A1/en
Publication of DE3016238A1 publication Critical patent/DE3016238A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

This integrated circuit combines a high voltage planar transistor with a UHF and an I-squared-L technology transistor. Fabrication processes are minimised by producing a quasi substrate for the UHF- and I-squared-L transistors with the first diffusion process which produces the insulation zone of the high voltage transistor. Moreover, the UHF transistor capacity is reduced, thus increasing its frequency range. The doped material forming the insulation zone of the high voltage transistor is first diffused into the silicon substrate (1) and is extended into the region of the other two transistors before the application of the first epitaxial layer (2). More material of the insulation zone is applied to part of the second epitaxial layer (3) and diffused into part of the first applied insulation zone.

Description

Verfahren zur Herstellung einer monolithisch integrierten Method of making a monolithically integrated

Schaltung Die Erfindung beschäftigt sich mit der Herstellung einer monolithisch integrierten Schaltung, die mindestens einen Hochvolt-Planartransistor in einem ersten Schaltungsteil und mindestens einen in einem zweiten Schaltungsteil angeordnetefl Planartransistor aufweist, der einen dünneren hochohmigen Kollektorzonenteil unter der Basiszone aufweist, als der Hochvolt-Planartransistor. Eine derartige monolithisch integrierte Schaltung ist aus der DE-OS 28 00 240 bekannt und löst das Problem, einerseits im Analogschaltungsteil hohe Versorgungsspannungen verarbeiten zu können und außerdem ausreichend große Stromverstärkungswerte von I2L-Planartransistoren in dem zweiten Schaltungsteil realisieren zu können. Dies~ Problem wird bei der bekannten integrierten Schaltung dadurch gelöst, daß der Hochvolt-Planartransistor des ersten Schaltungsteils einen relativ dicken Kollektorzonenteil unter seiner Basiszone und der Planartransistor des zweiten Schaltungsteils einen relativ dünneren hochohmigen Kollektorzonenteil unter der Basiszone erhält, Durch einen dünnen Kollektorzonenteil unter der Basiszone des Planartransistors im zweiten Schaltungsteil werden zwar. größere Stromverstärkungswerte erzielt, nicht aber unbedingt ein gutes Hochfrequenzverhalten, da die Kollektor-Substrat-Kapazität hier die Grenzfrequenz entscheident begrenzt. In diesem Zusammenhang weist die integrierte Schaltung nach der oben genannten DE-OS 28 00 240 grundsätzlich den Nachteil einer relativ hohen Raumladungskapazität im Teil der pn-.Übergangsfläche zwischen der Emitterzone des Planartransistors im i2L-Schaltungsteil und der Isolierzone auf. Circuit The invention is concerned with the manufacture of a monolithic integrated circuit containing at least one high-voltage planar transistor in a first circuit part and at least one in a second circuit part has arrangedefl planar transistor, which has a thinner high-resistance collector zone part has below the base zone than the high-voltage planar transistor. Such a one monolithic integrated circuit is known from DE-OS 28 00 240 and solves the problem, on the one hand, to process high supply voltages in the analog circuit part and also sufficiently large current amplification values of I2L planar transistors to be able to realize in the second circuit part. This ~ problem is encountered with the known integrated circuit achieved in that the high-voltage planar transistor of the first circuit part has a relatively thick collector zone part below it Base zone and the planar transistor of the second circuit part have a relatively thinner one high-resistance collector zone part under the base zone, through a thin collector zone part are under the base zone of the planar transistor in the second circuit part. higher current amplification values achieved, but not necessarily good high frequency behavior, because the collector-substrate capacitance decisively limits the cut-off frequency here. In this context, the integrated circuit according to the above-mentioned DE-OS 28 00 240 basically has the disadvantage of a relatively high space charge capacity in the Part of the pn transition area between the emitter zone of the planar transistor in the i2L circuit part and the isolation zone.

Aufgabe der Erfindung ist daher die Angabe eines Verfahrens, welches gestattet, unter Anwendung von möglichst wenigen Arbeitsprozessen nicht nur einen UHF-Teilt sondern im Bedarfsfalle einen I2L-Schaltungsteil im zweiten Schaitungsteil ohne zusätzliche Arbeitsprozesse mit einem Hochvolt-Planartransistor in einem ersten Schaltungsteil zu kombinieren, Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.The object of the invention is therefore to specify a method which allows, using as few work processes as possible, not just one UHF divides but if necessary an I2L circuit part in the second circuit part without additional work processes with a high-voltage planar transistor in a first To combine circuit part, the invention relates to a method according to the preamble of claim 1.

Die oben genannte Aufgabe wird erfindungsgemäß bei einem solchen Verfahren zum Herstellen einer monolithisch integrierten Schaltung durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Verfahrensmaßnahmen gelöst.The above-mentioned object is achieved according to the invention in such a method for the production of a monolithic integrated circuit by the in the characterizing Part of claim 1 specified procedural measures solved.

Ein derartiges Verfahren erlaubt die Herstellung einer Seitlich die Basiszone begrenzenden Isolierzone mit wesentlich geringerer Dotierungskonzentration als es bei der bekannten monolithisch integrierten Schaltung der Fall ist.Such a method allows the production of a side Isolation zone delimiting the base zone with a significantly lower doping concentration than is the case with the known monolithic integrated circuit.

Vorzugsweise wird die Isolierzone beim Verfahren nach der Erfindung gleichzeitig mit der Basiszone des Hochvolt-Planartransistors diffundiert, Zu diesem Zwecke witd das Dotierungsmaterial der Basiszone des Hochvolt-Planartransistors gleichzeitig' mit dem weiteren Dotierungsmaterial der Isolierzone auf begrenzte Teile der zweiten Epitaxialschicht aufgebracht und eindiffundiert.The insulating zone is preferably used in the method according to the invention diffused simultaneously with the base zone of the high-voltage planar transistor, to this Purposes witd the doping material of the base zone of the high-voltage planar transistor at the same time 'with the further doping material of the isolation zone to a limited extent Parts of the second epitaxial layer applied and diffused in.

Das Verfahren nach der Erfindung wird im folgenden anhand der Figuren der Zeichnung erläutert welche zwei alternative Ausführungsbeispiele des Verfahrens nach der Erfindung betreffen. Dabei wird das erste Ausführungsbeispiel anhand der Fig. 1, 3 und 5 erläutert, während die Fig. 2, 4 und 5 das zweite Ausführungsbeispiel betreffen. Die Figuren zeigen ausschnittsweise Querschnittsansichten in üblicher Schnittdarstellung senkrecht zur Oberfläche eines plattenförmigen Halbleiterkörpers.The method according to the invention is described below with reference to the figures the drawing explains which two alternative Embodiments relate to the method according to the invention. This is the first embodiment based 1, 3 and 5, while FIGS. 2, 4 and 5 illustrate the second embodiment affect. The figures show partial cross-sectional views in the usual way Sectional representation perpendicular to the surface of a plate-shaped semiconductor body.

Beim ersten Ausführungsbeispiel wird zunächst auf ein ebenes Substrat 1 aus Silicium den Bereich des zweiten Schaltungsteils B überlappend Dotierungsmaterial der Isolierzone aufgebracht. In einem davon getrennten Aufbringungsprozeß kann weiteres Dotierungsmaterial vom dazu entgegengesetzten Leitungstyps innerhalb eines begrenzten Bereichs des ersten Schaltungsteils A zum Herstellen einer vergrabenen Schicht 12 unterhalb der Basiszone 4 des hochvolt-Planartransistors aufgebracht und in einem Vordiffusionsprozeß in die OberfdEäche des Substrats 1 eindiffundiert werden. Danach wird über die gesamte Vordiffusionsbereiche enthaltende Substratoberfläche eine erste Epitaxialschicht 2 vom entgegengesetzten Leitungstyp bezüglich des Substrats 1 aufgebracht, so daß innerhalb des Halbleitermaterials die Diffusionszonen 13 und 14 einander entgegengesetzten Leitungstyps gemäß der Fig. 1 entstehen.Anschließend wird zur Herstellung der vergrabenen Schichten 5 und 6 gemäß der Fig. 5 in die freiliegende Oberfläche der ersten Epitaxialschicht 2 örtlich Dotierungsmaterial unterhalb von noch in der zweiten Epitaxialschicht einzudiffundierenden Basiszonen eindiffundiert, so daß die Vordiffusionszonen 15 und 16 gemäß der Fig. 1 entstehen.In the first exemplary embodiment, a flat substrate is first applied 1 made of silicon the area of the second circuit part B overlapping doping material applied to the isolation zone. In a separate application process, further Doping material of the opposite conductivity type within a limited Area of the first circuit part A for producing a buried layer 12 applied below the base zone 4 of the high-voltage planar transistor and in one Prediffusion process are diffused into the surface of the substrate 1. Thereafter becomes a substrate surface containing prediffusion areas over the entire area first epitaxial layer 2 of opposite conductivity type with respect to the substrate 1 applied so that the diffusion zones 13 and within the semiconductor material 14 of opposite line types according to FIG. 1 arise. Then is to produce the buried layers 5 and 6 according to FIG. 5 in the exposed Surface of the first epitaxial layer 2 locally doping material below base zones to be diffused into the second epitaxial layer, so that the prediffusion zones 15 and 16 according to FIG. 1 arise.

Anschließend erfolgt das Aufbringen der zweiten Epitaxialschicht 3 gemäß der Fig. 3 vom Leitungstyp der ersten Epitaxialschicht 2, wie durch das Fehlen der Schraffur angedeutet ist. Bei dieser Gelegenheit wird bemerkt, daß in den Fig. der Zeichnung der eine Leitungstyp -im vorliegenden Falle p -Leitungstyp - durch eine Schraffur angedeutet ist, während eine solche beim Material des anderen Leitungstyps, im vorliegenden Falle n -Leitungstyp, fehlt.The second epitaxial layer 3 is then applied 3 of the conductivity type of the first epitaxial layer 2, as by the absence the hatching indicated is. On this occasion it is noted that in the figures of the drawing the one type of conduction - in the present case p -line type - is indicated by hatching, while such is the case with the material of the other Line type, in the present case n -line type, is missing.

Beim Alternativverfahren gemäß den Fig. 2 und 4 wird zwar vor dem Aufbringen der ersten Epitaxialschicht 2 im ersten Schaltungsteil a das Dotierungmaterial der Diffusionszone 14 aufgebracht, das Dotierungmaterial der Isolierzone wird aber erst nach dem Aufbringen der ersten Epitaxialschicht 2 auf das Substrat 1 im Bereich des zweiten Schaltungsteils B überlappend in die Oberfläche der ersten Epitaxialschicht 2 eingebracht und Vordiffundiert, wobei die Oberflächenkonzentrat ion des Dotierungsmaterials der Isolierzone soweit abgesenkt wird, daß beim weiteren Aufbringen von Dotierungsmaterial der vergrabenen Schichten 5 und 6 (vgl. Fig. 5) nicht übermäßige Kristall störungen aufgrund der hohen Dotierungskonzentrationen an der Oberfläche auftreten.In the alternative method according to FIGS. 2 and 4, although before Application of the first epitaxial layer 2 in the first circuit part a, the doping material applied to the diffusion zone 14, but the doping material of the insulating zone is only after the first epitaxial layer 2 has been applied to the substrate 1 in the area of the second circuit part B overlapping into the surface of the first epitaxial layer 2 introduced and prediffused, the surface concentration of the doping material the isolation zone is lowered to such an extent that the further application of doping material the buried layers 5 and 6 (see FIG. 5) do not cause excessive crystal defects occur due to the high doping concentrations on the surface.

Danach wird, wie beim ersten Ausführungsbeispiel der Fig. 1 Dotierungsmaterial der vergrabenen Schichten 5 und 6 örtlich aufgebracht und vordif fundiert, so daß die Vordiffusionszonen 15 und 16 entstehen.Then, as in the first exemplary embodiment in FIG. 1, doping material of the buried layers 5 and 6 applied locally and predif funded so that the prediffusion zones 15 and 16 arise.

Anschließend wird die zweite Epitaxialschicht 3 erzeugt, so daß eine Anordnung gemäß der Fig. 4 entsteht. Ein Vergleich der Fig, 3 und 4 läßt erkennen, daß das anhand der Fig. 1 und 3 erläuterte erste Ausführungsbeispiel des Verfahrens nach der Erfindung d« Vorteil einer geringeren Dotierungskonzentration an der Grenzfläche zwischen der ersten Epitaxialschicht 2 und der zweiten Epitaxialschicht 3 und den weiteren Vorteil aufweist, daß in der Epitaxialschicht 3 eine geringere Dotierungskonzentration erzielbar ist. Im allgemeinen ist daher das anhand der Fig. 1 und 3 erläuterte Ausführungsbeispiel des Verfahrens nach der Erfindung vorzuziehen. Bei einer Anordnung gemäß der Fig. 4 bzw. : wird nun ein Planardiffusionsprozeß durchgeführt, um sowohl die Basiszone 4 des Hochvolt-Planartransistors im ersten Schaltungsteil A als auch die Isolierzonen 19 und 20 herzustellen, welche die einzelnen Schaltungsteile oder auch deren Elemente gegeneinander gleichstrommäßig trennen.Then the second epitaxial layer 3 is produced, so that a Arrangement according to FIG. 4 arises. A comparison of FIGS. 3 and 4 shows that the first embodiment of the method explained with reference to FIGS. 1 and 3 According to the invention there is the advantage of a lower doping concentration at the interface between the first epitaxial layer 2 and the second epitaxial layer 3 and the has a further advantage that in the epitaxial layer 3 a lower doping concentration is achievable. in the general is therefore based on FIGS. 1 and 3 preferred embodiment of the method according to the invention. In the case of an arrangement according to FIG. 4 or: a planar diffusion process is now used performed to both the base zone 4 of the high-voltage planar transistor in the first Circuit part A and the insulating zones 19 and 20 to produce, which the individual Separate circuit parts or their elements from one another in terms of direct current.

Die universelle Anwendbarkeit des Verfahrens nach der Erfindung ergibt sich anhand der Fig. 5, welche die Anwendbarkeit bei einer monolithisch integrierten Schaltung erläutert, die neben einem ersten Schaltungsteil A mit mindestens einem Hochvolt-Planartransistor einen zweiten Schaltungsteil B aufweist, der I2L-Planartransistoren in einem Teil B1 und UHF-Planartransistoren in einem Teil B2 enthält.The universal applicability of the method according to the invention results 5, which shows the applicability of a monolithically integrated Circuit explained, in addition to a first circuit part A with at least one High-voltage planar transistor has a second circuit part B, the I2L planar transistors in part B1 and UHF planar transistors in part B2.

Nach der Fig. 5 ist die Dicke der ersten Epitaxialschicht 2 größer als die der zweiten Epitaxialschicht 3 und derart bemessen, daß die Kollektorzone 21 des UHF-Planartransistors vorwiegend aus dem unveränderten Material der zweiten Epitaxialschicht 3 besteht. Gleiches gilt für die Emitterzone des I2L-Planartransistors, welche die vergrabene Schicht 5 und den höherohmigeren Zonenteil 22 unter der Basiszone 7 umfaßt.According to FIG. 5, the thickness of the first epitaxial layer 2 is greater than that of the second epitaxial layer 3 and dimensioned such that the collector zone 21 of the UHF planar transistor mainly from the unchanged material of the second Epitaxial layer 3 consists. The same applies to the emitter zone of the I2L planar transistor, which the buried layer 5 and the higher-resistance zone part 22 under the base zone 7 includes.

Da die Isolierzonen19 und 20 gleichzeitig mit Basiszone 4 diffundiert werden1 ergibt sich für diese Isolierzonen eine für die Basiszone 4 charakteristische relativ niedrige Dotierungskonzentration, so daß relativ kleine pn-Kapazitäten zwischen der Kollektorzone 21 und dem Substratpotential erhalten werden, Nach der erwähnten Diffusion der Basiszone 4 gleichzeitig mit den Isolierzonen 19 und 20 werden gleichzeitig bei der Planardiffusion der Emitterzone 9 des Hochvolt-Planartransistors die Kontaktierungszone 11 zur vergrabenen Schicht 6 der Kollektorzone des UHF-Planartransistors und die tKontaktierungszone 10 zur vergrabenen Schicht 5 der Emitterzone des l#L-Planartransistors hergestellt, Anschließend erfolgten einem ersten Planardiffusionsprozeß die Herstellung der Basiszone 8 des UHF-Planartransistors und der Basiszone 7 des I2L-Planartransistors und in einem weiteren Planardiffusionsprozeß die Herstellung der Emitterzone 8 des UHF-Planartransistors und der Kollektorzone bzw, der Kollektorzonen 17 des I2L-Planartransistors.Since the isolation zones 19 and 20 diffuses at the same time as the base zone 4 become1, there is one characteristic of the base zone 4 for these isolation zones relatively low doping concentration, so that relatively small pn capacitances between the collector zone 21 and the substrate potential are obtained, To the aforementioned diffusion of the base zone 4 simultaneously with the insulating zones 19 and 20 are simultaneously with the planar diffusion of the emitter zone 9 of the high-voltage planar transistor the contact zone 11 to the buried layer 6 of the collector zone of the UHF planar transistor and the contact zone 10 to the buried layer 5 of the emitter zone of the I # L planar transistor Manufactured, followed by a first planar diffusion process, the production the base zone 8 of the UHF planar transistor and the base zone 7 of the I2L planar transistor and in a further planar diffusion process, the production of the emitter zone 8 of the UHF planar transistor and the collector zone or the collector zones 17 of the I2L planar transistor.

Die vorstehend geschilderten Planardiffusionsprozesse zur Herstellung der Anordnung gemäß der Fig. 5 aus einer Anordnung der Fig. 4 können sinngemäß auch angewendet werden, um eine mit der Fig. 5 vergleichbaren Anordnung bei Verwendung einer Anordnung gemäß der Fig, 3 zu erhalten. Es erübrigt sich daher besonders zu schildern, auf welche Weise der Anordnung gemäß der Fig. 5 bei Verwendung einer Anordnung gemäß der Fig. 3 erhalten wird.The above-described planar diffusion processes for production the arrangement according to FIG. 5 from an arrangement in FIG. 4 can also be applied to an arrangement comparable to that of FIG. 5 when using an arrangement according to FIG. 3 to be obtained. It is therefore particularly unnecessary to describe how the arrangement of FIG. 5 when using a Arrangement according to FIG. 3 is obtained.

Die zur elektrischen Trennung des ersten Schaltungsteils gegen den zweiten. Schaltungsteil erforderliche Isolierzone wird also durch Diffusion von Dotierungsmaterial der Isolierzone hergestellt, wobei ein erstes Mal Dotierungsmaterial entweder an der Grenzfläche zwischen den beiden Epitaxialschichten 2 und 3 oder an der Grenzfläche zwischen dem Substrat 1 oder der Epitaxialschicht 2 aufgebracht und ein zweites Mal auf die freie Oberfläche der zweiten Epitaxialschicht 3 aufgebracht wird. Der zweite Aufbringungs- prozeß wird mit dem Aufbringungsprozeß des Dotierungsmaterials der Basiszone 4 des Hochvolt-Planartransistors kombiniert, so daß kein besonderer Prozeß erforderlich ist. Die vorstehende Beschreibung der Ausführungsbeispiele läßt den Grundgedanken des Verfahrens nach der Erfindung erkennen, der darin besteht, daß der zur Herstellung der Isolationszone des Hochvolt-Planartransistors erforderliche erste Vordiffusionsprozeß ausgenutzt wird, um ein auf dem Substrat 1 liegendes großes zusammenhängendes Gebiet vom Leitungstyp des Substrats 1 herzustellen, welches gewissermaßen als "Quasi-Substrat" dazu dient, die in I2L- und UHF-Technik hergestellten Planartransistoren aufzunehmen. Dabei läßt sich eine für UHF-Anwendungen ausreichend geringe Kollektor-Substrat-Kapazität erzielen, da die laterale pn-Kapazität auf eine dünne Teil schicht der zweiten Epitaxialschicht 3 beschränkt ist. LeerseiteThe electrical isolation of the first circuit part against the second. Circuit part required isolation zone is thus by diffusion of Doping material of the isolation zone produced, a first time doping material either at the interface between the two epitaxial layers 2 and 3 or applied to the interface between the substrate 1 or the epitaxial layer 2 and applied a second time to the free surface of the second epitaxial layer 3 will. The second application process becomes with the application process of the doping material of the base zone 4 of the high-voltage planar transistor combined, so that no special process is required. The above description of the Embodiments reveals the basic idea of the method according to the invention, which consists in the fact that the production of the isolation zone of the high-voltage planar transistor required first prediffusion process is used to create an on the substrate 1 to produce lying large contiguous area of the conductivity type of the substrate 1, which in a sense serves as a "quasi-substrate" for the I2L and UHF technology Record manufactured planar transistors. One can be used for UHF applications Achieve a sufficiently low collector-substrate capacitance, since the lateral pn capacitance is limited to a thin sub-layer of the second epitaxial layer 3. Blank page

Claims (4)

Patentansprüche Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit einem ersten Schaltungsteil, der mindestens einen Hochvolt-Planartransistor mit einem relativ dicken hochohmigen Kollektorzonenteil unter der Basiszone und einer Isolierzone zur elektrischen Trennung der Einzelelemente des ersten Schaltungsteils gegen einen zweiten Schaltungsteil aufweist, der mindestens einen Planartransistor mit einem relativ dünnen hochohmigen Kollektorzonenteil unter seiner Basiszone enthält, bei welchem Verfahren auf einem Substrat des einen Leitungstyps eine erste Epitaxialschicht und eine zweite Epitaxialschicht aufgebracht werden, dadurch gekennzeichnet, daß das Dotierungsmaterial der Isolierzone während eines Vordiffusionsprozesses den Bereich des zweiten Schaltungsteils (B) überlappend entweder in das Substrat (1) vor dem Aufbringen der ersten Epitaxialschicht (2) oder in die Oberfläche der ersten Epitaxialschicht (2) vor dem Aufbringen der zweiten Epitaxialschicht (3) eingebracht wird und daß weiteres Dotierungsmaterial der Isolierzone auf begrenzte Teile der zweiten Epitaxialschicht (3) aufgebracht und in den Diffusionsbereich des zuerst aufgebrachten Dotierungsmaterials der Isolierzone eindiffundiert wird, Claims method for producing a monolithically integrated Circuit with a first circuit part, the at least one high-voltage planar transistor with a relatively thick high-resistance collector zone part under the base zone and an insulating zone for the electrical separation of the individual elements of the first circuit part against a second circuit part which has at least one planar transistor with a relatively thin high-resistance collector zone part under its base zone, in which method a first epitaxial layer on a substrate of the one conductivity type and applying a second epitaxial layer, characterized in that the doping material of the isolation zone during a prediffusion process Area of the second circuit part (B) overlapping either in the substrate (1) before applying the first epitaxial layer (2) or in the surface of the first Epitaxial layer (2) introduced before the application of the second epitaxial layer (3) and that further doping material of the isolation zone on limited parts of the second epitaxial layer (3) applied and in the diffusion area of the first applied doping material is diffused into the isolation zone, 2 Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Dotierungsmaterial der Basiszone (4) des Hochvolt-Planartransistors gleichzeitig mit dem weiteren Dotierungs- material der Isolierzone auf begrenzte Teile der zweiten Epitaxialschicht (3) aufgebracht und eindiffundiert wird, 2 procedures according to claim 1, characterized in that the doping material of the base zone (4) of the high-voltage planar transistor simultaneously with the further doping material the isolation zone applied to limited parts of the second epitaxial layer (3) and is diffused in, 3, Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor dem Aufbringen der zweiten Epitaxialschicht (3) in die freiliegende Oberfläche der ersten Epitaxialschicht (2) örtlich Dotierungsmaterial von vergrabenen Schichten (5, 6) unterhalb von noch in die zweite Epitaxialschicht (3) einzudiffundierenden Basiszonen (7, 8) eindiffundiert wird.3, method according to claim 1 or 2, characterized in, that before the application of the second epitaxial layer (3) in the exposed surface the first epitaxial layer (2) locally doping material of buried layers (5, 6) below to be diffused into the second epitaxial layer (3) Base zones (7, 8) is diffused. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß in die zweite Epitaxialschicht (3) gleichzeitig mit der Emitterzone (9) des Hochvolt-Planartransistors Kontaktierungszonen (10,11) an die vergrabenen Schichten (5, 62 diffundiert werden.4. The method according to claim 3, characterized in that in the second Epitaxial layer (3) simultaneously with the emitter zone (9) of the high-voltage planar transistor Contacting zones (10, 11) on the buried layers (5, 62) are diffused. 5, Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Epitaxialschicht (2) in einer größeren Dicke als die Dicke der zweiten Epitaxialschicht (3) auf das Substrat (1) aufgebracht wird.5, method according to one of claims 1 to 4, characterized in that that the first epitaxial layer (2) in a greater thickness than the thickness of the second Epitaxial layer (3) is applied to the substrate (1).
DE19803016238 1980-04-26 1980-04-26 Integrated circuit including HV, UHF and T-squared-L transistors - has combined quasi-substrate and low UHF transistor capacity, and doped material forming insulation zone Withdrawn DE3016238A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803016238 DE3016238A1 (en) 1980-04-26 1980-04-26 Integrated circuit including HV, UHF and T-squared-L transistors - has combined quasi-substrate and low UHF transistor capacity, and doped material forming insulation zone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803016238 DE3016238A1 (en) 1980-04-26 1980-04-26 Integrated circuit including HV, UHF and T-squared-L transistors - has combined quasi-substrate and low UHF transistor capacity, and doped material forming insulation zone

Publications (1)

Publication Number Publication Date
DE3016238A1 true DE3016238A1 (en) 1981-10-29

Family

ID=6101094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803016238 Withdrawn DE3016238A1 (en) 1980-04-26 1980-04-26 Integrated circuit including HV, UHF and T-squared-L transistors - has combined quasi-substrate and low UHF transistor capacity, and doped material forming insulation zone

Country Status (1)

Country Link
DE (1) DE3016238A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788151A1 (en) * 1996-01-31 1997-08-06 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Method of fabricating junction-isolated semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788151A1 (en) * 1996-01-31 1997-08-06 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Method of fabricating junction-isolated semiconductor devices
US6030888A (en) * 1996-01-31 2000-02-29 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method of fabricating high-voltage junction-isolated semiconductor devices

Similar Documents

Publication Publication Date Title
DE1808928A1 (en) Semiconductor component and method for its manufacture
DE3038571C2 (en) Zener diode
DE1764578C3 (en) Method for producing a semiconductor arrangement with a field effect transistor
DE3022122C2 (en)
DE2236897B2 (en)
DE2429957B2 (en) Method for producing a doped zone of a specific conductivity type in a semiconductor body
DE2364753A1 (en) SEMI-CONDUCTOR DEVICE
DE3016238A1 (en) Integrated circuit including HV, UHF and T-squared-L transistors - has combined quasi-substrate and low UHF transistor capacity, and doped material forming insulation zone
DE2414222C3 (en) Measurement and test methods for determining the current gain of a transistor during manufacture
DE2532608C2 (en) Planar diffusion process for manufacturing a monolithic integrated circuit
DE2602395C3 (en) Monolithically integrated I2 L planar transistor and process for its manufacture
DE2139631C3 (en) Method for producing a semiconductor component, in which the edge of a diffusion zone is aligned with the edge of a polycrystalline silicon electrode
EP0008043A1 (en) Integrated bipolar semiconductor circuit
DE2426529A1 (en) PLANAR DIFFUSION METHOD
DE2737503A1 (en) FIELD EFFECT TRANSISTOR WITH INTERDIGITAL STRUCTURE AND PROCESS FOR ITS MANUFACTURING
DE1944416C2 (en) Process for the production of planar transistors with a lateral structure and low capacitance
DE2952318C2 (en) Integrated circuit arrangement and method for making it
DE2855768C3 (en) Monolithic integrated circuit
DE2557911C2 (en) Method for producing a monolithic integrated circuit
DE1589696C3 (en) Semiconductor component, in particular a flat transistor
DE1764552C3 (en) Method for producing a semiconductor device with a Zener diode
DE2829212A1 (en) Planar double capacitance diode - has common cathode zone and two anode zones of opposite conduction type, surrounded by contact zones
DE1614286C3 (en) Semiconductor device and method for its manufacture
DE2105178A1 (en) Method for manufacturing a semiconductor device
DE3004680A1 (en) Integrated circuit with zener diode and transistor - has buried layers and diode region formed simultaneously with transistor collector

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee